CN117691459A - 可寻址vcsel芯片及其制备方法和激光雷达 - Google Patents

Abstract

公开了一种可寻址VCSEL芯片及其制备方法和激光雷达，其中，所述可寻址VCSEL芯片包括：具有相对的上表面和下表面的芯片主体和寻址电路结构。所述寻址电路结构包括多条正电连接线和多条负电连接线，以形成所述可寻址VCSEL芯片的电极结构，所述可寻址VCSEL芯片通过对其电极结构进行异构，在实现二维寻址的同时简化了布线结构。且所述可寻址VCSEL芯片的异构电极结构在晶圆级别上形成于所述芯片主体的上表面和/或下表面，便于后续工序中对VCSEL芯片进行倒封装和光学元件集成。

Description

可寻址VCSEL芯片及其制备方法和激光雷达

技术领域

本申请涉及半导体激光器领域，更为具体地涉及可寻址VCSEL芯片及其制备方法。

背景技术

VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器)是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。近年来，VCSEL技术在半固态激光雷达和纯固态激光雷达中得到了广泛应用。

具体地，纯固态激光雷达是指在不借助任何旋转部件的前提下实现激光扫描的固态激光雷达。相比于机械式激光雷达，由于不需要借助旋转部件进行旋转，可避免旋转部件在运行过程中的稳定性(例如，结构稳定性、旋转精度稳定性)和可靠性对扫描结果准确性的影响，也可简化生产工艺，降低生产成本。

在纯固态激光雷达的应用中，可利用VCSEL寻址技术实现激光扫描。具体地，通过寻址技术实现VCSEL芯片的分区点亮，并通过控制点亮区域和点亮顺序控制激光的投射范围和投射方向，使得VCSEL芯片不同区域出射的激光被按照特定顺序逐步投射至被测目标区域的各个部分，以实现激光扫描。

目前，VCSEL寻址技术可被划分为一维寻址技术和二维寻址技术。一维可寻址VCSEL虽然可以实现区块信息的单独捕捉和分析，但受限于VCSEL芯片的结构设计，分区捕捉的效果不佳，难以对VCSEL芯片进行细微的分区捕捉，无法实现大范围的精准寻址。相比于一维可寻址VCSEL芯片，二维可寻址VCSEL芯片提升了细微分区捕捉能力，可到达大范围的精准寻址。然而，现有的二维可寻址VCSEL芯片布线结构复杂、生产工艺也相对复杂，生产成本较高，阻碍了其在实际产业中的应用。

因此，需要一种优化的VCSEL寻址方案，以满足实际产业对VCSEL寻址的要求。

发明内容

本申请的一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片通过对其电极结构进行异构，在实现二维寻址的同时简化了布线结构。

本申请的另一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片能够在保证对每个VCSEL发光点独立的电导通控制的条件下减少电连接于所述VCSEL发光点的电连接线的数量，以简化布线结构。

本申请的又一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片的异构电极结构在晶圆级别上形成于芯片主体的上表面和/或下表面，便于后续工序中对VCSEL芯片进行封装和光学元件集成。

本申请的又一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，由于所述可寻址VCSEL芯片的布线结构被简化，所述可寻址VCSEL芯片的制备工艺也随之被简化，制备难度也随之降低。

本申请的又一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片在制备过程中仍能够沿用传统的VCSEL芯片的制备工艺，仅需要配合特定的掩膜即可实现结构上的异构，这样，可保留原有的VCSEL芯片生产线和生产设备以将其用于制备本申请的可寻址VCSEL芯片，有效降低VCSEL芯片的生产线改造成本，进而降低VCSEL芯片的制备成本。

为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种可寻址VCSEL芯片，其包括：

具有相对的上表面和下表面的芯片主体，包括发光区域结构和环绕于所述发光区域结构的外围区域结构，所述发光区域结构包括多个VCSEL发光单元，每一所述VCSEL发光单元包括至少一VCSEL发光点，每一VCSEL发光点包括一发光主体和电连接于所述发光主体的正电导通层和负电导通层；和

寻址电路结构，包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的正电导通层，每一所述负电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的负电导通层，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。

在本申请的可寻址VCSEL芯片中，每一所述VCSEL发光点自下而上包括：衬底层、负电导通层、N-DBR层、有源区、具有限制孔的限制层、P-DBR层和正电导通层，所述正电导通层的上表面形成所述芯片主体的上表面的一部分。

在本申请的可寻址VCSEL芯片中，每一正电连接线形成于所述芯片主体的上表面，每一所述负电连接线从所述负电导通层被引至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述芯片主体的上表面凹陷地延伸至所述负电导通层的至少一槽体，使得所述负电导通层的至少一部分被暴露并形成所述槽体的底部，所述负电连接线被埋于所述槽体的底部并从所述槽体的底部延伸至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，所述发光区域结构的上表面和所述外围区域结构的上表面形成所述芯片主体的上表面，所述负电连接线被引至所述外围区域结构的上表面。

在本申请的可寻址VCSEL芯片中，所述外围区域结构的上表面齐平于所述发光区域结构的上表面。

在本申请的可寻址VCSEL芯片中，每一所述正电连接线形成于所述芯片主体的上表面，每一所述负电连接线从所述负电导通层被引至所述芯片主体的下表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述负电导通层延伸至所述芯片主体的下表面的孔结构，使得所述负电导通层的至少一部分被暴露，所述负电连接线从所述负电导通层的被暴露部分延伸至所述芯片主体的下表面。

在本申请的可寻址VCSEL芯片中，每一所述正电连接线形成于所述芯片主体的上表面，每一所述负电连接线包括第一负电连接结构和第二负电连接结构，所述第一负电连接结构从所述负电导通层被引至所述芯片主体的下表面，所述第二负电连接结构从所述负电导通层被引至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述负电导通层延伸至所述芯片主体的下表面的孔结构和从所述芯片主体的上表面凹陷地延伸至所述负电导通层的至少一槽体，所述第一负电连接结构从所述负电导通层通过所述孔结构延伸至所述芯片主体的下表面，所述第二负电连接结构从所述负电导通层通过所述槽体延伸至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，每一所述VCSEL发光点自下而上包括：衬底层、正电导通层、P-DBR层、有源区、具有限制孔的限制层、N-DBR层和负电导通层，所述负电导通层的上表面形成所述芯片主体的上表面的一部分。

在本申请的可寻址VCSEL芯片中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线被引至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述芯片主体的上表面凹陷地延伸至所述正电导通层的至少一槽体，使得所述正电导通层的至少一部分被暴露并形成所述槽体的底部，所述正电连接线被埋于所述槽体的底部并从所述槽体的底部延伸至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线从所述正电导通层被引至所述芯片主体的下表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述芯片主体的下表面延伸至所述正电导通层的孔结构，使得所述正电导通层的至少一部分被暴露，所述正电连接线从所述正电导通层的被暴露部分延伸至所述芯片主体的下表面。

在本申请的可寻址VCSEL芯片中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线包括第一正电连接结构和第二正电连接结构，所述第一正电连接结构从所述正电导通层被引至所述芯片主体的下表面，所述第二正电连接结构从所述正电导通层被引至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，所述芯片主体具有从所述芯片主体的下表面延伸至所述正电导通层的孔结构和从所述芯片主体的上表面凹陷地延伸至所述正电导通层的至少一槽体，所述正电连接线通过所述孔结构延伸至所述芯片主体的下表面，所述第二正电连接结构通过所述槽体延伸至所述芯片主体的上表面。

在本申请的可寻址VCSEL芯片中，每一所述正电连接线覆盖于至少二所述VCSEL发光单元，所述正电连接线具有对应于所述多个VCSEL发光单元中至少一VCSEL发光点的限制孔的一个通光孔。

在本申请的可寻址VCSEL芯片中，每一所述正电连接线电连接于沿所述芯片主体所设定的第一方向布置的一行所述VCSEL发光单元的所述正电导通层，每一所述负电连接线电连接于沿所述芯片主体所设定的第二方向布置的一列所述VCSEL发光单元的所述负电导通层，其中，所述第一方向和所述第二方向存在夹角。

在本申请的可寻址VCSEL芯片中，每一条所述负电连接线电连接的一列所述VCSEL发光单元的负电导通层一体地连接，以形成共用负电导通层。

根据本申请的另一个方面，提供了一种VCSEL芯片的制备方法，其包括：

形成外延主体结构，所述外延主体结构自下而上包括衬底结构层、N型欧姆接触结构层、N-DBR结构层、有源区结构层和P-DBR结构层；

去除所述外延主体结构的至少一部分以形成多个凹槽和多个子单元结构，每一子单元结构包括衬底层、负电导通层、N-DBR层、有源区和P-DBR层；

分别在所述多个子单元结构上形成多个正电导通层；

对所述多个子单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个VCSEL发光单元，每一VCSEL发光单元包括至少一VCSEL发光点，每一VCSEL发光点自下而上包括：所述衬底层、所述负电导通层、所述N-DBR层、所述有源区、具有限制孔的限制层、所述P-DBR层和所述正电导通层；以及

形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构。

在本申请的VCSEL芯片的制备方法中，去除所述外延主体结构的至少一部分以形成多个凹槽和多个子单元结构，包括：形成深度为第一深度的第一凹槽、深度为第二深度的第二凹槽和深度为第三深度的第三凹槽，其中，所述第一凹槽从所述P-DBR结构层延伸至所述有源区结构层的下方，所述第二凹槽从所述P-DBR结构层延伸至所述N型欧姆接触结构层，所述第三凹槽从所述P-DBR结构层延伸至所述衬底结构层。

在本申请的VCSEL芯片的制备方法中，所述第二凹槽将所述外延主体结构分隔为第一区域结构和环绕于所述第一区域结构的第二区域结构，形成所述多个正电导通层和多个限制层后的所述第一区域结构形成所述多个VCSEL发光单元，进而形成发光区域，所述第二区域结构形成环绕于所述发光区域结构的外围区域结构，所述第二凹槽形成所述发光区域和所述外围区域结构之间的槽体，所述槽体从所述P-DBR层延伸至所述负电导通层，使得所述负电导通层的至少一部分被暴露并形成所述槽体的底部，所述负电连接线被埋于所述槽体的底部；其中，形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，包括：形成从所述槽体的底部延伸至所述外围区域结构的上表面。

在本申请的VCSEL芯片的制备方法中，形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，包括：形成从所述负电导通层延伸至所述衬底层的下表面的孔结构，使得所述负电导通层的至少一部分被暴露；以及，形成从所述负电导通层的被暴露部分延伸至所述衬底层的下表面的负电连接线。

根据本申请的又一个方面，本申请提出了一种激光雷达，其包括：

用于投射激光的激光投射装置，其中，所述激光投射装置包括如上所述的任一可寻址VCSEL芯片；

用于接收激光信号的激光接收装置；以及

可通信地连接于所述激光投射装置和所述激光接收装置的处理器。

通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。

本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。

附图说明

从下面结合附图对本申请实施例的详细描述中，本申请的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：

图1图示了根据本申请实施例的VCSEL芯片的立体图示意图。

图2图示了根据本申请实施例的VCSEL芯片的一截面图局部示意图。

图3图示了根据本申请实施例的VCSEL芯片的另一截面图局部示意图。

图4图示了根据本申请实施例的VCSEL芯片的一变形实施方式的立体图示意图。

图5图示了图4所示意的根据本申请实施例的VCSEL芯片的变形实施方式的一截面图局部示意图。

图6图示了图4所示意的根据本申请实施例的VCSEL芯片的变形实施方式的另一截面图局部示意图。

图7图示了根据本申请实施例的VCSEL芯片的另一变形实施方式的立体图示意图。

图8图示了图7所示意的根据本申请实施例的VCSEL芯片的变形实施方式的一截面图局部示意图。

图9图示了图7所示意的根据本申请实施例的VCSEL芯片的变形实施方式的另一截面图局部示意图。

图10图示了根据本申请实施例的VCSEL芯片的又一变形实施方式的立体图示意图。

图11图示了根据本申请实施例的VCSEL芯片的又一变形实施方式的立体图示意图。

图12图示了根据本申请实施例的VCSEL芯片的又一变形实施方式的立体图示意图。

图13图示了根据本申请实施例的VCSEL芯片的制备方法的流程图。

图14A图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之一。

图14B图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之二。

图14C图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之三。

具体实施方式

以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由发明人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离本申请构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。

在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。

申请概述

如上所述，近年来，VCSEL技术在半固态激光雷达和固态激光雷达中得到了广泛应用。在纯固态激光雷达的应用中，可利用VCSEL寻址技术实现激光扫描。

目前，VCSEL寻址技术可被划分为一维寻址技术和二维寻址技术。一维可寻址VCSEL虽然可以实现区块信息的单独捕捉和分析，但受限于VCSEL芯片的结构设计，分区捕捉的效果不佳，难以对VCSEL芯片进行细微的分区捕捉，无法实现大范围的精准寻址。相比于一维可寻址VCSEL芯片，二维可寻址VCSEL芯片提升了细微分区捕捉能力，可到达大范围的精准寻址。然而，现有的二维可寻址VCSEL芯片布线结构复杂、生产工艺也相对复杂，生产成本较高，阻碍了其在实际产业中的应用。

分析现有的可寻址VCSEL芯片的结构发现，现有的可寻址VCSEL芯片需为VCSEL芯片中的每个发光点或者每组发光点配置一条正电连接线和一条负电连接线，以使得每组发光点被独立的电导通控制，且在布线过程中要避免多条电连接线的相互干扰，随着发光点数量的增加，布线结构的复杂度和布设难度的增长程度也不断增加。

基于此，本申请的发明人提出，如果在保证每组发光点被独立控制的前提下减少正电连接线和负电连接线的条数，那么可降低布线结构的复杂度和布设难度。

基于此，根据本申请的一个方面，本申请提出了一种可寻址VCSEL芯片，其包括：具有相对的上表面和下表面的芯片主体和寻址电路结构。所述芯片主体包括多个VCSEL发光单元，每一所述VCSEL发光单元包括至少一发光主体和电连接于所述至少一发光主体的至少一正电导通层和至少一负电导通层。所述寻址电路结构包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的正电导通层，每一所述负电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的负电导通层，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。

在介绍本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。

示意性可寻址VCSEL芯片

如图1至图12所示，根据本申请实施例的可寻址VCSEL芯片被阐明，其中，所述可寻址VCSEL芯片包括具有相对的上表面和下表面的芯片主体10和电连接于所述芯片主体10的寻址电路结构20。所述芯片主体10包括发光区域结构11和环绕于所述发光区域结构11的外围区域结构12。所述发光区域结构11包括多个VCSEL发光单元111，每个VCSEL发光单元111包括至少一VCSEL发光点60，每一VCSEL发光点60包括一发光主体61和电连接于所述发光主体61的正电导通层62和负电导通层63，如图1和图2所示，所述寻址电路结构20包括多条正电连接线21和多条负电连接线22，其中，每一所述正电连接线21电连接于至少二所述VCSEL发光单元111的正电导通层62，每一所述负电连接线22电连接于至少二所述VCSEL发光单元111的负电导通层63，通过这样的方式，所述寻址电路结构20形成所述多个VCSEL发光单元111的寻址电路以使得所述多个VCSEL发光单元111中任一所述VCSEL发光单元111适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。

值得一提的是，在本申请实施例中，每一所述正电连接线21电连接于至少二所述VCSEL发光单元111，每一所述负电连接线22电连接于至少二所述VCSEL发光单元111，也就是，两个或者两个以上的VCSEL发光单元111共用一条正电连接线21或者负电连接线22，且这样的布置方式能够保证对每个VCSEL发光单元111(即，每组VCSEL发光点60)进行独立的电导通控制以实现分区点亮，相比于传统的寻址技术中需为每组VCSEL发光点60(即，每个VCSEL发光单元111)配置一条正电连接线21和负电连接线22，本申请方案中的正电连接线21和负电连接线22的条数减少，使得布线结构复杂度和布设难度降低。由于所述可寻址VCSEL芯片的布线结构被简化，所述可寻址VCSEL芯片的制备工艺也随之被简化，制备难度也随之降低。

还值得一提的是，在本申请实施例中，所述可寻址VCSEL芯片的正电连接线21在晶圆级别上形成于芯片主体10的上表面和/或下表面，负电连接线22在晶圆级别上形成于芯片主体10的上表面和/或下表面。相比于在芯片封装过程中通过引线以电气连接的方式实现与封装结构的电连接，在晶圆级别上将VCSEL芯片的电极结构形成于所述芯片主体10的表面使得VCSEL芯片在封装过程中无需引线键合，便于后续工序中对VCSEL芯片进行封装，减小封装尺寸和寄生电感，以及，便于光学元件的集成，以减少由所述可寻址VCSEL和光学元件形成的模块的尺寸。且在晶圆级别上将VCSEL芯片的电极结构形成于所述芯片主体10的表面这一过程在芯片制造厂即可完成，有利于提高产品的一致性和结构稳定性。

具体地，在本申请实施例中，所述发光区域结构11和所述外围区域结构12的上表面形成所述芯片主体10的上表面，所述发光区域结构11和所述外围区域结构12的下表面形成所述芯片主体10的下表面，其中，所述外围区域结构12的上表面齐平于所述发光区域结构11的上表面，所述外围区域结构12的下表面齐平于所述发光区域结构11的下表面。所述发光区域结构11中多个VCSEL发光点60的上表面形成所述发光区域结构11的上表面的至少一部分，所述发光区域结构11中多个VCSEL发光点60的下表面形成所述发光区域结构11的下表面的至少一部分。

所述发光区域结构11的具体实施方式并不为本申请所局限，在本申请的一实施方式中，所述发光区域结构11包括：第一衬底结构层部分211、第一N型欧姆接触结构层部分212、第一N-DBR结构层部分213、第一有源区结构层部分214、第一限制层结构部分217、第一P-DBR结构层部分215和第一P型欧姆接触层结构部分216，所述第一P型欧姆接触层结构部分216的上表面形成所述发光区域结构11的上表面，所述第一衬底结构层部分211的下表面形成所述发光区域结构11的下表面。

每一所述VCSEL发光点60自下而上包括：衬底层611、负电导通层63、N-DBR层612、有源区613、具有限制孔101的限制层614、P-DBR层615和正电导通层62，如图2和图3，以及，图5和图6所示。所述正电导通层62的上表面形成所述VCSEL发光点60的上表面，进而形成所述芯片主体10的上表面的至少一部分，所述衬底层611的下表面形成所述VCSEL发光点60的下表面，进而形成所述芯片主体10的下表面的至少一部分。

在本申请的另一实施方式中，所述发光区域结构11包括：第一衬底结构层部分211、第一P型欧姆接触层结构部分216、第一P-DBR结构层部分215、第一有源区结构层部分214、第一限制层结构部分217、第一N-DBR结构层部分213和第一N型欧姆接触结构层部分212，所述第一N-DBR结构层部分213的上表面形成所述发光区域结构11的上表面，所述第一衬底结构层部分211的下表面形成所述发光区域结构11的下表面。

每一所述VCSEL发光点60自下而上包括：衬底层611、正电导通层62、P-DBR层615、有源区613、具有限制孔101的限制层614、N-DBR层612和负电导通层63。所述负电导通层63的上表面形成所述VCSEL发光点60的上表面，进而形成所述芯片主体10的上表面的一部分，所述衬底层611的下表面形成所述VCSEL发光点60的下表面，进而形成所述芯片主体10的下表面的一部分。

在本申请实施例中，所述衬底层611由绝缘材料或者高阻值材料制成，所述衬底层611的制成材料可为InP、GaN、GaAs等高浓度掺杂型材料，也可为高阻值材料，或者，绝缘材料。

在本申请的一实施方式中，如图1所示，所述负电导通层63由第一N型欧姆接触结构层部分212形成，其制成材料为N型半导体材料，可选自如下材料其中之一：N型InP、N型GaN、N型GaAs。所述正电导通层62由第一P型欧姆接触层结构部分216形成，其制成材料可选用金属。

在本申请的另一实施方式中，如图10所示，所述正电导通层62由第一P型欧姆接触层结构部分216形成，其制成材料为P型半导体材料，可选自如下材料其中之一：P型InP、P型GaN、P型GaAs。所述负电导通层63由第一N型欧姆接触结构层部分212形成，其制成材料可选用金属。

所述N-DBR层612由N型掺杂的高铝含量的Al_xGa_1-xAs(x＝1～0)和N型掺杂的低铝含量的Al_xGa_1-xAs(x＝1～0)的交替层形成。所述P-DBR层615由P型掺杂的高铝含量的Al_xGa_1-xAs(x＝1～0)和P型掺杂的低铝含量的Al_xGa_1-xAs(x＝1～0)的交替层形成。在本申请一些示例中，所述N-DBR层612和所述P-DBR层615的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述VCSEL发光点60出射的激光的工作波长，交替层的光学厚度等于或约等于激光的工作波长的1/4。

所述有源区613被夹设在所述N-DBR层612和所述P-DBR层615之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述N-DBR层612和所述P-DBR层615的配置和设计能够可选择地控制激光的出射方向，例如，从所述N-DBR层612出射，或者，从所述P-DBR层615出射。相应地，所述N-DBR层612和P-DBR层615被配置为在所述VCSEL发光点60被导通后，由所述有源区613产生的激光在所述N-DBR层612和所述P-DBR层615之间形成的谐振腔内被多次反射后从所述P-DBR层615，或者，所述N-PDBR层出射。

当所述N-DBR层612和P-DBR层615被配置为在所述VCSEL发光点60被导通后，由所述有源区613产生的激光在所述N-DBR层612和所述P-DBR层615之间形成的谐振腔内被多次反射后从所述P-DBR层615出射时，所述正电导通层62的形状为环形，所述正电导通层62具有与所述限制孔101对应的出光孔102。

在操作过程中，将操作电压/电流施加到所述可寻址VCSEL芯片以在所述VCSEL发光点60中产生电流。所述VCSEL发光点60被导通后，电流被所述限制层614限制流向，其最终被导入所述VCSEL发光点60的中部区域，以使得所述有源区613的中部区域产生激光。更具体地，在本申请实施例中，所述限制层614具有环绕于所述限制孔101周围的限制区域，所述限制区域具有较高的电阻率以限制载流子流入所述VCSEL发光点60的中部区域，且所述限制区域的折射率较低以对光子进行横向限制，载流子和光学横向限制增加了所述有源区613内的载流子和光子的密度，提高了在所述有源区613内产生光的效率。

在本申请的一些实施方式中，所述限制层614被实施为氧化限制层614，其通过氧化工艺形成于所述有源区613的上方。在本申请的具体实施方式中，所述氧化限制层614可作为单独的一层形成于所述有源区613的上方，也可以通过氧化所述P-DBR层615的下方区域的至少一部分的方式形成于所述有源区613的上方，对此，并不为本申请所局限。在本申请的另一些实施例中，所述限制层614被实施为其他形态，例如，被实施为离子限制层614(图中未示意)，其通过离子种植工艺形成于所述有源区613的上方，对此，并不为本申请所局限。

在本申请实施例中，所述发光区域结构11中每两个VCSEL发光点60之间设置有隔离结构103，所述隔离结构103从所述VCSEL发光点60的上表面延伸至所述有源区613的下方。所述隔离结构103可被实施为凹槽，也可被实施为由高电阻材料制成的离子注入层，对此，并不为本申请所局限。

在本申请实施例中，所述外围区域结构12自下而上包括：第二衬底结构层部分221、第二N型欧姆接触结构层部分222、第二N-DBR结构层部分223、第二有源区结构层部分224和第二P-DBR结构层部分225。所述第二P-DBR结构层部分225的上表面形成所述外围区域结构12的上表面，所述第二衬底结构层部分221的下表面形成所述外围区域结构12的下表面。

在本申请实施例中，多条所述正电连接线21和多条所述负电连接线22形成所述可寻址VCSEL芯片的异构电极结构，用于实现所述可寻址VCSEL芯片中多个VCSEL发光点60的导通，进而实现对多个VCSEL发光单元111的独立控制。

具体地，所述正电连接线21和所述负电连接线22交叉配对，即，电连接于同一条正电连接线21的至少二VCSEL发光单元111并非电连接于同一条负电连接线22，以实现对每个VCSEL发光单元111的独立控制。

更具体地，如图1和图4所示，每一所述正电连接线21电连接于沿所述芯片主体10所设定的第一方向布置的一行所述VCSEL发光单元111的所述正电导通层62，每一所述负电连接线22电连接于沿所述芯片主体10所设定的第二方向布置的一列所述VCSEL发光单元111的所述负电导通层63，其中，所述第一方向和所述第二方向存在夹角，所述第一方向和所述第二方向之间的夹角不等于0°或者180°。

多条正电连接线21在所述可寻址VCSEL芯片中定义出沿所述第一方向延伸的多个发光分区，每一沿所述第一方向延伸的发光分区包括一行VCSEL发光单元111，定义出多组VCSEL发光单元数组。通过多条所述正电连接线21将沿所述第一方向延伸的各个发光分区的多组VCSEL发光单元数组并联，例如，通过第一正电连接线21和第二正电连接线21将沿所述第一方向延伸的第一分区的多组VCSEL发光单元数组与沿所述第一方向延伸的第二分区的多组VCSEL发光单元数组并联。

多条负电连接线22在所述可寻址VCSEL芯片中定义出沿所述第二方向延伸的多个发光分区，每一沿所述第二方向延伸的发光分区包括多列VCSEL发光单元111，定义出多组VCSEL发光单元数组。通过多条所述负电连接线22将沿所述第二方向延伸的各个发光分区的多组VCSEL发光单元数组并联，例如，通过第一负电连接线22和第二负电连接线22将沿所述第二方向延伸的第三分区的多组VCSEL发光单元数组与沿所述第二方向延伸的第四分区的多组VCSEL发光单元数组并联。所述正电连接线21和所述负电连接线22形成网状交叉的设计结构，可以对每个VCSEL发光单元111进行独立控制，以分区点亮不同区域的VCSEL发光单元数组。

在本申请的一个具体示例中，所述第一方向和所述第二方向之间的夹角为90°。在创建的X-Y二维坐标系中，每条正电连接线21沿X方向纵向延伸，多条正电连接线21沿与X方向垂直的Y方向相互间隔地排列。每条负电连接线22沿Y方向纵向延伸，多条负电连接线22沿X方向相互间隔地排列。多条所述正电连接线21定义出沿X方向延伸的多条发光分区，每条沿X方向延伸的发光分区沿X方向定义出多组VCSEL发光单元数组，沿Y方向相互间隔地排列的多条所述正电连接线21将沿X方向延伸的多条发光分区的多组VCSEL发光单元数组并联。多条所述负电连接线22定义出沿Y方向延伸的多条发光分区，每条沿Y方向延伸的发光分区沿Y方向定义出多组VCSEL发光单元数组，沿X方向相互间隔地排列的多条所述负电连接线22将沿Y方向延伸的多条发光分区的多组VCSEL发光单元数组并联。

更具体地，每两条相互间隔的负电连接线22对应的沿Y方向延伸的两个发光分区之间具有一分隔槽106，在本申请实施例中，所述分隔槽106从所述芯片主体10的上表面延伸至所述发光区域结构11的第一衬底结构层部分211和所述外围区域结构12的第二衬底结构层部分221。

在本申请的其他具体示例中，所述第一方向和所述第二方向之间的夹角可为10°至170°，例如，45°、60°、145°，对此，并不为本申请所局限。

如前所述，在本申请实施例中，所述可寻址VCSEL芯片的正电连接线21的至少一部分在晶圆级别上形成于芯片主体10的上表面和/或下表面，负电连接线22的至少一部分在晶圆级别上形成于芯片主体10的上表面和/或下表面。

所述正电连接线21和所述负电连接线22的具体布置方式与所述VCSEL发光点60的结构相关。在本申请的一个具体示例中，所述正电连接线21在晶圆级别上形成于芯片主体10的上表面，所述负电连接线22在晶圆级别上形成于芯片主体10的上表面，如图1和图2所示。具体地，每一所述VCSEL发光点60自下而上包括：衬底层611、负电导通层63、N-DBR层612、有源区613、具有限制孔101的限制层614、P-DBR层615和正电导通层62，其中，所述衬底层611、所述N-DBR层612、所述有源区613、所述限制层614、所述P-DBR层615形成所述发光主体61，所述负电导通层63被夹设于所述发光主体61中，所述正电导通层62的上表面形成所述VCSEL发光点60的上表面，进而形成所述芯片主体10的上表面的上表面的一部分，每一正电连接线21通过形成于所述正电导通层62的上表面的方式形成于所述芯片主体10的上表面，每一负电连接线22通过从被夹设于所述发光主体61的所述负电导通层63被引至所述芯片主体10的上表面的方式形成于所述芯片主体10的上表面。

在该具体示例中，每一所述负电连接线22从与其电连接的一列VCSEL发光单元111的负电导通层63延伸至所述芯片主体10的上表面。具体地，所述芯片主体10具有从所述芯片主体10的上表面凹陷地延伸至所述负电导通层63的至少一槽体105，使得所述负电导通层63的至少一部分被暴露并形成所述槽体105的底部。所述负电连接线22被埋于所述槽体105的底部并从所述槽体105的底部被引至所述外围区域结构12的上表面(即，所述第二P-DBR结构层部分225的上表面)。在该具体示例中，每一列所述VCSEL发光单元111的负电导通层63一体地连接，以形成共用负电导通层63。每一负电连接线22形成于与其电连接的一列VCSEL发光单元111的共用负电导通层63的被暴露部分，并延伸至所述外围区域结构12的上表面。

每一所述正电连接线21覆盖于一行VCSEL发光单元111，每一行VCSEL发光单元111包括至少二所述VCSEL发光单元111，每一所述正电连接线21形成于一行VCSEL发光单元111中各个VCSEL发光点60的上表面。在该具体示例中，所述VCSEL发光点60产生的激光由P-DBR层615出射，为了保证其出光性能，所述正电连接线21可被设计为：具有对应于所述多个VCSEL发光单元111中至少一VCSEL发光点60的限制孔101的多个通光孔，或者被设计为：由可透光材料制成。

在本申请的另一个具体示例中，所述可寻址VCSEL芯片的正电连接线21在晶圆级别上形成于所述芯片主体10的上表面，负电连接线22在晶圆级别上形成于所述芯片主体10的下表面，如图4和图5所示。具体地，该具体示例中所述VCSEL发光点60的具体结构与上一具体示例中VCSEL发光点60的结构相同，所述负电连接线22通过从被夹设于所述发光主体61的所述负电导通层63被引至所述芯片主体10的下表面的方式形成于所述芯片主体10的下表面。所述芯片主体10具有从所述芯片主体10的下表面延伸至所述负电导通层63的孔结构104，使得所述负电导通层63的至少一部分被暴露，所述负电连接线22从所述负电导通层63被埋于所述发光主体61内并通过所述孔结构104延伸至所述芯片主体10的下表面。

在本申请的的又一具体示例中，所述可寻址VCSEL芯片的正电连接线21在晶圆级别上形成于所述芯片主体10的上表面，负电连接线22的部分电连接结构在晶圆级别上形成于所述芯片主体10的上表面，如图7和图8所示。具体地，该具体示例中所述VCSEL发光点60的具体结构与上一具体示例中VCSEL发光点60的结构相同，所述负电连接线22的部分电连接结构通过从被夹设于所述发光主体61的所述负电导通层63被引至所述芯片主体10的下表面的方式形成于所述芯片主体10的下表面，另一部分电连接结构通过从被夹设于所述发光主体61的所述负电导通层63被引至所述芯片主体10的上表面的方式形成于所述芯片主体10的上表面。更具体地，所述负电连接线22包括第一负电连接结构2201和第二负电连接结构2202，所述芯片主体10具有从所述芯片主体10的下表面延伸至所述负电导通层63的孔结构104和从所述芯片主体10的上表面凹陷地延伸至所述负电导通层63的至少一槽体105。所述第一负电连接结构2201从所述负电导通层63通过所述孔结构104延伸至所述芯片主体10的下表面，如图8和图9所示；所述第二负电连接结构2202从所述负电导通层63通过所述槽体105延伸至所述芯片主体10的上表面，如图8所示。

在本申请的又一具体示例中，所述可寻址VCSEL芯片的正电连接线21在晶圆级别上形成于所述芯片主体10的上表面，负电连接线22在晶圆级别上形成于所述芯片主体10的上表面，如图10所示。具体地，每一所述VCSEL发光点60自下而上包括：衬底层611、正电导通层62、P-DBR层615、有源区613、具有限制孔101的限制层614、N-DBR层612和负电导通层63，其中，所述衬底层611、所述P-DBR层615、所述有源区613、所述限制层614、所述N-DBR层612形成所述发光主体61，所述正电导通层62被夹设于所述发光主体61中，所述负电导通层63的上表面形成所述VCSEL发光点60的上表面，进而形成所述芯片主体10的上表面的一部分，每一负电连接线22通过形成于所述负电导通层63的上表面的方式形成于所述芯片主体10的上表面，每一正电连接线21通过从被夹设于所述发光主体61的所述正电导通层62被引至所述芯片主体10的上表面的方式形成于所述芯片主体10的上表面。

在该具体示例中，每一所述正电连接线21从与其电连接的一行VCSEL发光单元111的正电导通层62延伸至所述芯片主体10的上表面。具体地，所述芯片主体10具有从所述芯片主体10的上表面凹陷地延伸至所述正电导通层62的至少一槽体105，使得所述正电导通层62的上表面的至少一部分被暴露并形成所述槽体105的底部，所述正电连接线21被埋于所述槽体105的底部并从所述槽体105的底部延伸至所述芯片主体10的上表面。所述正电连接线21从所述正电导通层62的被暴露的部分延伸至所述外围区域结构12的上表面(即，所述第二P-DBR结构层部分225的上表面)。在该具体示例中，每一行所述VCSEL发光单元111的正电导通层62一体地连接，以形成共用正电导通层62。每一正电连接线21形成于与其电连接的一行VCSEL发光单元111的共用正电导通层62的被暴露部分，并延伸至所述外围区域结构12的上表面。

在本申请的又一个具体示例中，所述可寻址VCSEL芯片的正电连接线21在晶圆级别上形成于所述芯片主体10的下表面，负电连接线22在晶圆级别上形成于所述芯片主体10的上表面，如图11所示。具体地，该具体示例中所述VCSEL发光点60的具体结构与上一具体示例中VCSEL发光点60的结构相同，所述正电连接线21通过从被夹设于所述发光主体61的所述正电导通层62被引至所述芯片主体10的下表面的方式形成于所述芯片主体10的下表面。所述芯片主体10具有从所述芯片主体10的下表面延伸至所述负电导通层63的孔结构104，所述正电连接线21从所述正电导通层62通过所述孔结构104延伸至所述芯片主体10的下表面。

在本申请的的又一具体示例中，所述可寻址VCSEL芯片的正电连接线21的部分电连接结构在晶圆级别上形成于所述芯片主体10的上表面，负电连接线22在晶圆级别上形成于所述芯片主体10的上表面，如图12所示。具体地，该具体示例中所述VCSEL发光点60的具体结构与上一具体示例中VCSEL发光点60的结构相同，所述正电连接线21的部分电连接结构通过从被夹设于所述发光主体61的所述正电导通层62被引至所述芯片主体10的下表面的方式形成于所述芯片主体10的下表面，另一部分电连接结构通过从被夹设于所述发光主体61的所述正电导通层62被引至所述芯片主体10的上表面的方式形成于所述芯片主体10的上表面。更具体地，所述正电连接线21包括第一正电连接结构2101和第二正电连接结构2102，所述芯片主体10具有从所述芯片主体10的下表面延伸至所述负电导通层63的孔结构104和从所述芯片主体10的上表面凹陷地延伸至所述正电导通层62的至少一槽体105，所述第一正电连接结构2101通过所述孔结构104从所述正电导通层62延伸至所述芯片主体10的下表面，所述第二正电连接结构2102通过所述槽体105从所述正电导通层62的上表面延伸至所述芯片主体10的上表面。

综上，基于本申请实施例的可寻址VCSEL芯片被阐明，所述可寻址VCSEL芯片通过对其电极结构进行异构，在实现二维寻址的同时简化了布线结构。且所述可寻址VCSEL芯片的异构电极结构在晶圆级别上形成于芯片主体10的上表面和/或下表面，便于后续工序中对VCSEL芯片进行封装和光学元件集成。

示意性可寻址VCSEL芯片的制备方法

根据本申请的另一方面，还提供了一种可寻址VCSEL芯片的制备方法，其用于制备如上所述的可寻址VCSEL芯片。参考说明书附图之图13至图14C，根据本申请实施例的可寻址VCSEL芯片的制备方法被阐明。值得一提的是，在本申请实施例中，在所述可寻址VCSEL芯片的制备过程中仍能够沿用传统的VCSEL芯片的制备工艺，仅需要配合特定的掩膜即可实现结构上的异构，这样，可保留原有的VCSEL芯片生产线和生产设备以将其用于制备本申请的可寻址VCSEL芯片，有效降低VCSEL芯片的生产线改造成本，进而降低VCSEL芯片的制备成本。

如图13所示，在本申请实施例中，所述可寻址VCSEL芯片的制备方法，包括：形成外延主体结构100，所述外延主体结构100自下而上包括衬底结构层110、N型欧姆接触结构层120、N-DBR结构层130、有源区结构层140和P-DBR结构层150；S120，去除所述外延主体结构100的至少一部分以形成多个凹槽和多个子单元结构30，每一子单元结构30包括衬底层611、负电导通层63、N-DBR层612、有源区613和P-DBR层615；S130，分别在所述多个子单元结构30上形成多个正电导通层62；S140，对所述多个子单元结构30进行处理以在所述有源区613的上方形成具有限制孔101的限制层614，以形成多个VCSEL发光单元111，每一VCSEL发光单元111包括至少一VCSEL发光点60，每一VCSEL发光点60自下而上包括：所述衬底层611、所述负电导通层63、所述N-DBR层612、所述有源区613、具有限制孔101的限制层614、所述P-DBR层615和所述正电导通层62；以及，S150，形成电连接于所述多个VCSEL发光单元111的正电连接线21和负电连接线22，以形成电连接于所述多个VCSEL发光单元111的寻址电路结构20。

如图14A所示，在步骤S110中，形成外延主体结构100。具体地，通过半导体生长工艺形成衬底结构层110、叠置于所述衬底结构层110的N型欧姆接触结构层120、N-DBR结构层130、有源区结构层140和P-DBR结构层150。

在步骤S120中，去除所述外延主体结构100的至少一部分以形成多个凹槽和多个子单元结构30。具体地，首先，在所述外延主体结构100上施加底胶层和可蚀刻层，其中，所述底胶层可以由SiO₂制成，所述可蚀刻层的制成材料为光刻胶；接着，通过具有预设图案的掩膜对所述可蚀刻层进行曝光，以基于所述预设图案去除部分可蚀刻层，其中，所述可蚀刻层的与所述预设图案对应部分被去除，所述可蚀刻层的被保留的部分形成具有预设形状和尺寸的模板；然后，通过蚀刻工艺去除所述底胶层和所述外延主体结构100的至少一部分(未与所述模板对应的部分)以形成多个凹槽和多个子单元结构30。

在本申请实施例中，通过去除所述外延主体结构100的至少一部分形成不同深度的凹槽。具体地，可通过多道曝光和蚀刻工序对所述外延主体结构100进行蚀刻，以形成不同深度的凹槽。

在本申请的一个具体示例中，通过蚀刻工艺形成深度为第一深度的第一凹槽、深度为第二深度的第二凹槽和深度为第三深度的第三凹槽。具体地，首先，在所述外延主体结构100上施加底胶层和第一可蚀刻层，通过具有第一预设图案的第一掩膜对所述第一可蚀刻层进行曝光，以基于所述第一预设图案去除部分第一可蚀刻层，其中，所述第一可蚀刻层的与所述第一预设图案对应的部分被去除，所述第一可蚀刻层的被保留的部分形成具有第一预设形状和尺寸的第一模板，通过蚀刻液去除所述底胶层和所述外延主体结构100的未与所述第一模板对应的部分，以形成多个第一凹槽，所述第一凹槽从所述P-DBR结构层150延伸至所述有源区结构层140的下方；然后，在形成第一凹槽后的外延主体结构100和底胶层上施加第二可蚀刻层，通过具有第二预设图案的第二掩膜对所述第二可蚀刻层进行曝光，以基于所述第二预设图案去除部分第二可蚀刻层，其中，所述第二可蚀刻层的与所述第二预设图案对应的部分被去除，所述第二可蚀刻层的被保留的部分形成具有第二预设形状和尺寸的第二模板，通过蚀刻液去除所述第二底胶层和所述外延主体结构100的未与所述第二模板对应的部分，以形成第二凹槽，所述第二凹槽从所述P-DBR结构层150延伸至所述N型欧姆接触结构层120；随后，在形成所述第二凹槽后的外延主体结构100上施加第三可蚀刻层，通过具有第三预设图案的第三掩膜对所述第三可蚀刻层进行曝光，以基于所述第三预设图案去除部分第三可蚀刻层，其中，所述第三可蚀刻层的与所述第三预设图案对应的部分被去除，所述第三可蚀刻层的被保留的部分形成具有第三预设形状和尺寸的第三模板，通过蚀刻液去除所述底胶层和所述外延主体结构100的未与所述第三模板对应的部分，以形成多个第三凹槽，所述第三槽体105从所述P-DBR结构层150延伸至所述衬底结构层110；最后，去除所述底胶层。

在该具体示例中，所述第一凹槽将所述外延主体结构100的部分区域分隔为多个预设发光单元区，以形成隔离结构103，每个预设发光单元区包括至少一子单元结构30。当所述预设发光单元区包括多个(大于等于两个)子单元结构30时，所述预设发光单元区中每两个子单元结构30之间形成有至少一所述第一凹槽。

每一子单元结构30包括由所述衬底结构层110形成的衬底层611、由所述N型欧姆接触结构层120形成的负电导通层63、由所述N-DBR结构层130形成的N-DBR层612、由所述有源区结构层140部分形成的有源区613和由所述P-DBR结构层150部分形成的P-DBR层615。

所述第二凹槽将形成所述第一凹槽的外延主体结构100分隔为用于形成发光区域结构11的第一区域结构210和环绕于所述第一区域结构210的用于形成外围区域结构12的第二区域结构220，其中，所述第二凹槽形成于所述第一区域结构210和第二区域结构220之间，也就是，所述第一区域结构210和所述第二区域结构220被所述第二凹槽间隔开。在后续形成的VCSEL芯片中，所述第二凹槽形成后续形成的发光区域结构11和外围区域结构12之间的槽体105。所述槽体105(即，所述第二凹槽)从所述P-DBR层615延伸至所述负电导通层63，使得所述负电导通层63的上表面的至少一部分被暴露，便于在后续工艺中将负电连接线22从所述负电导通层63的上表面引至所述外围区域结构12的上表面。

具体地，所述衬底结构层110的第一区域(即，第一衬底结构层部分211)、所述N型欧姆接触结构层120的第一区域(即，第一N型欧姆接触结构层部分212)、所述N-DBR结构层130的第一区域(即，第一N-DBR结构层部分213)、所述有源区结构层140的第一区域(即，第一有源区结构层部分214)和所述P-DBR结构层150的第一区域(即，第一P-DBR结构层部分215)形成所述第一区域结构210；所述衬底结构层110的第二区域(即，第二衬底结构层部分221)、所述N型欧姆接触结构层120的第二区域(即，第二N型欧姆接触结构层部分222)、所述N-DBR结构层130的第二区域(即，第二N-DBR结构层部分223)、所述有源区结构层140的第二区域(即，第二有源区结构层部分224)和所述P-DBR结构层150的第二区域(即，第二P-DBR结构层部分225)形成所述外延主体结构100的第二区域结构220。也就是，所述第一区域结构210自下而上包括：第一衬底结构层部分211、第一N型欧姆接触结构层部分212、第一N-DBR结构层部分213、第一有源区结构层部分214和第一P-DBR结构层部分215，所述第二区域结构220自下而上包括：第二衬底结构层部分221、第二N型欧姆接触结构层部分222、第二N-DBR结构层部分223、第二有源区结构层部分224和第二P-DBR结构层部分225。

所述第一区域结构210被所述第三凹槽分隔为相互间隔的至少二列预设发光单元区，每列预设发光单元区包括至少二预设发光单元区，所述第二区域结构220被所述第三凹槽分隔为相互间隔且与所述至少二列预设发光单元区对应的至少二列预设焊盘布设区，至少二预设发光单元区和与其对应的至少二列预设焊盘布设区用于形成至少二发光分区。

所述第一凹槽从所述P-DBR层615延伸至所述N-DBR结构层130，未延伸至所述N型欧姆接触结构层120和所述衬底结构层110，因此，属于同一列的预设发光单元区内的子单元结构30的负电导通层63也一体地连接，衬底层611层一体地连接，后续形成的一列VCSEL发光单元111的负电导通层63一体地连接，以形成共用负电导通层63，衬底层611也一体地连接，以形成共用衬底层611。在其他具体示例中，所述第一凹槽可延伸至所述N型欧姆接触结构层120或者所述衬底结构层110。

如图14B所示，在步骤S130中，分别在所述多个子单元结构30上形成多个正电导通层62。具体地，在形成第一凹槽、第二凹槽和第三凹槽后的外延主体结构100的表面形成P型欧姆接触层结构，以形成第一P型欧姆接触层结构部分216。形成于所述第一区域结构210的P型欧姆接触层结构形成第一P型欧姆接触层结构部分216。

形成于所述第一区域结构210中子单元结构30的上表面(即，所述P-DBR层615的上表面)的第一P型欧姆接触层形成正电导通层62。在本申请的一个具体示例中，所述正电导通层62的形状为环形，具有一出光孔102，以允许在后续工艺中形成的VCSEL发光点60被导通后其产生的激光从所述正电导通层62出射。在本申请的其他具体示例中，所述正电导通层62的形状可设计为其他类型，例如，四边形，所述正电导通层62整体覆盖于所述P-DBR层615的上表面。所述正电导通层62的制成材料通常为不透光的P型金属，亦可为可透光导电材料，常見的透光的金属导电材料有：ITO(氧化铟锡)，以及，ZnO(氧化锌)。当所述正电导通层62覆盖于所述P-DBR层615的上表面时所述正电导通层62的制成材料可为可透光材料。当所述正电导通层62的形状为环形时，所述正电导通层62的制成材料可为不透光材料。

在步骤S140中，对所述多个子单元结构30进行处理以在所述有源区613的上方形成具有限制孔101的限制层614，其中，所述限制孔101对应于所述出光孔102。具体地，可通过氧化工艺氧化所述多个子单元结构30，使得所述P-DBR层615的一部分被氧化，以在所述有源区613的上方形成氧化限制层614。也可通过其他工艺形成所述限制层614，例如，可通过离子种植工艺在所述有源区613的上方形成离子限制层614，对此，并不为本申请所局限。

在本申请实施例中，形成多个正电导通层62和多个限制层614后的第一区域结构210形成多个VCSEL发光单元111，进而形成发光区域结构11，所述第二区域结构220形成环绕于所述发光区域结构11的外围区域结构12。所述发光区域结构11和环绕于所述发光区域结构11周围的所述外围区域结构12形成芯片主体10，即，所述芯片主体10包括发光区域结构11和外围区域结构12，所述发光区域结构11包括多个VCSEL发光单元111。

所述发光区域结构11包括：第一衬底结构层部分211、第一P型欧姆接触层结构部分216、第一P-DBR结构层部分215、第一有源区结构层部分214、第一限制层结构部分217、第一N-DBR结构层部分213和第一N型欧姆接触结构层部分212，所述第一N-DBR结构层部分213的上表面形成所述发光区域结构11的上表面，所述第一衬底结构层部分211的下表面形成所述发光区域结构11的下表面。所述外围区域结构12自下而上包括：第二衬底结构层部分221、第二N型欧姆接触结构层部分222、第二N-DBR结构层部分223、第二有源区结构层部分224和第二P-DBR结构层部分225。所述第二P-DBR结构层部分225的上表面形成所述外围区域结构12的上表面，所述第二衬底结构层部分221的下表面形成所述外围区域结构12的下表面。

如图14C所示，在步骤S150中，形成电连接于所述多个VCSEL发光单元111的正电连接线21和负电连接线22，以形成电连接于所述多个VCSEL发光单元111的寻址电路结构20。具体地，通过电镀工艺在所述每个VCSEL发光点60的上表面形成电连接于所述VCSEL发光点60的正电极，其中，电连接于一行VCSEL发光单元111中的VCSEL发光点60的正电极一体地延伸，形成一条正电连接线21，通过这样的方式，电连接于多行VCSEL发光单元111中的VCSEL发光点60的正电极形成多条正电连接线21，形成所述可寻址VCSEL芯片的正电极。

通过电镀工艺形成分别从多列VCSEL发光单元111的负电导通层63延伸至所述外围区域结构12的上表面的多个负电极，或者形成分别从多列VCSEL发光单元111的负电导通层63延伸至所述外围区域结构12的下表面的多个负电极，其中，每一列VCSEL发光单元111中全部VCSEL发光单元111的负电导通层63一体地连接，形成共用负电导通层63，即，每一负电极从一列VCSEL发光单元111的负电导通层63延伸至所述外围区域结构12的上表面或下表面，每一负电极形成一条负电连接线22，多条负电连接线22形成所述可寻址VCSEL芯片的负电极。

相应地，每一所述正电连接线21形成于所述芯片主体10的上表面且电连接于至少二所述VCSEL发光单元111的正电导通层62，每一所述负电连接线22形成于所述芯片主体10的上表面或下表面且电连接于至少二所述VCSEL发光单元111的负电导通层63，通过这样的方式，所述寻址电路结构20形成所述多个VCSEL发光单元111的寻址电路以使得所述多个VCSEL发光单元111中任一所述VCSEL发光单元111适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。

在本申请的一个具体示例中，所述正电连接线21覆盖于所述VCSEL发光单元111的上表面。所述可寻址VCSEL芯片被导通时，激光从所述VCSEL发光单元111的所述P-DBR层615出射，为了保证所述VCSEL发光单元111出射的激光的性能，可在所述正电连接线21上设置通光孔，以使得从所述P-DBR层615出射的激光穿过所述正电连接线21上的通光孔后被射出。也就是说，所述正电连接线21具有至少一通光孔，且所述通光孔对应于所述正电导通层62的所述出光孔102。在本申请的另一个具体示例中，所述正电连接线21由可透光材料制成，以允许从所述P-DBR层615出射的激光透过所述正电连接线21上的通光孔后被射出。

在本申请的一个具体示例中，所述负电连接线22从所述负电导通层63延伸至所述芯片主体10的上表面。所述第二凹槽形成所述发光区域结构11和外围区域结构12之间的槽体105。所述槽体105从所述P-DBR层615延伸至所述负电导通层63，使得所述负电导通层63的至少一部分被暴露并形成所述槽体105的底部，所述负电连接线22被埋于所述槽体105的底部并通过所述槽体105延伸至所述外围区域结构12的上表面。

在本申请的另一个具体示例中，所述负电连接线22从所述负电导通层63延伸至所述芯片主体10的下表面。具体地，首先，形成从所述负电导通层63延伸至所述芯片主体10的下表面的孔结构104，使得所述负电导通层63的至少一部分被暴露，其中，所述衬底层611的下表面形成所述芯片主体10的下表面，相应地，形成从所述负电导通层63延伸至所述衬底层611的下表面的孔结构104；接着，形成从所述负电导通层63的被暴露部分延伸至所述衬底层611的下表面的负电连接线22。

在本申请的一个具体示例中，每一所述正电连接线21覆盖于一行VCSEL发光单元111的上表面，以电连接于一行VCSEL发光单元111，每一所述负电连接线22电连接于一列VCSEL发光单元111。

多条所述负电导通层63和多条所述负电连接线22形成所述可寻址VCSEL芯片的异构电极，同时，形成所述寻址结构。相比与传统的通过多层布线的方式实现二维寻址，本申请通过异构电极实现二维寻址，降低了制造工艺难度和制造成本，可推动纯固态激光雷达取代传统易受天候和大气影响、造价成本过高的机械式雷达。且在本申请方案中，所述正电连接线21和所述负电连接线22独立成型，交叉配对，互不干扰。进一步地，所述正电连接线21和所述负电连接线22均形成于所述芯片主体10的上表面和/或下表面，便于后续工序中对VCSEL芯片进行封装，以及光学元件集成。

综上，基于本申请实施例的VCSEL芯片的制备方法被阐明，所述VCSEL芯片的制备方法通过对VCSEL芯片的电极进行异构，在实现二维寻址的同时简化了布线结构。所述可寻址VCSEL芯片的异构电极结构在晶圆级别上形成于芯片主体10的上表面和/或下表面，便于后续工序中对VCSEL芯片进行倒封装，以及光学元件集成。

示意性车载激光雷达

根据本申请的又一方面，还提供了一种激光雷达。激光雷达的工作原理为：以激光为媒介，向被测目标发射激光，并接收被测目标反射的激光，基于发射激光和接收激光脉冲之间的时间差(或者发射的激光和接收到的被反射的激光之间的相位差)，获取被测目标与激光雷达之间的相对位置和距离，从而实现对目标区域内待测对象的探测、跟踪和识别。

相应地，所述激光雷达包括：用于投射激光的激光投射装置、用于接收激光信号的激光接收装置和可通信地连接于所述激光投射装置和所述激光接收装置的处理器，其中，所述激光投射装置包括如上所述的可寻址VCSEL芯片。所述可寻址VCSEL芯片的具体结构和功能已经在上面参考图1至图12所示意的可寻址VCSEL芯片的描述中得到了详细介绍，并因此，将省略其重复描述。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

Claims (25)

1.一种可寻址VCSEL芯片，其特征在于，包括：

具有相对的上表面和下表面的芯片主体，包括发光区域结构和环绕于所述发光区域结构的外围区域结构，所述发光区域结构包括多个VCSEL发光单元，每一所述VCSEL发光单元包括至少一VCSEL发光点，每一VCSEL发光点包括一发光主体和电连接于所述发光主体的正电导通层和负电导通层；和

寻址电路结构，包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的正电导通层，每一所述负电连接线形成于所述芯片主体的上表面或下表面且电连接于至少二所述VCSEL发光单元的负电导通层，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。

2.根据权利要求1所述的可寻址VCSEL芯片，其中，每一所述VCSEL发光点自下而上包括：衬底层、负电导通层、N-DBR层、有源区、具有限制孔的限制层、P-DBR层和正电导通层，所述正电导通层的上表面形成所述芯片主体的上表面的一部分。

3.根据权利要求2所述的可寻址VCSEL芯片，其中，每一正电连接线形成于所述芯片主体的上表面，每一所述负电连接线从所述负电导通层被引至所述芯片主体的上表面。

4.根据权利要求3所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述芯片主体的上表面凹陷地延伸至所述负电导通层的至少一槽体，使得所述负电导通层的至少一部分被暴露并形成所述槽体的底部，所述负电连接线被埋于所述槽体的底部并从所述槽体的底部延伸至所述芯片主体的上表面。

5.根据权利要求4所述的可寻址VCSEL芯片，其中，所述发光区域结构的上表面和所述外围区域结构的上表面形成所述芯片主体的上表面，所述负电连接线被引至所述外围区域结构的上表面。

6.根据权利要求5所述的可寻址VCSEL芯片，其中，所述外围区域结构的上表面齐平于所述发光区域结构的上表面。

7.根据权利要求2所述的可寻址VCSEL芯片，其中，根据权利要求2所述的可寻址VCSEL芯片，其中，每一所述正电连接线形成于所述芯片主体的上表面，每一所述负电连接线从所述负电导通层被引至所述芯片主体的下表面。

8.根据权利要求7所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述负电导通层延伸至所述芯片主体的下表面的孔结构，使得所述负电导通层的至少一部分被暴露，所述负电连接线从所述负电导通层的被暴露部分延伸至所述芯片主体的下表面。

9.根据权利要求7所述的可寻址VCSEL芯片，其中，每一所述正电连接线形成于所述芯片主体的上表面，每一所述负电连接线包括第一负电连接结构和第二负电连接结构，所述第一负电连接结构从所述负电导通层被引至所述芯片主体的下表面，所述第二负电连接结构从所述负电导通层被引至所述芯片主体的上表面。

10.根据权利要求9所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述负电导通层延伸至所述芯片主体的下表面的孔结构和从所述芯片主体的上表面凹陷地延伸至所述负电导通层的至少一槽体，所述第一负电连接结构从所述负电导通层通过所述孔结构延伸至所述芯片主体的下表面，所述第二负电连接结构从所述负电导通层通过所述槽体延伸至所述芯片主体的上表面。

11.根据权利要求1所述的可寻址VCSEL芯片，其中，每一所述VCSEL发光点自下而上包括：衬底层、正电导通层、P-DBR层、有源区、具有限制孔的限制层、N-DBR层和负电导通层，所述负电导通层的上表面形成所述芯片主体的上表面的一部分。

12.根据权利要求11所述的可寻址VCSEL芯片，其中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线被引至所述芯片主体的上表面。

13.根据权利要求12所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述芯片主体的上表面凹陷地延伸至所述正电导通层的至少一槽体，使得所述正电导通层的至少一部分被暴露并形成所述槽体的底部，所述正电连接线被埋于所述槽体的底部并从所述槽体的底部延伸至所述芯片主体的上表面。

14.根据权利要求11所述的可寻址VCSEL芯片，其中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线从所述正电导通层被引至所述芯片主体的下表面。

15.根据根据权利要求14所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述芯片主体的下表面延伸至所述正电导通层的孔结构，使得所述正电导通层的至少一部分被暴露，所述正电连接线从所述正电导通层的被暴露部分延伸至所述芯片主体的下表面。

16.根据权利要求14所述的可寻址VCSEL芯片，其中，每一所述负电连接线形成于所述芯片主体的上表面，每一所述正电连接线包括第一正电连接结构和第二正电连接结构，所述第一正电连接结构从所述正电导通层被引至所述芯片主体的下表面，所述第二正电连接结构从所述正电导通层被引至所述芯片主体的上表面。

17.根据权利要求16所述的可寻址VCSEL芯片，其中，所述芯片主体具有从所述芯片主体的下表面延伸至所述正电导通层的孔结构和从所述芯片主体的上表面凹陷地延伸至所述正电导通层的至少一槽体，所述正电连接线通过所述孔结构延伸至所述芯片主体的下表面，所述第二正电连接结构通过所述槽体延伸至所述芯片主体的上表面。

18.根据权利要求2所述的可寻址VCSEL芯片，其中，每一所述正电连接线覆盖于至少二所述VCSEL发光单元，所述正电连接线具有对应于所述多个VCSEL发光单元中至少一VCSEL发光点的限制孔的一个通光孔。

19.根据权利要求1所述的可寻址VCSEL芯片，其中，每一所述正电连接线电连接于沿所述芯片主体所设定的第一方向布置的一行所述VCSEL发光单元的所述正电导通层，每一所述负电连接线电连接于沿所述芯片主体所设定的第二方向布置的一列所述VCSEL发光单元的所述负电导通层，其中，所述第一方向和所述第二方向存在夹角。

20.根据权利要求19所述的可寻址VCSEL芯片，其中，每一条所述负电连接线电连接的一列所述VCSEL发光单元的负电导通层一体地连接，以形成共用负电导通层。

21.一种激光雷达，其特征在于，包括：

用于投射激光的激光投射装置，其中，所述激光投射装置包括如权利要求1至20所述的任一可寻址VCSEL芯片；

用于接收激光信号的激光接收装置；以及

可通信地连接于所述激光投射装置和所述激光接收装置的处理器。

22.一种可寻址VCSEL芯片的制备方法，其特征在于，包括：

形成外延主体结构，所述外延主体结构自下而上包括衬底结构层、N型欧姆接触结构层、N-DBR结构层、有源区结构层和P-DBR结构层；

去除所述外延主体结构的至少一部分以形成多个凹槽和多个子单元结构，每一子单元结构包括衬底层、负电导通层、N-DBR层、有源区和P-DBR层；

分别在所述多个子单元结构上形成多个正电导通层；

对所述多个子单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个VCSEL发光单元，每一VCSEL发光单元包括至少一VCSEL发光点，每一VCSEL发光点自下而上包括：所述衬底层、所述负电导通层、所述N-DBR层、所述有源区、具有限制孔的限制层、所述P-DBR层和所述正电导通层；以及

形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构。

23.根据权利要求22所述的VCSEL芯片的制备方法，其中，去除所述外延主体结构的至少一部分以形成多个凹槽和多个子单元结构，包括：

形成深度为第一深度的第一凹槽、深度为第二深度的第二凹槽和深度为第三深度的第三凹槽，其中，所述第一凹槽从所述P-DBR结构层延伸至所述有源区结构层的下方，所述第二凹槽从所述P-DBR结构层延伸至所述N型欧姆接触结构层，所述第三凹槽从所述P-DBR结构层延伸至所述衬底结构层。

24.根据权利要求23所述的VCSEL芯片的制备方法，其中，所述第二凹槽将所述外延主体结构分隔为第一区域结构和环绕于所述第一区域结构的第二区域结构，形成所述多个正电导通层和多个限制层后的所述第一区域结构形成所述多个VCSEL发光单元，进而形成发光区域，所述第二区域结构形成环绕于所述发光区域结构的外围区域结构，所述第二凹槽形成所述发光区域和所述外围区域结构之间的槽体，所述槽体从所述P-DBR层延伸至所述负电导通层，使得所述负电导通层的至少一部分被暴露并形成所述槽体的底部，所述负电连接线被埋于所述槽体的底部；

其中，形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，包括：

形成从所述槽体的底部延伸至所述外围区域结构的上表面。

25.根据权利要求22所述的额VCSEL芯片的制备方法，其中，形成电连接于所述多个VCSEL发光单元的正电连接线和负电连接线，包括：

形成从所述负电导通层延伸至所述衬底层的下表面的孔结构，使得所述负电导通层的至少一部分被暴露；以及

形成从所述负电导通层的被暴露部分延伸至所述衬底层的下表面的负电连接线。