发明内容
本发明公开了一种可在至少两个不同工作模式下工作的VCSEL阵列。在一个工作模式中,所述VCSEL阵列用作规则图案化阵列,而在另一工作模式下,所述VCSEL阵列用作(function as)不规则图案化阵列。因此,根据选定的工作模式,相同的VCSEL芯片可用作3D感测的照明光源或结构光法光源。
在一个实施例中,VCSEL阵列包括基片(substrate)和在所述基片上形成规则图案的多个VCSEL结构。所述VCSEL结构共用一个电极(例如,阴极端),并且每个VCSEL结构都具有用作另一电极(例如,阳极端)的触点。在所述多个VCSEL结构的上方沉积第一定制金属层(first customized metal layer)以电连接所述多个VCSEL结构的选定数量而非全部的触点。选定的VCSEL结构形成预定的不规则图案的阵列。在所述多个VCSEL结构的上方沉积第二定制金属层以电连接剩余VCSEL结构的触点。在一个工作模式中,为所述选定的VCSEL结构通电以用作不规则图案化阵列。在另一工作模式中,为全部的VCSEL结构通电以用作规则图案化阵列。
在本发明的另一个实施例中,VCSEL阵列包括基片、在所述基片上形成规则图案的多个VCSEL结构以及安装在所述多个VCSEL结构上方的光学组件。所述多个VCSEL结构共用一个电极(例如,阴极端),并且每个VCSEL结构都具有用作另一电极(例如,阳极端)的触点。所述光学组件具有在其底面形成接触区(contact pad)的第一定制金属层和第二定制金属层。所述第一定制金属层的所述接触区按照预定不规则图案的镜像(mirror image)设置。所述第一定制金属层和所述第二定制金属层的所述接触区一起形成所述规则图案的镜像。在所述光学组件安装到所述多个VCSEL结构的上方之后,每个接触区与VCSEL结构的对应触点电接合(bond)。因此,所述多个VCSEL结构的选定数量而非全部的VCSEL结构通过所述第一定制金属层的所述接触区电连接。连接所述第一定制金属层的所述接触区的VCSEL结构形成所述预定不规则图案的阵列。在一个工作模式中,向连接所述第一定制金属层的所述接触区的所述VCSEL结构通电以用作不规则图案化阵列。在另一工作模式中,向全部的VCSEL结构通电以用作规则图案化阵列。
在另一个实施例中,VCSEL阵列包括通过倒装芯片方法(flip-chip method)安装在基板(submount)上的多个VCSEL结构。所述多个VCSEL结构以规则图案排列并且共用一个电极(例如,阴极端)。每个VCSEL结构都具有用作另一电极(例如,阳极端)的触点。所述基板具有在其顶面形成接触区第一定制金属层和第二定制金属层,所述第一定制金属层的所述接触区按照预定不规则图案的镜像设置。所述第一定制金属层和所述第二定制金属层的所述接触区一起形成所述规则图案的镜像。在将所述多个VCSEL结构安装到所述基板上之后,每个接触区与VCSEL结构的对应触点电接合(bond)。因此,所述多个VCSEL结构的选定数量而非全部的VCSEL结构通过所述第一定制金属层的所述接触区电连接。连接所述第一定制金属层的所述接触区的VCSEL结构形成所述预定不规则图案的阵列。在一个工作模式中,向连接所述第一定制金属层的所述接触区的所述VCSEL结构通电以用作不规则图案化阵列。在另一工作模式中,向全部的VCSEL结构通电以用作规则图案化阵列。
在本发明的另一实施例中,在先前实施例中讨论的两个或以上的定制金属层可作为单个金属层的通过非导电材料(例如氮化硅)电绝缘的不同部分(part)或部位(portion)制造。
与现有技术的阵列相比,本发明具有的优势在于,其VCSEL阵列可用作照明应用的规则图案化阵列或用作结构光3D感测应用的不规则图案化阵列。
附图说明
在本发明的说明书后附的权利要求书中,特别指出并明确要求保护被视为发明的主题。通过结合附图进行的以下详细描述,本发明的上述和其他特征以及优点将是显而易见的。此外,附图标记最左边的数字表示了该附图标记首次出现附图号。
图1示出了现有技术的具有规则图案的VCSEL阵列的截面图;
图2示出了现有技术的具有规则图案的VCSEL阵列的截面图;
图3示出了现有技术的具有预定图案的VCSEL阵列的截面图;
图4示出了根据本发明一个实施例的示例性VCSEL阵列的截面图;
图5示出了根据本发明一个实施例的示例性VCSEL阵列芯片的俯视图;
图6示出了根据本发明两个实施例的示例性光学组件的截面图;
图7示出了根据本发明一个实施例的示例性VCSEL阵列的截面图;
图8示出了根据本发明一个实施例的示例性基板的截面图;
图9示出了根据本发明一个实施例的示例性VCSEL阵列的截面图;
图10示出了根据本发明的示例性基板的俯视图。
具体实施方式
图1示出了现有技术的VCSEL阵列100的截面图。阵列100包括位于基片106上的VCSEL 1、2和3。应当注意的是,阵列100可以包括数千个VCSEL。在此为了简化,仅示出三个VCSEL。类似地,在以下的其他附图和描述中,为了简化,仅示出了一些VCSEL或一部分阵列。VCSEL 1、2或3表示供电时发射激光光束的VCSEL结构或VCSEL发射器。在此使用的VCSEL、VCSEL结构和VCSEL发射器具有相同的含义并且可以互换地使用。如图所示,每个VCSEL包括有源区域101以及反射器区域102和103。对于典型的VCSEL来说,有源区域101可以包含多量子阱(multiple-quantum-well,MQW),反射器区域102可以包含n型分布布拉格反射器(Distributed Bragg Reflector,DBR),并且反射器区域103可以包含p型DBR。量子阱和DBR通过外延工艺在基片106上生长。基片106具有n型掺杂。反射器区域102和103以及基片106是导电的。金属层104沉积在p型DBR区域上,金属层105沉积在基片106的底面上。金属层104和105分别用作阳极端和阴极端。
如图1所示,多个VCSEL共用公共阴极,但被隔离沟道隔开。当阵列运行或带电时,每个VCSEL发射器产生激光光束。这些VCSEL发射器以规则图案排列。出于说明目的,规则图案的VCSEL阵列也可以称为规则图案化VCSEL阵列(regular-patterned VCSEL array),而不规则图案的VCSEL阵列也可以称为不规则图案化VCSEL阵列。
在此使用的规则图案,意指遵循某些规则的各种配置。规则图案的示例包括在一个或多个行中具有等间距的元素、在行和列中具有等间距的元素、在同心圆中具有等间距的元素等。在此使用的不规则图案可以表示不遵循任何规则的各种配置。不规则图案包括随机图案或伪随机图案。
除了使用不同的光刻掩模外,现有技术的规则图案化VCSEL阵列和不规则图案化VCSEL阵列可以用相同的制造工艺制造。两种类型的阵列都具有公共阴极端和连接的阳极端。在这两种情况下,所有阳极端都通过金属层电连接。例如,如图2所示,现有技术的规则图案VCSEL阵列200包含从VCSEL 1到VCSEL 5的五个发射器。在基片底面沉积金属层202以用作公共阴极。绝缘层(例如氮化硅)沉积在p型反射器区域的顶面。在绝缘层上蚀刻多个过孔203。沉积金属层201以通过所述过孔203电连接全部的VCSEL。阵列200表示规则图案化VCSEL阵列,其发射器以规则图案配置,并且当阵列工作时,开启全部VCSEL。
在图3中示出了现有技术的VCSEL阵列300。阵列300包含VCSEL 1、2和3,其中VCSEL以预定图案式配置。与图2的阵列200类似,VCSEL 1、2和3具有公共阴极302。金属层301通过过孔303电连接VCSEL。当阵列300通电时,形成VCSEL发射器的预定图案。因此,当使用现有技术方法来制造VCSEL阵列时,该阵列具有固定图案,可以是规则图案或者是不规则图案。在VCSEL阵列制造完成后,其图案是固定的并且不能改变。
图4示出了根据本发明一个实施例的示例性VCSEL阵列400的截面图。如图所示,阵列400包括从VCSEL 1到VCSEL 5的五个VCSEL发射器。金属层405沉积在基片的底面上,并且用作VCSEL的公共阴极端。两个金属层401和402例如以顺序沉积在外延区域上方。金属层401设置成通过通孔403电连接VCSEL 1、2和5。金属层402配置成通过过孔404电连接VCSEL3和4。金属层401和402的节段(section)分别通过图中未示出的连接进行连接。
因此,金属层401和402电连接不同的VCSEL,从而创建具有不同图案的VCSEL阵列。例如,可以沉积金属层401以连接选定数量而非全部的VCSEL。选定的VCSEL可以形成预定的不规则图案。因此,可以通过沉积金属层来连接规则阵列中的选定数量而非全部的元素来生成不规则图案。另一方面,金属层402配置成连接没有被选定或连接金属层401的剩余VCSEL。因此,当通过金属层401供给电流时,VCSEL阵列400用作不规则图案化阵列,因为只有那些通过金属层401连接的VCSEL发射器点亮。另一方面,当通过金属层401和402供给电流时,全部的VCSEL通电。因此,阵列400成为规则图案化VCSEL阵列。因此,VCSEL阵列400可以在两种不同模式下运行,及规则图案化阵列模式和不规则图案化阵列模式。
或者,金属层401和402可以制作为同一金属层的两个电绝缘部以实现相同的上述功能。
图5示出了根据本发明一个实施例的示例性VCSEL阵列芯片500的俯视图。需要注意的是,这不是阵列500的截面图,而是金属设计图。环形客体(ring shaped object)表示位于VCSEL芯片的顶面的金属圆环。所述圆环可以是VCSEL的金属触点或阳极端。每个圆环围绕VCSEL的激光束输出窗口。短条和长条可分别表示电连接选定的VCSEL的表面上的两个金属层。接触区(bond pad)501和502设置成用于接线。可以接合接线(bond wire)以连接某些VCSEL的阳极端和承载所述芯片的基板上的接触区。所述圆环的配置示出了具有4*4矩阵(即示例性规则图案)的VCSEL阵列。接触区501连接选定以形成预定图案(比如不规则图案)的5个VCSEL。因此,当经由接触区501和公共阴极端(图中未示出)供给电流时,VCSEL阵列500显示预定的图案,例如预定的不规则图案。当两个接触区501和502都用于供给电流时,全部VCSEL通电,从而形成规则图案(4*4矩阵)的VCSEL阵列。因此,图5所示的实施例可以实现为创建具有预定的不规则图案或规则图案的VCSEL阵列。应注意,上述两个金属层以制作为同一金属层的两个电绝缘部以实现相同的上述功能。
除了在VCSEL阵列的制造过程中形成的金属层之外,还可以通过外部物体(例如光学组件或基板)来选定规则图案化VCSEL阵列中的VCSEL以形成预定图案。图6示出了示例性光学组件600的截面图,其可用于创建具有不规则图案或规则图案的VCSEL阵列。光学组件600可以使用底板(base plate)603制造。底板603可以由在感兴趣的波长处透明或基本透明的材料制成。其顶面和底面可涂有抗反射层以减少反射。两个金属层604和605使用电镀和光刻工艺顺序沉积在底板603上。或者,金属层604和605也可以是由同一金属层的两个部分形成。该金属可以是铝或铜。金属层604和605的多个节段可以是分别连接的(图中未示出),使得它们电连接的两个不同的金属层。在两个金属层之间是绝缘层606。绝缘层606可通过沉积工艺设置。
与图4的金属层401和402一样,金属层604和605用于创建两个图案。它们分别具有接触区601和602。接触区602可设置成形成预定的不规则图案的镜像的配置。在将光学组件600安装到规则图案化VCSEL阵列芯片上之后,接触区601和602连接到芯片上的VCSEL的金属触点。电连接接触区601的VCSEL形成预定的不规则图案。此外,芯片上的全部VCSEL可经由接触区601和602同时供电以产生规则图案。
在图7中示出了示例性VCSEL阵列700的截面图,其包括VCSEL阵列芯片和连接芯片的光学组件。所述VCSEL阵列芯片包含多个VCSEL,包括以规则图案配置的VCSEL 1、2和3。VCSEL阵列芯片可以通过使用规则图案化VCSEL阵列的制造工艺来制造,但不需要完成全部的VCSEL连接的金属化。该光学组件具有顺序沉积在向下表面(downward facing surface)上的两个金属层704和705。或者,金属层704和705也可以是同一金属层的两个部分。连接金属层704的光学组件的接触区设置在预定图案的镜像中。如图所示,VCSEL 1和2具有金属触点701。VCSEL 3具有金属触点702。金属触点701和702作为VCSEL的阳极端沉积在p型DBR反射器区域上。光学组件安装在VCSEL芯片上,使得所述光学组件的接触区分别与金属触点701和702接合。接触区由导电粘合材料703粘合在芯片上。材料703可在高温下固化。如示例所示,VCSEL 1和2的阳极端电连接金属层704,而VCSEL 3的阳极端电连接金属层705。VCSEL具有公共阴极端704。因此,当通过金属层704提供电流给VCSEL阵列700时,连接导向所述金属层704的接触区的VCSEL 1和2通电。VCSEL 1和2形成所述预定图案。另外,当将金属层704和705均用于提供电流时,全部的VCSEL通电,因此形成规则图案化VCSEL阵列。因此,光学组件可用于使VCSEL阵列具有预定的不规则图案或规则图案。由于封装工艺不如电镀和光刻工艺复杂,VCSEL阵列700在成本和周转时间方面可能比阵列400更具有优势。
此外,除了呈现两种模式之外,所述光学组件还可以提供其他功能。例如,可以在光学部件的朝上表面上创建光学结构。所述光学结构可包括通过模制或蚀刻工艺产生的透镜状物体。所述透镜状物体可以对齐每个VCSEL,并使输出光束具有更大或者更小发散。此外,光学系统可以连接到光学部件以创建子组件或升级的光学部件。所述光学系统可以包含某些光学组件甚至复杂的透镜系统。因此,除了创建预定的不规则图案和规则图案之外,光学部件还可以提供某些功能。由于子组件可以预先制造或外包,因此可以提高生产效率,降低成本和周转时间。
图8示出了根据本发明一个实施例的示例性基板800的截面图。如前讨论,VCSEL是顶面发射类型(top-emitting type),这意味着激光束以与基片相反的方向通过p型DBR区域发射。在某些情况下,使用背面发射(back-side-emitting)VCSEL。采用倒装芯片方法将VCSEL芯片翻转并进行封装。对于具有倒装接合(flip-chip bonding)的VCSEL芯片,输出激光束穿过所述基片,并且所述芯片的阳极端和阴极端向下朝向基板。在该情况下,基板可以用于从规则阵列创建具有不规则图案的VCSEL阵列。基板的工作方式与上述示例中所示的光学组件类似。
基板800具有底板801,在此分别通过金属层807、808和809电连接接触区802、803、804和805。例如接触区802通过金属层807电连接,接触区804通过金属层808电连接,接触区803和805通过金属层809电连接。金属层807和808沉积在基板的顶面上。金属层809嵌入绝缘层806中。金属层807和808可以是相同金属层或不同金属层的两个部分。金属层809可以是与金属层807和808电绝缘的金属层的一部分。接触区可以使用电镀、蚀刻和光刻技术来制造。分别连接接触区802或803的配置可以表示预定图案的图像(image),例如不规则图案。该图像可用于创建具有预定图案的VCSEL阵列。
图9示出了根据本发明的示例性VCSEL阵列900的截面图。将VCSEL阵列晶粒(die)倒装接合在基板上。在安装晶粒之前,蚀刻其基片部分并且沉积抗反射层910以减少输出激光束的反射。晶粒包括配置成规则图案的VCSEL 1、2和3。金属触点902和903分别是连接VCSEL 1和2的p型DBR和n型DBR的阳极端和阴极端。金属触点904和905分别是连接VCSEL 3的p型DBR和n型DBR的阳极端和阴极端。基板具有底板901和沉积在底板上的接触区906、907、911和912。接触区906和907设置用于VCSEL 1和2。接触区911和912用于VCSEL 3。VCSEL1和2的金属触点902和903分别通过导电粘合材料908与接触区906和907粘合,而类似地,VCSEL 3的金属触点904和905分别与接触区911和912粘合。
金属层914和915可以是相同金属层或不同金属层的两个部分。金属层913可以是与金属层914和915电绝缘的金属层的一部分。与金属触点902对齐的接触区906通过金属层914电连接。与金属触点904对齐的接触区911通过金属层915电连接。分别与金属触点903和905对齐的接触区907和912通过金属层913电连接。例如,如图所示,金属层914和915可以沉积在基板的顶面上,并且金属层913可以嵌入绝缘层909中。因此VCSEL 1和2的阳极端电连接金属层914,VCSEL 3的阳极端电连接金属层915,并且全部的VCSEL的阴极端电连接到金属层913。因此,当接触区906或907的配置表示预定图案的图像时,连接接触区906和907的VCSEL 1和2形成预定图案。当通过接触区906和907向VCSEL供给电流时,仅VCSEL 1和2开启,其形成通过基板上的接触区906和907限定的预定图案。因此,阵列900形成具有预定图案(例如预定不规则图案)的VCSEL阵列。
VCSEL 1和2与VCSEL 3电绝缘,金属层914和915也电绝缘。因此,当VCSEL 1和2开启时,VCSEL 3不受影响。但是,当通过基板上的全部接触区906、907、911和912向VCSEL供给电流时,全部的VCSEL都开启。阵列900成为具有规则图案的VCSEL阵列。因此,与光学组件一样,可以使用基板来制造可以呈现不规则图案或规则图案的VCSEL阵列。与光学组件方法一样,与现有技术的规则图案或不规则图案VCSEL阵列相比,基板法具有相同的优点和优势,例如减少了成本和周转时间。
应注意的是,在上述实施例中,将规则图案化VCSEL阵列划分为两个子阵列,第一子阵列是通过使用第一金属层(例如,图4中的金属层401和图6中的金属层604)连接多个VCSEL中的选定数量而非全部形成的,第二子阵列是通过使用第二金属层(例如,图4中的金属层402和图6中的金属层605)来连接未连接到第一金属层的剩余VCSEL形成的。第一子阵列可以处于预定的不规则图案。在本发明的另一实施例中,通过使用三个或以上金属层将规则图案化VCSEL阵列划分为三个或以上子阵列,并且至少一个子阵列处于预定的不规则图案。在这种情况下,VCSEL阵列可在三种或以上模式下运行。应当注意的是,根据给定的情况和考虑,全部或部分上述金属层可被制造为单个金属层的不同金属部分。
图10示出了根据本发明的示例性基板1000的俯视图。同心环可以表示沉积在基板上的金属接触区对。内环可以表示连接到VCSEL的阳极端的接触区。外环可以表示连接到VCSEL的阴极端的接触区。如上所述,将要连接到VCSEL的阴极端的外环通过位于表面下方的金属层(在图中未示出)电连接,其可以嵌入到所述基板的底板上的绝缘层中。嵌入的金属层具有接触区域1003,所述接触区域1003可用作接线的接线区。基板使得VCSEL阵列晶粒的VCSEL具有公共阴极。金属层1001和1002可以是金属层的两个不同部分。内环可以分别电连接到对应的金属层。例如,在图10中,用字母A标记的内环电连接金属层1001,用字母B标记的内环电连接金属层1002。
因此,在将具有4*4矩阵配置(即规则图案)的VCSEL晶粒倒装在基板1000上之后,每对内环和外环连接VCSEL的阳极端和阴极端。当通过金属层1001向VCSEL供给电流时,仅开启与用字母A标记的一对环对应的VCSEL,这可以形成预定图案。因此可以生成具有预定图案的VCSEL阵列。当电流同时通过金属层1001和1002供给VCSEL时,全部的VCSEL开启,生成具有4*4矩阵配置(规则图案)的VCSEL阵列。因此,可以使用基板法将具有规则图案的VCSEL阵列转换为具有不规则图案的阵列或规则图案的阵列。
虽然本发明是通过具体实施例进行说明的,本领域技术人员应当明白,在不脱离本发明范围的情况下,还可以对本发明进行各种变换及等同替代。因此,本发明不局限于所公开的具体实施例。此外,本发明的后附权利要求应理解为覆盖落入本发明范围的任何和全部应用,变换和实现方式。