CN116093745A - Vcsel芯片及其制备方法 - Google Patents

Abstract

公开了一种VCSEL芯片及其制备方法，其中，所述VCSEL芯片包括：基底层、形成于所述基底层上且相互隔离的多个VCSEL单元，以及，在晶圆级别集成地设置于所述多个VCSEL发光单元的多个光调制元件。所述多个VCSEL发光单元通过阴极分区被分为多个子光源区，所述多个光调制元件具有预设结构配置并按照预设的分布方式分布于所述多个子光源区，以通过控制所述多个子光源区中被点亮的子光源区的位置调控所述VCSEL芯片的整体发散角。所述VCSEL芯片通过其自身的结构设计来调控其整体发散角，以扩大所述VCSEL芯片的扫描域，并且，所述VCSEL芯片通过阴极分区的方式降低了分区布线难度。

Description

VCSEL芯片及其制备方法

技术领域

本申请涉及半导体激光器领域，更为具体地涉及VCSEL芯片及其制备方法。

背景技术

VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器) 是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着VCSEL技术的发展，VCSEL激光器被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。

在实际产业中，VCSEL激光器常作为投射光源来对被测目标进行深度测量以进行三维建模，深度测绘等。在一些应用场景中，还需对被测目标进行广角扫描以对被测目标进行大视角建模。例如，当VCSEL芯片作为车载激光雷达的投射光源被应用时，该应用场景要求VCSEL芯片具有较大的扫描域以更全面地采集路况信息来辅助车辆进行路线规划、路障规避等功能机制的实现。而现有的VCSEL芯片通常的扫描域在90°以内，也就是，其仅能扫描被测目标相对较窄的区域。

为了克服此技术难题，在车载激光雷达中，通常为VCSEL芯片配置一个旋转马达以通过所述旋转马达带动所述VCSEL芯片旋转，通过这样的方式来扩大扫描范围。然而，这种解决方案具有诸多缺陷。

首先，VCSEL芯片的转动精度依赖于其与旋转马达之间的结构稳定性，以及，旋转马达的控制精度。也就是，如果旋转马达的控制精度不佳，或者， VCSEL芯片与旋转马达之间的配合关系发生改变时，这都将影响VCSEL芯片的扫描效果。

其次，在所述旋转马达的作用下，VCSEL芯片与被测目标之间相对位置关系发生调整，虽然这种方式能够扩展VCSEL芯片的扫描域，但是由于 VCSEL芯片与被测目标之间相对位置关系发生调整，这会增加后续三维建模的信息处理难度。

因此，需要一种优化的方案来拓展所述VCSEL芯片的扫描域。

发明内容

本申请的一个优势在于提供了一种VCSEL芯片及其制备方法，其中，所述VCSEL芯片可通过其自身的结构设计调控其整体发散角，以扩大所述 VCSEL芯片的扫描域，也就是，根据本申请实施例的所述VCSEL芯片在无需外部的驱动器的前提下，便能够实现其自身扫描域的拓展(也就是，激光投射范围的拓展)。

本申请的另一个优势在于提供了一种VCSEL芯片及其制备方法，其中，通过控制所述VCSEL芯片的被点亮区域及其点亮顺序能够调整所述VCSEL 芯片的扫描域和扫描方式，使得所述VCSEL芯片能够适用于多种应用场景。

本申请的又一个优势在于提供了一种VCSEL芯片及其制备方法，其中，所述VCSEL芯片的寻址电路结构与所述VCSEL芯片的半导体结构设计相互配合，使得所述VCSEL芯片以相对简化的布线结构实现了分区点亮功能。

为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种VCSEL芯片，其包括：

基底层；

形成于所述基底层上且相互隔离的多个VCSEL单元，其中，每个所述 VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所有所述VCSEL发光单元的正电极相互电连接以形成所述多个 VCSEL发光单元的顶部电导通图案，所有所述VCSEL发光单元的负电极中多个区域内的负电极相互电连接以形成多个底部电导通图案，所述多个 VCSEL发光单元通过所述顶部电导通图案和所述多个底部电导通图案被分为多个子光源区；以及

在晶圆级别集成地设置于所述多个VCSEL发光单元的多个光调制元件，其中，所述多个光调制元件具有预设结构配置并按照预设的分布方式分布于所述多个子光源区，以通过控制所述多个子光源区中被点亮的子光源区的位置调控所述VCSEL芯片的整体发散角。

在本申请的VCSEL芯片中，所述VCSEL芯片进一步包括：电连接于所述多个VCSEL单元的寻址电路结构，所述寻址电路结构包括多条电连接线，其中，每条所述电连接线电连接于所述多个底部电导通图案中至少二底部电导通图案，通过这样的方式，所述寻址电路结构形成所述多个VCSEL 单元的寻址电路以使得任一所述子光源区适于通过同时导通所述多条电连接线中的至少一条电连接线和所述顶部电导通图案来实现电导通。

在本申请的VCSEL芯片中，所述发光主体产生的激光从所述发光主体的顶部出射，所述多个光调制元件设置于所述发光主体的顶表面。

在本申请的VCSEL芯片中，所述发光主体自下而上依次包括：N型电接触层、N-DBR层、有源区、限制层、P-DBR层、P型电接触层，其中，所述限制层具有对应于所述有源区的限制孔，所述N-DBR层和P-DBR层被配置为：在所述VCSEL发光单元被导通后，由所述有源区产生的激光在所述N-DBR层和所述P-DBR层之间形成的谐振腔内被多次反射后从所述 P-DBR层出射，所述光调制元件形成于所述P型电接触层。

在本申请的VCSEL芯片中，所述正电极包括电连接于所述发光主体的出光孔结构和覆盖于所述出光孔结构的第一电导通层，其中，所述出光孔结构形成对应于所述限制孔的出光孔，所有的所述VCSEL发光单元的所述第一电导通层一体式连接以形成所述顶部电导通图案。

在本申请的VCSEL芯片中，所述第一电导通层具有至少一开孔，所述开孔对应于所述出光孔。

在本申请的VCSEL芯片中，所述第一电导通层由可透光的导电材料制成。

在本申请的VCSEL芯片中，所述负电极从所述N型电接触层被引出至所述基底层的底部。

在本申请的VCSEL芯片中，所述多个光调制元件包括至少一凸透镜和至少一凹透镜。

在本申请的VCSEL芯片中，至少部分所述凹透镜分布于所述多个子光源区中的邻近所述VCSEL芯片边缘的外层子光源区。

在本申请的VCSEL芯片中，至少部分所述凸透镜分布于所述多个子光源区中至少部分位于VCSEL芯片的中部区域的内层子光源区。

在本申请的VCSEL芯片中，所述多个光调制元件具有预设结构配置并相互配合以使得所述VCSEL芯片的整体发散角大于等于120°。

根据本申请的另一个方面，提供了一种VCSEL芯片的制备方法，其包括：

形成半导体结构，所述半导体结构自下而上依次包括基底结构、底部导电层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构、P 型电接触结构和待加工层；

通过蚀刻工艺对所述待加工层进行处理以在所述P型电接触结构的上方形成多个光调制元件，以获得芯片半成品；

形成电连接于所述半导体结构的P型电接触结构的多个出光孔结构，其中，所述多个出光孔结构限定出多个出光孔；

去除所述芯片半成品的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、 P-DBR层和P型电接触层；

去除所述底部导电层结构的至少一部分以形成相互电隔离的多个底部电导通图案；

对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，所述限制孔对应于所述出光孔；以及

形成覆盖于所有所述出光孔结构的第二电导通层以形成顶部电导通图案。

在本申请的VCSEL芯片的制备方法中，对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：形成包覆所述出光孔结构和所述多个底部电导通图案的保护层；对所述多个子结构单元进行氧化；以及，暴露所述出光孔结构和所述多个底部电导通图案。

在本申请的VCSEL芯片的制备方法中，所述基底结构由不导电的材料制成。

通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。

本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。

附图说明

从下面结合附图对本发明实施例的详细描述中，本申请的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：

图1图示了根据本申请实施例的VCSEL芯片的局部示意图。

图2图示了根据本申请实施例的VCSEL芯片的示意图。

图3图示了根据本申请实施例的VCSEL芯片的一个变形实施的示意图。

图4图示了根据本申请实施例的VCSEL芯片的制备方法的流程图。

图5A图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之一。

图5B图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之二。

图5C图示了根据本申请实施例的VCSEL芯片的制备过程的示意图之三。

具体实施方式

以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本发明人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离发明构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。

在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。

申请概述

如上所述，VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器)是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着VCSEL技术的发展，VCSEL激光器被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。

在实际产业中，VCSEL激光器常作为投射光源来对被测目标进行深度测量以进行三维建模，深度测绘等。在一些应用场景中，还需对被测目标进行广角扫描以对被测目标进行大视角建模。例如，当VCSEL芯片作为车载激光雷达的投射光源被应用时，该应用场景要求VCSEL芯片具有较大的扫描域以更全面地采集路况信息来辅助车辆进行路线规划、路障规避等功能机制的实现。而现有的VCSEL芯片通常的扫描域在90°以内，也就是，其仅能扫描被测目标相对较窄的区域。

为了克服此技术难题，在车载激光雷达中，通常为VCSEL芯片配置一个旋转马达以通过所述旋转马达带动所述VCSEL芯片旋转，通过这样的方式来扩大扫描范围。然而，这种解决方案具有诸多缺陷。

首先，VCSEL芯片的转动精度依赖于其与旋转马达之间的结构稳定性，以及，旋转马达的控制精度。也就是，如果旋转马达的控制精度不佳，或者， VCSEL芯片与旋转马达之间的配合关系发生改变时，这都将影响VCSEL芯片的扫描效果。

其次，在所述旋转马达的作用下，VCSEL芯片与被测目标之间相对位置关系发生调整，虽然这种方式能够扩展VCSEL芯片的扫描域，但是由于 VCSEL芯片与被测目标之间相对位置关系发生调整，这会增加后续三维建模的信息处理难度。

还有，如果要实现对周围环境进行实时监测，需转动机构保持高频转动，容易磨损，这一方面对转动机构的性能要求较高，另一方面，也说明其工作性能很难保持稳定。

另外，通过VCSEL光源与驱动装置相配合的方式来扩大VCSEL光源的激光投射范围(即，扫描域)，不利于整体设备的小型化，例如，现有的激光雷达设备的体型较大的核心原因为转动机构占据相对较大的体积。

针对上述技术问题，本申请的技术构思为：通过其自身的结构设计来调控其整体发散角，以扩大所述VCSEL芯片的扫描域，也就是，根据本申请实施例的所述VCSEL芯片在无需外部的驱动器的前提下，便能够实现其自身扫描域的拓展(也就是，激光投射范围的拓展)。具体地，通过在VCSEL 芯片的多个VCSEL发光单元的出射路径上配置具有不同光调制性能的光调制元件阵列，以通过所述光调制元件阵列来调控VCSEL芯片的整体发散角，拓展其扫描域或激光投射范围。

基于此，根据本申请的一个方面，本申请提出了一种VCSEL芯片，其包括：基底层、形成于所述基底层上且相互隔离的多个VCSEL单元和在晶圆级别集成地设置于所述多个VCSEL发光单元的多个光调制元件。每个所述VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所有所述VCSEL发光单元的正电极相互电连接以形成所述多个 VCSEL发光单元的顶部电导通图案，所有所述VCSEL发光单元的负电极中多个区域内的负电极相互电连接以形成多个底部电导通图案，所述多个 VCSEL发光单元通过所述顶部电导通图案和所述多个底部电导通图案被分为多个子光源区。所述多个光调制元件具有预设结构配置并按照预设的分布方式分布于所述多个子光源区，以通过控制所述多个子光源区中被点亮的子光源区的位置调控所述VCSEL芯片的整体发散角。

根据本申请的另一个方面，本申请提出了一种VCSEL芯片的制备方法，其包括：形成半导体结构，所述半导体结构自下而上依次包括基底结构、底部导电层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构、 P型电接触结构和待加工层；通过蚀刻工艺对所述待加工层进行处理以在所述P型电接触结构的上方形成多个光调制元件，以获得芯片半成品；形成电连接于所述半导体结构的P型电接触结构的多个出光孔结构，其中，所述多个出光孔结构限定出多个出光孔；去除所述芯片半成品的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、P-DBR层和P型电接触层；去除所述底部导电层结构的至少一部分以形成相互电隔离的多个底部电导通图案；对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，所述限制孔对应于所述出光孔；以及，形成覆盖于所有所述出光孔结构的第二电导通层以形成顶部电导通图案。

在介绍本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。

示意性VCSEL芯片

如图1至图3所示，根据本申请实施例的VCSEL芯片被阐明，其中，所述VCSEL芯片包括基底层10、形成于所述基底层10上相互隔离的多个 VCSEL发光单元20，以及，在晶圆级别集成地设置于所述多个VCSEL发光单元20的多个光调制元件50。所述基底层10为所述多个VCSEL发光单元20提供共同的生长平台，所述VCSEL发光单元20可产生并出射激光，所述光调制元件50可对激光进行调制，以调整激光性能(例如，激光出射方向、激光的波长)，在所述多个光调制元件50的配合下可拓展所述VCSEL 芯片的整体发散角。

所述基底层10不仅能够为所述多个VCSEL发光单元20提供共同的生长平台，使得所述多个VCSEL发光单元20能够按照预设的排列方式排列，而且，能够为所述VCSEL发光单元20提供支撑，增强所述VCSEL芯片整体的结构强度。在本申请实施例中，所述基底层10由不导电材料制成，因此，尽管所述基底层10为所述多个VCSEL发光单元20提供共同的生长平台，所述多个VCSEL发光单元20之间仍然可实现电隔离。具体地，所述基底层10的制成材料选自如下材料其中之一：InP、GaN、GaAs。

在本申请的变形实施例中，所述基底层10包括相互独立的多个子基底，所述多个VCSEL发光单元20形成于所述多个子基底上，并且，所述多个子基底和所述多个VCSEL发光单元20一一对应，每一所述子基底和每一 VCSEL发光单元20形成单个独立单元，多个所述独立单元之间通过电连接元件相互电连接。

所述多个VCSEL发光单元20被分为多个子光源区201，可通过导通不同的子光源区201使得所述VCSEL芯片的不同区域被点亮，以适应不同的应用场景。例如，当需要对被测目标进行广角扫描时，可通过导通全部子光源区201点亮所述VCSEL芯片的全部区域。当需要对被测目标进行特定区域的扫描时，可通过导通全部子光源区201的部分光源区点亮所述VCSEL芯片的部分区域，这样，不仅可满足该场景对光源(VCSEL芯片) 的扫描域的需求，而且，点亮所述VCSEL芯片的部分区域的方式可减少能耗，并降低由于高功率导致的温度升高对VCSEL芯片的性能造成的影响。

通过控制所述VCSEL发光单元20中待被点亮的VCSEL发光单元20 的位置，可确定所述VCSEL芯片的发光区域的位置和形状，以调整所述VCSEL芯片的扫描域，进而使得所述VCSEL芯片应用于不同的场景。例如，所述VCSEL发光单元20中被导通(被点亮)的VCSEL发光单元20整体形成位于所述VCSEL芯片中部的具有预设脸形的发光区域，所述VCSEL 芯片可向被检测对象的面部投射激光，以确认被检测对象是否为预设的目标对象。并且，可同时点亮所述子光源区201中待被点亮的子光源区201，也可依次点亮所述子光源区201中待被点亮的子光源区201。进一步地，通过控制所述子光源区201中待被点亮的子光源区201的点亮顺序，可确定所述VCSEL芯片的发光区域的点亮顺序。

具体地，在本申请实施例中，所述VCSEL发光单元20包括发光主体 21、电连接于所述发光主体21的正电极22和负电极23。所有所述VCSEL 发光单元20的正电极22相互电连接以形成所述多个VCSEL发光单元20 的顶部电导通图案30，所有所述VCSEL发光单元20的负电极23中多个区域内的负电极23相互电连接(多个区域中每个区域内的负电极23相互电连接)以形成多个底部电导通图案40，通过所述顶部电导通图案30和所述多个底部电导通图案40被分为多个子光源区201。通过导通所述顶部电导通图案30和所述多个底部电导通图案40中的至少一个底部电导通图案 40可导通与所述至少一个底部电导通图案40对应的至少一子光源区201。换句话说，所述VCSEL发光单元20通过阴极分区的方式被分为多个子光源区201。

值得一提的是，优选地，所述发光主体21产生的激光从所述发光主体 21的顶部出射，相应地，所述多个光调制元件50设置于所述发光主体21 的顶表面。在所述发光主体21被点亮的过程中，所述发光主体21的发热量较大，由于所述发光主体21产生的激光从所述发光主体21的顶部出射，所述发光主体21的顶部的温度容易升高，VCSEL芯片的性能也将容易受到影响。在本申请实施例中，所述VCSEL发光单元20在阴极进行分区有利于所述发光主体21的散热，并且，有利于降低布线难度。

在本申请实施例中，所述VCSEL发光单元20通过阴极分区的方式实现对所述VCSEL单元的分区，使得分区布线结构(例如，负电极、连接负电极23的电连接线)有效地避开所述发光主体21的激光出射路径，一方面，能够尽可能地避免分区布线结构包绕于所述发光主体21的激光产生区域和激光出射区域周围影响所述发光主体21的散热，进而影响所述VCSEL 芯片的性能，另一方面，可降低分区布线的难度，提高分区布线的设计灵活性。

具体地，在本申请实施例中，所述发光主体21自下而上依次包括：N 型电接触层211、N-DBR层212、有源区213、限制层214、P-DBR层215、 P型电接触层216，其中，所述限制层214具有对应于所述有源区213的限制孔202，所述N-DBR层212和P-DBR层215被配置为在所述VCSEL 发光单元20被导通后，由所述有源区213产生的激光在所述N-DBR层212 和所述P-DBR层215之间形成的谐振腔内被多次反射后从所述P-DBR层 215出射。所述P型电接触层216的顶表面为所述发光主体21的顶表面，所述光调制元件50形成于所述P型电接触层216。应可以理解，所述光调制元件50也可形成于发光主体21的其他位于所述P-DBR层215的上方的位置，例如，形成于所述P-DBR层215的上表面。

更具体地，所述N-DBR层212由N型掺杂的高铝含量的Al_xGa_1-xAs (x＝1～0)和N型掺杂的低铝含量的Al_xGa_1-xAs(x＝1～0)的交替层形成。所述 P-DBR层215由P型掺杂的高铝含量的Al_xGa_1-xAs(x＝1～0)和P型掺杂的低铝含量的Al_xGa_1-xAs(x＝1～0)的交替层形成。在本申请一些示例中，所述 N-DBR层212和所述P-DBR层215的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述VCSEL 发光单元20出射的激光的工作波长，交替层的光学厚度等于或约等于激光的工作波长的1/4。

所述有源区213被夹设在所述N-DBR层212和所述P-DBR层215之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述N-DBR层212和所述P-DBR层215的配置和设计能够可选择地控制激光的出射方向，例如，从所述N-DBR层212出射，或者，从所述P-DBR层215出射。如前所述，在本申请实施例中，所述N-DBR层212和P-DBR 层215被配置为在所述VCSEL发光单元20被导通后，由所述有源区213 产生的激光在所述N-DBR层212和所述P-DBR层215之间形成的谐振腔内被多次反射后从所述P-DBR层215出射。

在本申请实施例中，所述限制层214具有对应于所述有源区213的限制孔202，由所述有源区213产生的激光在所述谐振腔内被多次反射并通过所述限制孔202后，从所述VCSEL发光单元20的所述P-DBR层215出射。

在本申请的一些示例中，所述限制层214可被实施为氧化限制层，其通过氧化工艺形成于所述有源区213的上方。在具体实施方式中，所述氧化限制层可作为单独的一层形成于所述有源区213的上方。当然，在其他具体实施方案中，所述氧化限制层还可以通过氧化所述P-DBR层215的下方区域的至少一部分的方式形成于所述有源区213的上方，对此，并不为本申请所局限。在本申请的另外一些示例中，所述限制层214还可以被实施为其他形态，例如，被实施为离子限制层(图中未示意)，其通过离子种植工艺形成于所述有源区213的上方，对此，并不为本申请所局限。

在本申请实施例中，所述正电极22包括形成于所述发光主体21的光孔元件221和覆盖于所述光孔元件221的第一电导通层222，其中，所述光孔元件221形成对应于所述限制孔202的出光孔203，所有的所述 VCSEL发光单元20的所述第一电导通层222一体式连接以形成所述顶部电导通图案30。

当激光从所述VCSEL发光单元20的所述P-DBR层215出射时，为了保证所述VCSEL发光单元20出射的激光的性能，可在所述第一电导通层 222上设置开孔，以使得从所述P-DBR层215出射的激光穿过所述第一电导通层222上的开孔后被射出。相应地，在本申请的一个具体示例中，所述第一电导通层222具有至少一开孔，所述开孔对应于所述出光孔203。也可选择可透光的材料制备所述第一电导通层222。相应地，在本申请的另一具体示例中，所述第一电导通层222由可透光的导电材料制成。

在本申请实施例中，所述正电极22形成于所述发光主体21的所述P 型电接触层216，所述负电极23形成于所述发光主体21的所述N型电接触层211。所述正电极22和所述负电极23的具体位置并不为本申请所局限。在本申请的一个具体示例中，所述正电极22形成于所述N型电接触层 211的上表面，其中，所述光孔元件221形成于所述N型电接触层211的上表面，所述第一电导通层222覆盖于所述光孔元件221，如图2所示。在本申请的一个具体示例中，所述负电极23形成于所述基底层10和所述发光主体21之间。在本申请的另一个具体示例中，所述负电极23形成于所述发光主体21的所述N型电接触层211的侧表面。

在本申请的一个变形实施例中，所述负电极23从所述N型电接触层 211被引出至所述基底层10的底部。具体地，所述负电极23包括第二电导通层232和电连接于所述第二电导通层232和所述N型电接触层211之间的引出元件231，如图3所示，通过这样的方式将所述负电极23从所述N 型电接触层211。

值得一提的是，将所述负电极23从所述N型电接触层211被引出至所述基底层10的底部，便于将所述第二电导通层232和分区布线结构有序地排布于所述基底层10的底部，通过这样的方式调控所述第二电导通层232 和分区布线结构之间的分布，进而降低各个分区布线结构之间相互堆叠、缠绕、发生混乱的概率，降低分区布线的难度，提高分区布线的准确度。并且，所述基底层10可作为良好的散热平台和隔热平台，既有利于所述负电极23 和分区布线结构等结构的散热，同时有利于隔离激光产生区域和激光产生区域的热量与所述负电极23和分区布线结构等结构的热量。

还值得一提的是，为了实现所述多个VCSEL发光单元20之间的电隔离，在本申请的一个具体示例中，每两个所述VCSEL发光单元20之间可设置隔离槽205。也就是说，所述VCSEL芯片具有形成于每两个所述VCSEL 发光单元20之间的多个隔离槽205。具体地，每一所述隔离槽205自所述 P型电接触层216向下贯穿地延伸至所述N型电接触层211，以通过所述多个隔离槽205使得所述多个VCSEL发光单元20之间相互电隔离。

在本申请的其他示例中，也可通过其他方式实现所述多个VCSEL发光单元20之间的电隔离，对此，并不为本申请所局限。在本申请的另一个具体示例中，所述VCSEL芯片进一步包括位于每两个所述VCSEL发光单元 20之间的且掺杂地形成于各所述VCSEL发光单元20的所述发光主体21 的多个隔离介质通道，以通过多个隔离介质通道使得所述多个VCSEL发光单元20之间相互电隔离。

在本申请实施例中，不仅可通过导通不同的子光源区201点亮所述 VCSEL芯片的不同区域以适应不同的应用场景，而且，可在所述光调制元件50的配合下对所述VCSEL芯片的整体发散角进行调整以适应不同的应用场景。具体地，所述多个光调制元件50具有预设结构配置并按照预设的分布方式分布于所述多个子光源区201，以通过控制所述多个子光源区201 中被点亮的子光源区201的位置调控所述VCSEL芯片的整体发散角。

所述多个光调制元件50在晶圆级别集成地设置在所述多个VCSEL发光单元20中的至少部分VCSEL发光单元20的激光出射路径上，因此，可通过所述光调制元件50对所述VCSEL发光单元20出射的激光进行调制，以控制所述VCSEL芯片的激光投射方向，进而调控所述VCSEL芯片的整体发散角。当需要对被测目标进行广角扫描时，可通过对位于被点亮区域的光调制元件50的结构和位置进行设计来增大所述VCSEL芯片的整体发散角。量化来看，在本申请实施例中，所述VCSEL芯片的整体发散角大于等于120°，这里，所述VCSEL芯片的整体发散角指的是所述VCSEL芯片所出射的激光中最外侧的激光所形成的夹角。在本申请的一个具体示例中，所述VCSEL芯片的整体发散角可达到180°。当需要对被测目标进行特定区域的扫描时，可通过对位于被点亮区域的光调制元件50的结构和位置进行设计来减小所述VCSEL芯片的整体发散角。

在本申请的一个具体示例中，所述多个光调制元件50包括至少一用于会聚光线的调制元件(例如，凸透镜51)和至少一用于发散光线的调制元件(例如，凹透镜52)。所述凸透镜51能够缩减从所述VCSEL发光单元 20出射的激光的光束发散角，所述凹透镜52能够增大从所述VCSEL发光单元20出射的光束发散角。应可以理解，在本申请的其他示例中，所述多个光调制元件50可仅包括用于会聚光线的调制元件(例如，凸透镜51)，或者，仅包括用于发散光线的调制元件(例如，凹透镜52)，对此，也并不为本申请所局限。

可通过调整所述光调制元件50的调光特性(例如，会聚光线、发散光线)和具有不同调光特性的所述光调制元件50的分布位置调控所述VCSEL 芯片的整体发散角或扫描域。

当所述VCSEL芯片的全部区域被点亮时，通过在所述VCSEL芯片最外侧的至少部分VCSEL发光单元20上设置所述凹透镜52可相对地增大从所述VCSEL发光单元20出射的光束的发散角，进而，增大所述VCSEL芯片的整体发散角。通过在所述VCSEL芯片最外侧的至少部分VCSEL发光单元20上设置所述凸透镜51可相对地缩减从所述VCSEL发光单元20出射的光束发散角，进而，减小所述VCSEL芯片的整体发散角。

当所述VCSEL芯片的局部区域被点亮时，通过在所述VCSEL芯片的该局部区域的至少部分所述VCSEL发光单元20上设置所述凹透镜52可相对地增大从所述VCSEL发光单元20出射的光束的发散角，进而，增大所述VCSEL芯片的整体发散角。通过在所述VCSEL芯片的该局部区域的至少部分所述VCSEL发光单元20上设置所述凸透镜51可相对缩减从所述 VCSEL发光单元20出射的光束发散角，进而，减小所述VCSEL芯片的整体发散角，以对被测目标进行特定区域的集中照射。

在本申请的一个具体示例中，在所述VCSEL芯片的中部区域的所述 VCSEL发光单元20上设置有所述凸透镜51，在所述VCSEL芯片的外围区域的所述VCSEL发光单元20上设置有所述凹透镜52。相应地，在该具体示例中，至少部分所述凹透镜52分布于所述多个子光源区201中的邻近所述VCSEL芯片边缘的外层子光源区201，至少部分所述凸透镜51分布于所述多个子光源区201中至少部分位于VCSEL芯片的中部区域的内层子光源区201。所述VCSEL芯片的不同区域出射的激光的扫描域不同，所述 VCSEL芯片的整体发散角或扫描域随着不同区域出射的激光的扫描域的变化而变化。

进一步地，可通过调整所述凸透镜51和/或所述凹透镜52的曲率控制单个所述VCSEL发光单元20出射的激光的发散角或扫描域，进而控制所述VCSEL芯片的整体发散角或扫描域。

在本申请实施例中，至少部分所述凸透镜51(或者，所述凹透镜52) 的曲率半径不同。所述凸透镜51的曲率越大，曲率半径越小，会聚光线的能力越强。所述凹透镜52的曲率越大，曲率半径越小，发散光线的能力越强。所述VCSEL芯片最外侧的所述VCSEL发光单元20对应的所述凸透镜 51的曲率半径越小，所述VCSEL芯片的整体发散角越小。所述VCSEL芯片最外侧的所述VCSEL发光单元20对应的所述凹透镜52的曲率半径越小，所述VCSEL芯片的整体发散角越大。当然，配置于所述多个VCSEL 发光单元20的所有凸透镜51或凹透镜52的曲率半径可相同，对此，并不为本申请所局限。

在本申请的一个具体示例中，自所述VCSEL芯片的中心向外延伸的方向上，所述多个VCSEL发光单元20上设置的凹透镜52的曲率依次增大。相应地，自所述VCSEL芯片的中心向外延伸的方向上，所述多个VCSEL 发光单元20的发散角依次增大，不仅使得所述VCSEL芯片的整体发散角相对较大，且使得所述多个VCSEL发光单元20出射的激光形成连续的扫描域。

更进一步地，可通过所述光调制元件50和与其对应的所述发光主体21 的相对位置关系控制从单个所述VCSEL发光单元20出射的激光的发散角，进而控制所述VCSEL芯片的整体发散角。

在本申请的一个具体示例中，所述多个光调制元件50的一部分所述凸透镜51和与其相对应的所述发光主体21对心设置，另一部分所述凸透镜 51和与其相对的所述发光主体21离心设置。所述多个光调制元件50的一部分所述凹透镜52和与其相对应的所述发光主体21对心设置，另一部分所述凹透镜52和与其相对应的所述发光主体21离心设置。

具体地，所述凸透镜51和所述凹透镜52均具有光心，通过所述光心的光线的传播路径不发生变化。所述有源区213的中心轴的延伸线形成所述发光主体21的光轴。当所述凸透镜51(或者，所述凹透镜52)的光心在所述发光主体21所设定的光轴所在直线时，则视为所述凸透镜51(或者，所述凹透镜52)的光心与所述发光主体21的中心对齐，即，所述凸透镜51 (或者，所述凹透镜52)与所述发光主体21对心设置。当所述凸透镜51 (或者，所述凹透镜52)的光心不在所述发光主体21的光轴所在直线时，则视为所述凸透镜51(或者，所述凹透镜52)的光心未与所述发光主体21 的中心对齐，即，所述凸透镜51(或者，所述凹透镜52)与所述发光主体 21离心设置。

当所述凸透镜51(或者，所述凹透镜52)与所述发光主体21离心设置时，从所述发光主体21出射的激光经过所述凸透镜51(或者，所述凹透镜52)调制后，其投射方向向所述凸透镜51(或者，所述凹透镜52)的光心偏离所述发光主体21的光轴的方向偏离。

具体地，当所述VCSEL芯片最外侧的所述VCSEL发光单元20对应的所述凸透镜51(或者，所述凹透镜52)的光心向外偏移时，相比于所述凸透镜51(或者，所述凹透镜52)与所述发光主体21对心设置，激光投射方向向外偏离，所述VCSEL芯片的整体发散角相对增大。

应可以理解，在本申请的其他示例中，所述多个光调制元件50的所述凸透镜51和与其相对应的所述发光主体21可全部为对心设置或全部为离心设置。所述凹透镜52和与其相对应的所述发光主体21也可全部为对心设置或全部为离心设置。对此，并不为本申请所局限。

值得一提的是，也可结合所述光调制元件50的结构(例如，透镜类型、透镜曲率)以及所述光调制元件50和与其对应的所述发光主体21的相对位置关系来控制所述VCSEL芯片的发散角或扫描范围。

当所述VCSEL芯片最外侧的所述VCSEL发光单元20对应的所述凸透镜51的光心向外偏移时，所述凸透镜51的曲率越小，激光投射的方向越向外偏离，所述VCSEL芯片的整体发散角越大。可依据所述调光元件的结构以及所述光调制元件50和与其对应的所述发光主体21的相对位置关系的相互配合对激光产生的调制规律调整所述VCSEL芯片的整体发散角。

应可以理解，相比于通过驱动装置(例如，旋转马达)以实现VCSEL 芯片的相对转动来控制所述VCSEL光源的激光投射范围，通过在所述 VCSEL芯片的至少部分的VCSEL发光单元20上设置光调制元件50的方式可相对更加稳定地控制VCSEL芯片的激光投射范围。同时，所述VCSEL 芯片通过其自身的结构来增大的整体发散角可简化扩大VCSEL光源的激光投射范围的方案，降低其应用成本。

值得一提的是，在本申请实施例中，所述VCSEL芯片进一步包括电连接于所述多个VCSEL单元的寻址电路结构(图中未示意)，所述寻址电路结构形成所述多个VCSEL单元的寻址电路，通过所述寻址电路结构形成的寻址电路可控制所述多个VCSEL发光单元20中被点亮的VCSEL发光单元 20，以实现所述VCSEL芯片的分区点亮。

具体地，所述寻址电路结构包括多条电连接线，其中，每条所述电连接线电连接于所述多个底部电导通图案40中至少二底部电导通图案40，通过这样的方式，所述寻址电路结构形成所述多个VCSEL单元的寻址电路以使得任一所述子光源区201适于通过同时导通所述多条电连接线中的至少一条电连接线和所述顶部电导通图案来实现电导通。所述VCSEL芯片的寻址电路结构与所述VCSEL芯片的半导体结构100设计相互配合，使得所述VCSEL芯片以相对简化的布线结构实现了分区点亮功能。

在本申请的一个具体示例中，每条所述电连接线电连接于所述多个底部电导通图中位于同一列的至少二底部电导通图案40，无需为每个所述底部电导通图案40配置一条电连接线，这样，可相对简化布线结构。

综上，基于本申请实施例的VCSEL芯片被阐明，所述VCSEL芯片通过其自身的结构设计来增大了其整体发散角，以扩大所述VCSEL芯片的扫描域。并且，所述VCSEL芯片通过阴极分区的方式来降低分区布线对所述多个VCSEL发光单元20的出光性能的影响，同时，能够降低分区布线的难度并满足所述VCSEL芯片在散热方面的性能需求。

示意性VCSEL芯片的制备方法

根据本申请的另一方面，还提供了一种VCSEL芯片的制备方法，其用于制备如上所述的VCSEL芯片。参考说明书附图之图4至图5C，根据本申请实施例的VCSEL芯片的制备方法被阐明。如图4所示，根据本申请实施例的所述VCSEL芯片的制备方法，包括：S110，形成半导体结构，所述半导体结构自下而上依次包括基底结构、底部导电层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构、P型电接触结构和待加工层；S120，通过蚀刻工艺对所述待加工层进行处理以在所述P型电接触结构的上方形成多个光调制元件，以获得芯片半成品；S130，形成电连接于所述半导体结构的P型电接触结构的多个出光孔结构，其中，所述多个出光孔结构限定出多个出光孔；S140，去除所述芯片半成品的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR 层、有源区、P-DBR层和P型电接触层；S150，去除所述底部导电层结构的至少一部分以形成相互电隔离的多个底部电导通图案；S160，对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，所述限制孔对应于所述出光孔；以及，S170，形成覆盖于所有所述出光孔结构的第二电导通层以形成顶部电导通图案。

图5A至图5C图示了根据本申请实施例的所述VCSEL芯片的制备过程的示意图。如图5A所示，在步骤S110中，形成半导体结构100。具体地，通过半导体生长工艺形成所述基底结构110、叠置于所述基底结构110的底部导电层结构120、N型电接触结构130、N-DBR结构140、有源区结构 150、P-DBR结构160、P型电接触结构170和待加工层180。

在本申请的一个该具体示例中，所述基底结构110由不导电的材料制成，所述基底结构110不导电。所述基底结构110的制成材料选自如下材料其中之一：InP、GaN、GaAs。所述待加工层180的制成材料选择如下之一：GaN、AlN、Al_XGa_1-XAs(x＝0～1)、lnP、Al_XGa_1-XAsSb(x＝0～1)、AlInAs、InGaAsP。

在步骤S120中，通过蚀刻工艺对所述待加工层180进行处理以在所述 P型电接触结构170的上方形成多个光调制元件50，以获得芯片半成品 200。具体地，首先，在所述待加工层180上施加可蚀刻层600，其中，所述可蚀刻层600的制成材料可为光刻胶层。接着，通过具有预设图案的掩模 700对所述可蚀刻层600进行曝光，以基于预设图案去除所述可蚀刻层600 的对应部分，其中，被保留的所述可蚀刻层600形成具有预设形状和尺寸的模板800，其中，所述模板800的预设形状和尺寸与所述光调制元件50的形状和尺寸一致。然后，通过蚀刻工艺去除所述模板800和所述待加工层 180的至少一部分，其中，被保留的所述待加工层180具有与所述模板800 一致的形状和尺寸，以形成所述多个光调制元件50，其中，所述多个光调制元件50包括凸透镜51和凹透镜52。

也就是说，步骤S120，包括：在所述待加工层180上施加可蚀刻层600；通过掩模700将所述可蚀刻材料塑形为具有预设形状和尺寸的模板800，其中，所述模板800的预设形状和尺寸与所述光调制元件50的形状和尺寸一致；以及，通过蚀刻工艺去除所述模板800和所述待加工层180的至少一部分，其中，被保留的所述待加工层180具有与所述模板800一致的形状和尺寸，以形成所述多个光调制元件50。

具体地，可通过干法蚀刻工艺或湿法蚀刻工艺，去除所述模板800和所述待加工层180的一部分。相应地，被保留的所述待加工层180具有与所述模板800相一致的形状和尺寸，以形成所述光调制元件50。在蚀刻的过程中，为了确保最终保留的所述待加工层180具有与所述模板800相一致的形状和尺寸，应精确地控制蚀刻的速度和蚀刻的区域。

值得一提的是，通过蚀刻工艺去除所述待加工层180的一部分的过程中，所述P型电接触结构170的至少一部分被暴露，形成可实现电连接的电连接区域。相应地，通过蚀刻工艺处理后的所述半导体结构100形成所述芯片半成品200，其中，所述芯片半成品200自下而上依次包括所述基底结构110、所述底部导电层结构120、所述N型电接触结构130、所述N-DBR 结构140、所述有源区结构150、所述P-DBR结构160、所述P型电接触结构170和所述光调制元件50。

值得一提的是，可通过设计所述光调制元件50的结构和位置来调控最终形成VCSEL芯片的整体的发散角。例如，在本申请的一个具体示例中，在所述半导体结构100的靠近外边缘的区域布置至少一凹透镜52，以扩大最终形成的VCSEL芯片的整体发散角，在所述半导体结构100的局部区域布置至少一凸透镜51，以在该局部区域被点亮时缩减所述VCSEL芯片的整体发散角。

在步骤S130中，形成电连接于所述半导体结构100的P型电接触结构 170的多个光孔元件221。具体地，通过电镀工艺形成电连接于所述半导体结构100的P型电接触结构170的多个光孔元件221，其中，所述多个光孔元件221形成于所述芯片半成品200的所述P型电接触结构170的电连接区域。应可以理解，所述多个光孔元件221也可通过其他工艺形成于所述芯片半成品200，对此，并不为本申请所局限。也应可以理解，所述多个光孔元件221也可形成于所述芯片半成品200的其他位置，对此，并不为本申请所局限。

优选地，为了保证所述VCSEL芯片的出光性能，电连接于所述P型电接触结构170的所述光孔元件221的形状为环形，且所述多个光孔元件221 限定出多个出光孔203。所述光孔元件221环绕地形成于所述光调制元件 50的周围，相应地，所述光调制元件50对应于所述光孔元件221的出光孔 203，以调整所述VCSEL芯片的整体发散角，扩大所述VCSEL芯片的扫描域(也就是，激光投射范围)。

如图5B所示，在步骤S140中，去除所述芯片半成品200的至少一部分以形成相互电隔离的多个子结构单元300，每个所述子结构单元300自下而上包括N型电接触层211、N-DBR层212、有源区213、P-DBR层215 和P型电接触层216。具体地，通过蚀刻工艺去除所述芯片半成品200的至少一部分以形成相互分隔的多个子结构单元300。每两个子结构单元300 之间的间隔区域形成隔离槽205，使得所述多个子结构单元300之间实现电隔离。

在步骤S150中，去除所述底部导电层结构120的至少一部分以形成相互电隔离的多个底部电导通图案40。具体地，通过蚀刻工艺去除所述底部导电层结构120的至少一部分以形成相互电隔离的多个底部电导通图案 40，进而形成负电极23，其中，所述多个底部电导通图案40中的每个所述底部电导通图案40电连接于至少一所述子结构单元300。

在本申请实施例中，在晶圆级别上实现阴极分区，能够降低分区难度，并且，所述底部电导通图案40被设置于与所述VCSEL芯片的出光侧相对的一侧，能够降低分区布线对所述VCSEL芯片的出光性能的影响，同时，能够降低分区布线的难度。

如图5C所示，在步骤S160中，对形成所述底部电导通图案40的多个子结构单元300进行处理以在所述有源区213的上方形成具有限制孔202 的限制层214。具体地，可通过氧化工艺形成所述限制层214，首先，为了保护所述光孔元件221和所述多个底部电导通图案40，需在对所述子结构单元300氧化之前，形成包覆所述光孔元件221和所述多个底部电导通图案400的保护层；接着，氧化所述多个子结构单元300，所述子结构单元300 被氧化后，所述P-DBR层215的一部分被氧化，以在所述有源区213的上方形成所述限制层214，其中，形成所述限制层214后的多个子结构单元 300形成多个发光主体21，所述限制孔202对应于所述出光孔203；然后，暴露出所述光孔元件221和所述多个底部电导通图案40，具体地，可通过去除包覆于所述多个底部电导通图案40的所述保护层的至少一部分使得所述光孔元件221和所述多个底部电导通图案40被暴露出来。也就是说，步骤S160，包括：形成包覆所述光孔元件221和所述多个底部电导通图案40 的保护层；对所述多个子结构单元300进行氧化；以及，暴露所述光孔元件 221和所述多个底部电导通图案40。

值得一提的是，可通过其他工艺形成所述限制层214，例如，可通过离子种植工艺形成所述有源区213上方的离子限制层，对此，并不为本申请所局限。

相应地，形成所述限制层214后的多个子结构单元300形成多个发光主体21，每一所述发光主体21自下而上包括所述N型电接触层211、所述N-DBR层212、所述有源区213、所述限制层214、所述P-DBR层215 和所述P型电接触层216。

在步骤S170中，形成覆盖于所有所述光孔元件221的第二电导通层 232以形成顶部电导通图案30。具体地，形成覆盖于所述多个光孔元件221 的第一电导通层222，所述第一电导通层222与所述光孔元件221形成正电极22。所述第一电导通层222为一体式结构，电连接于每个所述发光主体21，所述多个发光主体21、所述多个正电极22和所述多个负电极23 共同形成多个VCSEL发光单元20。并且，所述多个VCSEL发光单元20 通过所述顶部电导通图案30和所述多个底部电导通图案40被分为多个子光源区201。通过同时导通所述顶部电导通图案30和至少一所述底部电导通图案40可导通与所述至少一所述底部电导通图案40对应的子光源区 201。

当激光从所述VCSEL发光单元20的所述P-DBR层215出射时，为了保证所述VCSEL发光单元20出射的激光的性能，可选择可透光的材料制备所述第一电导通层222。也就是，在本申请的一个具体示例中，电连接于所述发光主体21的所述第一电导通层222由可透光的导电材料制成。也可在所述第一电导通层222上设置开孔，以使得从所述P-DBR层215出射的激光穿过所述开孔后被射出。也就是说，在本申请的另一个具体示例中，所述第一电导通层222具有至少一开孔，所述开孔对应于所述出光孔203。

在本申请的一个具体示例中，所述VCSEL芯片通过相对简化的布线方式实现寻址功能。相应地，所述VCSEL芯片的制备方法进一步包括：S180，形成电连接于所述多个VCSEL单元的寻址电路结构，所述寻址电路结构包括多条电连接线，其中，每条所述电连接线电连接于所述多个底部电导通图案40中至少二底部电导通图案40，通过这样的方式，所述寻址电路结构形成所述多个VCSEL单元的寻址电路以使得任一所述子光源区201适于通过同时导通所述多条电连接线中的至少一条电连接线和所述顶部电导通图案 30来实现电导通。

综上，基于本申请实施例的VCSEL芯片的制备方法被阐明，所述VCSEL 芯片的制备方法通过设计所述VCSEL芯片的结构相对地调控其整体发散角，以扩大所述VCSEL芯片的扫描域。并且，所述VCSEL芯片的制备方法通过阴极分区的方式来降低分区布线对所述多个VCSEL芯片的出光性能的影响，同时，能够降低分区布线的难度并满足所述VCSEL芯片在散热方面的性能需求。

示意性车载激光雷达

根据本申请的又一方面，还提供了一种车载激光雷达。激光雷达的工作原理为：以激光为媒介，向被测目标发射激光，并接收被测目标反射的激光，基于发射激光和接收激光脉冲之间的时间差(或者发射激光和反射激光之间的相位差)，获取被测目标与激光雷达之间的相对位置和距离，从而实现对目标区域内待测对象的探测、跟踪和识别。

相应地，所述车载激光雷达包括：用于投射激光的激光投射装置510，其中，所述激光投射装置被实施为如上所述的VCSEL芯片，用于接收激光信号的激光接收装置520，以及，可通信地连接于所述激光投射装置和所述激光接收装置的处理器530。所述VCSEL芯片的具体结构和功能已经在上面参考图1至图5C的VCSEL芯片的描述中得到了详细介绍，并因此，将省略其重复描述。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

Claims (15)

1.一种VCSEL芯片，其特征在于，包括：

基底层；

形成于所述基底层上且相互隔离的多个VCSEL单元，其中，每个所述VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所有所述VCSEL发光单元的正电极相互电连接以形成所述多个VCSEL发光单元的顶部电导通图案，所有所述VCSEL发光单元的负电极中多个区域内的负电极相互电连接以形成多个底部电导通图案，所述多个VCSEL发光单元通过所述顶部电导通图案和所述多个底部电导通图案被分为多个子光源区；以及

在晶圆级别集成地设置于所述多个VCSEL发光单元的多个光调制元件，其中，所述多个光调制元件具有预设结构配置并按照预设样式设置于所述多个子光源区的激光投射路径上，以通过控制所述多个子光源区中被点亮的子光源区的位置并在所述多个光调制元件的作用下来调控所述VCSEL芯片的整体发散角。

2.根据权利要求1所述的VCSEL芯片，进一步包括：电连接于所述多个VCSEL单元的寻址电路结构，所述寻址电路结构包括多条电连接线，其中，每条所述电连接线电连接于所述多个底部电导通图案中至少二底部电导通图案，通过这样的方式，所述寻址电路结构形成所述多个VCSEL单元的寻址电路以使得任一所述子光源区适于通过同时导通所述多条电连接线中的至少一条电连接线和所述顶部电导通图案来实现电导通。

3.根据权利要求2所述的VCSEL芯片，其中，所述发光主体产生的激光从所述发光主体的顶部出射，所述多个光调制元件设置于所述发光主体的顶表面。

4.根据权利要求3所述的VCSEL芯片，其中，所述发光主体自下而上依次包括：N型电接触层、N-DBR层、有源区、限制层、P-DBR层、P型电接触层，其中，所述限制层具有对应于所述有源区的限制孔，所述N-DBR层和P-DBR层被配置为：在所述VCSEL发光单元被导通后，由所述有源区产生的激光在所述N-DBR层和所述P-DBR层之间形成的谐振腔内被多次反射后从所述P-DBR层出射，所述光调制元件形成于所述P型电接触层。

5.根据权利要求4所述的VCSEL芯片，其中，所述正电极包括电连接于所述发光主体的出光孔结构和覆盖于所述出光孔结构的第一电导通层，其中，所述出光孔结构形成对应于所述限制孔的出光孔，所有的所述VCSEL发光单元的所述第一电导通层一体式连接以形成所述顶部电导通图案。

6.根据权利要求5所述的VCSEL芯片，其中，所述第一电导通层具有至少一开孔，所述开孔对应于所述出光孔。

7.根据权利要求5所述的VCSEL芯片，其中，所述第一电导通层由可透光的导电材料制成。

8.根据权利要求4所述的VCSEL芯片，其中，所述负电极从所述N型电接触层被引出至所述基底层的底部。

9.根据权利要求1所述的VCSEL芯片，其中，所述多个光调制元件包括至少一凸透镜和至少一凹透镜。

10.根据权利要求9所述的VCSEL芯片，其中，至少部分所述凹透镜分布于所述多个子光源区中的邻近所述VCSEL芯片边缘的外层子光源区。

11.根据权利要求10所述的VCSEL芯片，其中，至少部分所述凸透镜分布于所述多个子光源区中至少部分位于VCSEL芯片的中部区域的内层子光源区。

12.根据权利要求1所述的VCSEL芯片，其中，所述多个光调制元件具有预设结构配置并相互配合以使得所述VCSEL芯片的整体发散角大于等于120°。

13.一种VCSEL芯片的制备方法，其特征在于，包括：

形成半导体结构，所述半导体结构自下而上依次包括基底结构、底部导电层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构、P型电接触结构和待加工层；

通过蚀刻工艺对所述待加工层进行处理以在所述P型电接触结构的上方形成多个光调制元件，以获得芯片半成品；

形成电连接于所述半导体结构的P型电接触结构的多个出光孔结构，其中，所述多个出光孔结构限定出多个出光孔；

去除所述芯片半成品的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、P-DBR层和P型电接触层；

去除所述底部导电层结构的至少一部分以形成相互电隔离的多个底部电导通图案；

对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，所述限制孔对应于所述出光孔；以及

形成覆盖于所有所述出光孔结构的第二电导通层以形成顶部电导通图案。

14.根据权利要求13所述的VCSEL芯片的制备方法，其中，对形成所述底部电导通图案的多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：

形成包覆所述出光孔结构和所述多个底部电导通图案的保护层；

对所述多个子结构单元进行氧化；以及

暴露所述出光孔结构和所述多个底部电导通图案。

15.根据权利要求13所述的VCSEL芯片的制备方法，其中，所述基底结构由不导电的材料制成。

Images