CN116363952A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116363952A
CN116363952A CN202211647412.5A CN202211647412A CN116363952A CN 116363952 A CN116363952 A CN 116363952A CN 202211647412 A CN202211647412 A CN 202211647412A CN 116363952 A CN116363952 A CN 116363952A
Authority
CN
China
Prior art keywords
display device
light emitting
line
electrode connected
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211647412.5A
Other languages
English (en)
Inventor
李復兴
郑用敏
崔桐豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116363952A publication Critical patent/CN116363952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示装置。根据本公开的示例性实施方式的显示装置可以包括：可拉伸的下基板；图案层，其设置在下基板上并且包括多个板图案和多个线图案；设置在多个板图案中的每一个上的多个像素；以及多条连接线，其设置在多个线图案中的每一个上以连接多个像素，其中，形成在多个像素中的每个像素电路包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，并且可以向存储电容器施加恒定的电源电压。

Description

显示装置
技术领域
本公开涉及显示装置，并且更具体地，涉及可拉伸显示装置。
背景技术
用于计算机监视器、TV、移动电话等的显示装置包括自身发射光的有机发光显示器(OLED)、需要单独光源的液晶显示器(LCD)等。
这种显示装置正在应用于越来越多的领域，不仅包括计算机监视器和TV，而且包括个人移动装置，因此，正在研究具有宽显示区域的同时具有减小的体积和重量的显示装置。
近来，通过在诸如为柔性材料的塑料之类的柔性基板上形成显示单元、线等而制造成在特定方向上可拉伸并且能改变成各种形状的显示装置作为下一代显示装置受到相当大的关注。
发明内容
本公开的一方面是提供一种能够使连接线的数量最小化的显示装置。
本公开的另一方面是提供一种包括冗余LED的显示装置。
本发明的又一方面是提供一种允许具有小尺寸的存储电容器的设计的显示装置。
本公开的目的不限于上述目的，并且本领域技术人员可以通过以下描述清楚地理解上述未提及的其它目的。
根据本公开的示例性实施方式的显示装置可以包括：可拉伸的下基板；图案层，该图案层设置在下基板上并且包括多个板图案和多个线图案；设置在多个板图案中的每一个上的多个像素；以及多条连接线，其设置在多个线图案中的每一个上以连接多个像素，其中，形成在多个像素中的像素电路中的每个像素电路包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，并且可以向存储电容器施加恒定的电源电压。
根据本公开的另一示例性实施方式的显示装置可以包括彼此间隔开的多个像素以及连接多个像素并且能够被拉伸的多条连接线，形成在多个像素中的像素电路中的每个像素电路可以包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，并且扫描信号和发光信号中的一个可以被施加到第一晶体管至第五晶体管中的每一个的栅电极。
示例性实施方式的其它事项包括在详细描述和附图中。
根据本公开，能够通过包括冗余LED来提高显示装置的良率。
根据本公开，即使当存储电容器Cst的尺寸被设计为较小时，也能够正常地驱动像素电路。
根据本公开，能够通过减少拉伸线的数量来提高拉伸率和拉伸可靠性。
根据本公开的效果不限于以上示例的内容，并且在本说明书中包括更多的各种效果。
附图说明
图1是根据本公开的示例性实施方式的显示装置的平面图。
图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。
图3是沿着图2所示的切割线III-III'截取的截面图。
图4是沿着图2所示的切割线IV-IV'截取的截面图。
图5是沿着图2所示的切割线V-V'截取的截面图。
图6A和图6B是根据本公开的示例性实施方式的显示装置的子像素的电路图。
图7是例示根据本公开的示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图8A是在初始时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
图8B是在采样时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
图8C是在发光时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
图9A和图9B是根据本公开的另一示例性实施方式的显示装置的子像素的电路图。
图10是例示根据本公开的另一示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图11A是在初始时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图11B是在采样时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图11C是在发光时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图12是用于解释根据本公开的示例性实施方式的显示装置的连接线的布置关系的图。
图13是用于解释根据本公开的另一示例性实施方式的显示装置的连接线的布置关系的图。
图14A和图14B是根据本公开的又一示例性实施方式的显示装置的子像素的电路图。
图15是例示根据本公开的又一示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图16A是在初始时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
图16B是在采样时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
图16C是在发光时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
具体实施方式
通过参照以下详细描述的示例性实施方式和附图，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是将被实现成各种形式。通过仅示例的方式来提供示例性实施方式，使得本领域普通技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围限定。
附图中所例示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。相同的附图标记在整个说明书中通常表示相同的元件。此外，在本公开的以下描述中，为了避免不必要地模糊本公开的主题，可以省略已知相关技术的详细说明。本文中使用的诸如“包括”、“具有”和“由...组成”的用语一般旨在允许添加其它组件，除非这些用语与用语“仅”一起使用。除非另有明文规定，否则任何单数的引用可以包括复数。
即使没有明确说明，组件也被解释为包括普通的误差范围。
当使用诸如“上”、“上方”、“下方”和“靠近”的用语来描述两个部件之间的位置关与使用系时，除非这些用语与用于“紧接着”或“直接”一起使用，否则一个或更多个部件可以定位在该两个部件之间。
当元件或层设置在另一元件或层“上”时，又一层或又一元件可以直接设置在另一元件或层上或者插置于其间。
尽管用语“第一”、“第二”等被用于描述各种组件，但这些组件不受这些用语的约束。这些用语仅用于将一个组件与其它组件区分开。因此，下文提及的第一组件在本公开的技术构思中可以是第二组件。
相似的附图标记在整个说明书中通常表示相似的元件。
为了便于描述，例示了附图中所示的每个组件的尺寸和厚度，并且本公开不限于例示的组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此附接或组合，并且可以以技术上各种方式互锁和操作，并且这些实施方式可以彼此独立地或相关联地执行。
根据本公开的示例性实施方式的显示装置是即使其被弯曲或拉伸也能够显示图像的显示装置，并且也可以被称为可拉伸显示装置或柔性显示装置。显示装置可以具有比传统的典型显示装置更高的柔性和可拉伸性。因此，用户可以弯曲或拉伸显示装置，并且显示装置的形状可以根据用户的操纵自由地改变。例如，当用户抓住并拉动显示装置的端部时，显示装置可以沿用户拉动的方向拉伸。如果用户将显示装置放置在不平坦的外表面上，则显示装置可以设置为根据外表面的形状而弯曲。当去除由用户施加的力时，显示装置可以返回到其原始形状。
<可拉伸基板和图案层>
图1是根据本公开的示例性实施方式的显示装置的平面图。
图2是根据本公开的示例性实施方式的显示装置的显示区域的放大平面图。
图3是沿着图2所示的切割线III-III'截取的截面图。
具体地，图2是图1所示的区域A的放大平面图。
参照图1，根据本公开的示例性实施方式的显示装置100可以包括下基板111、图案层120、多个像素PX、选通驱动器GD、数据驱动器DD和电源PS。此外，参照图1，根据本公开的示例性实施方式的显示装置100还可以包括填充层190和上基板112。
下基板111是用于支撑和保护显示装置100的各种组件的基板。另外，上基板112是用于覆盖和保护显示装置100的各种组件的基板。也就是说，下基板111是支撑其上形成有像素PX、选通驱动器GD和电源PS的图案层120的基板。另外，上基板112是覆盖像素PX、选通驱动器GD和电源PS的基板。
下基板111和上基板112中的每一个是延性基板，并且可以由能够弯曲或拉伸的绝缘材料形成。例如，下基板111和上基板112中的每一个可以由诸如聚二甲基硅氧烷(PDMS)之类的硅橡胶或者诸如聚氨酯(PU)和聚四氟乙烯(PTFE)之类的弹性体形成，并因此具有柔性性质。另外，下基板111和上基板112的材料可以是相同的，但不限于此，并且可以进行各种修改。
下基板111和上基板112中的每一个是延性基板，并且可以可逆地扩展和收缩。因此，下基板111可以被称为下可拉伸基板、下柔性基板、下可延伸基板、下延性基板、第一可拉伸基板、第一柔性基板、第一可延伸基板或第一延性基板，并且上基板112可以被称为上可拉伸基板、上柔性基板、上可延伸基板、上延性基板、第二可拉伸基板、第二柔性基板、第二可延伸基板或第二延性基板。此外，下基板111和上基板112的弹性模量可以是几MPa至几百MPa。此外，下基板111和上基板112的延性断裂率(ductile breaking rate)可以是100％或更高。这里，延性断裂率是当要拉伸的对象断裂或破裂时的伸长率。下基板的厚度可以是10μm至1mm，但不限于此。
下基板111可以具有显示区域AA和围绕显示区域AA的非显示区域NA。然而，显示区域AA和非显示区域NA不限于下基板111，并且可以在整个显示装置中引用。
显示区域AA是在显示装置100上显示图像的区域。多个像素PX设置在显示区域AA中。另外，像素PX中的每个像素可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以意指至少一个薄膜晶体管TFT和电容器，但不限于此。另外，多个像素PX中的每个像素可以连接到各种线。例如，多个像素PX中的每个像素可以连接到诸如选通线、数据线、高电位电压线、低电位电压线、参考电压线和初始化电压线之类的各种线。
非显示区域NA是不显示图像的区域。非显示区域NA可以邻近显示区域AA设置。例如，非显示区域NA可以是围绕显示区域AA的区域。然而，本公开不限于此，并且非显示区域NA与下基板111的除了显示区域AA之外的区域相对应，并且可以被改变和分离成各种形状。用于驱动设置在显示区域AA中的多个像素PX的组件设置在非显示区域NA中。选通驱动器GD和电源PS可以设置在非显示区域NA中。另外，连接到选通驱动器GD和数据驱动器DD的多个焊盘可以设置在非显示区域NA中，并且焊盘中的每个焊盘可以连接到显示区域AA中的多个像素PX中的对应像素。
在下基板111上设置有图案层120，图案层120包括设置在显示区域AA中的多个第一板图案121和多个第一线图案122以及设置在非显示区域NA中的多个第二板图案123和多个第二线图案124。
多个第一板图案121可以设置在下基板111的显示区域AA中。多个像素PX可以形成在多个第一板图案121上。另外，多个第二板图案123可以设置在下基板111的非显示区域NA中。另外，选通驱动器GD和电源PS可以形成在多个第二板图案123上。
如上所述的多个第一板图案121和多个第二板图案123可以以彼此间隔开的岛的形式设置。多个第一板图案121和多个第二板图案123中的每一者可以单独分开。因此，多个第一板图案121和多个第二板图案123可以被称为第一岛图案和第二岛图案或者第一单独图案和第二单独图案。
具体地，选通驱动器GD可以安装在多个第二板图案123上。当制造第一板图案121上的各种组件时，选通驱动器GD可以以面板内栅极(GIP)方法形成在第二板图案123上。因此，构成选通驱动器GD的各种电路组件(诸如各种晶体管、电容器和线)可以设置在多个第二板图案123上。然而，本公开不限于此，选通驱动器GD可以以膜上芯片(COF)方法来安装。
另外，电源PS可以安装在多个第二板图案123上。利用当制造第一板图案121上的各种组件时被图案化的多个电源块，电源PS可以形成在第二板图案123上。因此，设置在不同层上的电源块可以设置在第二板图案123上。也就是说，下电源块和上电源块可以顺序地设置在第二板图案123上。另外，可以将低电位电压施加到下电源块，并且可以将高电位电压施加到上电源块。因此，低电位电压可以通过下电源块提供给多个像素PX。另外，高电位电压可以通过上电源块提供给多个像素PX。但是实施方式不限于此。例如，低电位电压可以被施加到上电源块，并且高电位电压可以被施加到下电源块。
参照图1，多个第二板图案123的尺寸可以比多个第一板图案121的尺寸大。具体地，多个第二板图案123中的每个第二板图案的尺寸可以比多个第一板图案121中的每个第一板图案的尺寸大。如上所述，选通驱动器GD可以设置在多个第二板图案123中的每个第二板图案上，并且选通驱动器GD的一级可以设置在多个第二板图案123中的每个第二板图案上。因此，由于构成选通驱动器GD的一级的各种电路组件所占据的面积比像素PX所占据的面积相对大，所以多个第二板图案123中的每个第二板图案的尺寸可以比第一板图案121中的每个第一板图案的尺寸大。但是实施方式不限于此。例如，多个第二板图案123的尺寸可以等于或者甚至小于多个第一板图案121的尺寸。
在图1中，多个第二板图案123被例示为在非显示区域NA中沿第一方向X设置在两侧，但是本公开不限于此，并且多个第二板图案123可以设置在非显示区域NA的任何区域中。另外，尽管多个第一板图案121和多个第二板图案123以四边形形状示出，但是本公开不限于此，并且多个第一板图案121和多个第二板图案123可以以各种形式改变。例如，多个第一板图案121和多个第二板图案123可以具有相同或不同的形状。
参照图1和图3，图案层120还可以包括设置在显示区域AA中的多个第一线图案122和设置在非显示区域NA中的多个第二线图案124。
多个第一线图案122是设置在显示区域AA中并且将彼此相邻的第一板图案121连接的图案，并且可以被称为第一连接图案。也就是说，多个第一线图案122设置在多个第一板图案121之间。
多个第二线图案124可以是设置在非显示区域NA中并且将彼此相邻的第一板图案121和第二板图案123或者彼此相邻的多个第二板图案123连接的图案。因此，多个第二线图案124可以被称为第二连接图案。也就是说，多个第二线图案124可以设置在彼此相邻的第一板图案121与第二板图案123之间。另外，多个第二线图案124可以设置在彼此相邻的多个第二板图案123之间。参照图1，多个第一线图案122和多个第二线图案124具有波浪形状。例如，多个第一线图案122和多个第二线图案124可以具有正弦波形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以Z字方式延伸。另选地，多个第一线图案122和多个第二线图案124可以具有各种形状，例如其中多个菱形形状的基板通过在其顶点处连接而延伸的形状。图1所示的多个第一线图案122和第二线图案124的数量和形状是示例性的，并且多个第一线图案122和第二线图案124的数量和形状可以根据设计而不同地改变。
另外，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性图案。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以与下基板111和上基板112相比是刚性的。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以比下基板111的弹性模量高。弹性模量是表示相对于施加于基板的应力的变形速率的参数。当弹性模量相对较高时，硬度可以相对较高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以分别称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以比下基板111和上基板112的弹性模量高出1000倍，但是本公开不限于此。
作为多个刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由柔性比下基板111和上基板112的柔性低的材料(例如，塑料材料)形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由聚酰亚胺(PI)、聚丙烯酸酯和聚乙酸盐当中的至少一种材料形成。在这种情况下，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但是它们不限于此，并且可以由不同的材料形成。当多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124由相同材料形成时，它们可以一体地形成。
在一些实施方式中，下基板111可以被限定成包括多个第一下图案和第二下图案。多个第一下图案可以是下基板111的与多个第一板图案121和多个第二板图案123交叠的区域。第二下图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
此外，上基板112可以被限定成包括多个第一上图案和第二上图案。多个第一上图案可以是上基板112的与多个第一板图案121和多个第二板图案123交叠的区域。第二上图案可以是不与多个第一板图案121和多个第二板图案123交叠的区域。
在这种情况下，多个第一下图案和第一上图案的弹性模量可以比第二下图案和第二上图案的弹性模量大。例如，多个第一下图案和第一上图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成，并且第二下图案和第二上图案可以由弹性模量比多个第一板图案121和多个第二板图案123的弹性模量低的材料形成。
也就是说，第一下图案和第一上图案可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸盐等形成，并且第二下图案和第二上图案可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或者诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成。
<非显示区域驱动元件>
选通驱动器GD是向设置在显示区域AA中的多个像素PX提供选通电压的组件。选通驱动器GD包括形成在多个第二板图案123上的多个级，并且选通驱动器GD的各个级可以通过多条选通连接线彼此电连接。因此，从一个级输出的选通电压可以被传送到另一级。此外，各个级可以顺序地向连接到各个级的多个像素PX提供选通电压。
电源PS可以连接到选通驱动器GD并且提供选通驱动电压和选通时钟电压。此外，电源PS可以连接到多个像素PX，并且向多个像素PX中的每个像素提供像素驱动电压。电源PS也可以形成在多个第二板图案123上。也就是说，电源PS可以形成在多个第二板图案123上以与选通驱动器GD邻近。此外，形成在多个第二板图案123上的电源PS中的每个电源可以电连接到选通驱动器GD和多个像素PX。也就是说，形成在多个第二板图案123上的多个电源PS可以通过选通电源连接线和像素电源连接线连接。因此，多个电源PS中的每个电源可以提供选通驱动电压、选通时钟电压和像素驱动电压。
印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传送到显示元件的组件。因此，印刷电路板PCB也可以称为驱动基板。诸如IC芯片或电路的控制单元可以安装在印刷电路板PCB上。此外，存储器、处理器等可以安装在印刷电路板PCB上。此外，设置在显示装置100中的印刷电路板PCB可以包括可拉伸区域和不可拉伸区域，以确保可拉伸性。此外，可以在不可拉伸区域上安装IC芯片、电路、存储器、处理器等，并且可以在可拉伸区域中设置电连接到IC芯片、电路、存储器和处理器的线。
数据驱动器DD是向设置在显示区域AA中的多个像素PX提供数据电压的组件。数据驱动器DD可以以IC芯片的形式配置，因此也可以称为数据集成电路D-IC。此外，数据驱动器DD可以安装在印刷电路板PCB的不可拉伸区域上。也就是说，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。尽管在图1中例示了以板上芯片(COB)方式安装数据驱动器DD，但本公开不限于此，并且数据驱动器DD可以以膜上芯片(COF)、玻璃上芯片(COG)、载带封装(TCP)方式等来安装。
此外，尽管在图1中例示了一个数据驱动器DD被设置成与设置在显示区域AA中的一行第一板图案121相对应，但是本公开不限于此。也就是说，一个数据驱动器DD可以设置成与多行的第一板图案121相对应。
在下文中，一起参照图4和图5来更详细地描述根据本公开的示例性实施方式的显示装置100的显示区域AA。
<显示区域的平面和截面结构>
图4是沿着图2所示的切割线IV-IV'截取的截面图。
图5是沿着图2所示的切割线V-V'截取的截面图。
为了便于描述，一起参照图1至图3。
参照图1和图2，多个第一板图案121在显示区域AA中设置在下基板111上。多个第一板图案121设置成在下基板111上彼此间隔开。例如，如图1所示，多个第一板图案121可以以矩阵形式设置在下基板111上，但不限于此。
参照图2和图3，包括多个子像素SPX的像素PX设置在第一板图案121上。此外，子像素SPX中的每个子像素可以包括作为显示元件的LED 170和用于驱动LED 170的驱动晶体管160和开关晶体管150。然而，子像素SPX中的显示元件不限于LED，并且可以是有机发光二极管。此外，多个子像素SPX可以包括红色子像素、绿色子像素和蓝色子像素，但不限于此。多个子像素SPX的颜色可以根据需要进行各种改变。
多个子像素SPX可以连接到多条连接线181和182。也就是说，多个子像素SPX可以电连接到沿第一方向X延伸的第一连接线181。此外，多个子像素SPX可以电连接到沿第二方向Y延伸的第二连接线182。
在下文中，将参照图3详细描述显示区域AA的截面结构。
参照图3，多个无机绝缘层设置在多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。然而，本公开不限于此。各种无机绝缘层可以进一步设置在多个第一板图案121上。可以省略作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一个或更多个。
具体地，缓冲层141设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种组件免受湿气(H2O)、氧气(O2)等从下基板111和多个第一板图案121的外部渗透。缓冲层141可以由绝缘材料形成。例如，缓冲层141可以形成为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)等的单层或多层。然而，根据显示装置100的结构或特性，可以省略缓冲层141。
在这种情况下，缓冲层141可以仅形成在缓冲层141与多个第一板图案121和多个第二板图案123交叠的区域中。如上所述，缓冲层141可以由无机材料形成。因此，在显示装置100被拉伸的同时，缓冲层141可能容易被损坏，例如容易破裂。因此，缓冲层141可以不形成在多个第一板图案121和多个第二板图案123之间的区域中。缓冲层141可以被图案化成多个第一板图案121和多个第二板图案123的形状，并且仅形成在多个第一板图案121和多个第二板图案123的上部上。因此，在根据本公开的示例性实施方式的显示装置100中，缓冲层141仅形成在缓冲层141与作为刚性基板的多个第一板图案121和多个第二板图案123交叠的区域中，从而即使当显示装置100变形(诸如，弯曲或拉伸)时，也可以防止对显示装置100的各种组件的损坏。
参照图3，包括栅电极151、有源层152、源电极153和漏电极154的开关晶体管150以及包括栅电极161、有源层162、源电极和漏电极164的驱动晶体管160形成在缓冲层141上。
首先，参照图3，开关晶体管150的有源层152和驱动晶体管160的有源层162设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162中的每一者可以由氧化物半导体形成。另选地，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由非晶硅(a-Si)、多晶硅(poly-Si)、有机半导体等形成。
栅极绝缘层142设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142被配置成将开关晶体管150的栅电极151与开关晶体管150的有源层152电绝缘并且将驱动晶体管160的栅电极161与驱动晶体管160的有源层162电绝缘。此外，栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
开关晶体管150的栅电极151和驱动晶体管160的栅电极161设置在栅极绝缘层142上。开关晶体管150的栅电极151和驱动晶体管160的栅电极161设置成在栅极绝缘层142上彼此隔开。此外，开关晶体管150的栅电极151与开关晶体管150的有源层152交叠，并且驱动晶体管160的栅电极161与驱动晶体管160的有源层162交叠。
开关晶体管150的栅电极151和驱动晶体管160的栅电极161中的每一者可以由各种金属材料中的一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种。另选地，开关晶体管150的栅电极151和驱动晶体管160的栅电极161中的每一者可以由它们中的两个或更多个的合金形成，或者由它们的多层形成，但不限于此。
第一层间绝缘层143设置在开关晶体管150的栅电极151和驱动晶体管160的栅电极161上。第一层间绝缘层143使驱动晶体管160的栅电极161与中间金属层IM绝缘。第一层间绝缘层143也可以像缓冲层141一样由无机材料形成。例如，第一层间绝缘层143可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
中间金属层IM设置在第一层间绝缘层143上。此外，中间金属层IM与驱动晶体管160的栅电极161交叠。因此，在中间金属层IM与驱动晶体管160的栅电极161交叠的区域中形成存储电容器。具体地，驱动晶体管160的栅电极161、第一层间绝缘层143和中间金属层IM形成存储电容器。然而，中间金属层IM的位置不限于此。中间金属层IM可以以各种方式与另一电极交叠以形成存储电容器。
中间金属层IM可以由各种金属材料中的一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种。另选地，中间金属层IM可以由它们中的两个或更多个的合金形成，或者由它们的多层形成，但不限于此。
第二层间绝缘层144设置在中间金属层IM上。第二层间绝缘层144使开关晶体管150的栅电极151与开关晶体管150的源电极153和漏电极154绝缘。此外，第二层间绝缘层144使中间金属层IM与驱动晶体管160的源电极和漏电极164绝缘。第二层间绝缘层144也可以像缓冲层141一样由无机材料形成。例如，第一层间绝缘层143可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或者氮化硅(SiNx)或氧化硅(SiOx)的多层，但不限于此。
开关晶体管150的源电极153和漏电极154设置在第二层间绝缘层144上。此外，驱动晶体管160的源电极和漏电极164设置在第二层间绝缘层144上。开关晶体管150的源电极153和漏电极154被设置成在同一层上彼此隔开。此外，尽管图3未例示驱动晶体管160的源极，但是驱动晶体管160的源电极也被设置为与驱动晶体管160的漏电极164在同一层上间隔开。在开关晶体管150中，源电极153和漏电极154可以电连接到有源层152以与有源层152接触。此外，在驱动晶体管160中，源电极和漏电极164可以电连接到有源层162以与有源层162接触。此外，开关晶体管150的漏电极154可以电连接到驱动晶体管160的栅电极161，以通过接触孔与驱动晶体管160的栅电极161接触。
源电极153和漏电极154和164可以由各种金属材料中的一种形成，例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种。另选地，源电极153和漏电极154和164可以由它们中的两个或更多个的合金形成，或者由它们的多层形成，但是不限于此。
此外，在本公开中，已经将驱动晶体管160描述为具有共面结构，但是也可以使用具有交错结构等的各种类型的晶体管。此外，在本说明书中，晶体管不仅可以形成为顶栅结构，而且可以形成为底栅结构。
选通焊盘GP和数据焊盘DP可以设置在第二层间绝缘层144上。
具体地，参照图4，选通焊盘GP用于将选通电压传送到多个子像素SPX。选通焊盘GP通过接触孔连接到第一连接线181。另外，从第一连接线181提供的选通电压可以通过形成在第一板图案121上的线从选通焊盘GP传送到开关晶体管150的栅电极151。
另外，参照图3，数据焊盘DP用于向多个子像素SPX传送数据电压。数据焊盘DP通过接触孔连接到第二连接线182。另外，从第二连接线182提供的数据电压可以通过形成在第一板图案121上的线从数据焊盘DP传送到开关晶体管150的源电极153。
此外，参照图3，电压焊盘VP是用于将低电位电压传送到多个子像素SPX的焊盘。电压焊盘VP通过接触孔连接到第一连接线181。另外，从第一连接线181提供的低电位电压可以通过形成在第一板图案121上的线从电压焊盘VP传送到LED 170的n电极174。
选通焊盘GP和数据焊盘DP可以由与源电极153和漏电极154和164相同的材料形成，但不限于此。
参照图3，钝化层145形成在开关晶体管150和驱动晶体管160上。钝化层145覆盖开关晶体管150和驱动晶体管160，以保护开关晶体管150和驱动晶体管160免受湿气、氧气等的渗透。钝化层145可以由无机材料形成并且形成为单层或多层，但不限于此。
此外，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以仅在它们与多个第一板图案121交叠的区域中被图案化和形成。栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可以像缓冲层141一样由无机材料形成。因此，在显示装置100被拉伸的同时，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可能容易损坏，例如容易破裂。因此，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145可以不形成在多个第一板图案121之间的区域中，并且可以被图案化成多个第一板图案121的形状并且仅形成在多个第一板图案121的上部上。
平坦化层146形成在钝化层145上。平坦化层146用于使开关晶体管150和驱动晶体管160的上部平坦化。平坦化层146可以形成为单层或多层，并且可以由有机材料形成。因此，平坦化层146也可以称为有机绝缘层。例如，平坦化层146可以由丙烯酸基有机材料形成，但不限于此。
参照图3，平坦化层146可以设置在多个第一板图案121上，以覆盖缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的上表面和侧表面。另外，平坦化层146与多个第一板图案121一起围绕缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。具体地，平坦化层146可以设置成覆盖钝化层145的上表面和侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面、以及多个第一板图案121的上表面的一部分。因此，平坦化层146可以补偿缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面之间的台阶。此外，平坦化层146可以增强平坦化层146与设置在平坦化层146的侧表面上的连接线181和182之间的粘附强度。
参照图3，平坦化层146的侧表面的倾角可以比缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面的倾角小。例如，平坦化层146的侧表面可以具有比钝化层145的侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面平缓的坡度。因此，与平坦化层146的侧表面接触的连接线181和182被设置成具有平缓的坡度。因此，当显示装置100被拉伸时，可以减小连接线181和182中产生的应力。此外，可以抑制连接线181和182中的裂纹或连接线181和182从平坦化层146的侧表面剥离。
参照图2至图4，连接线181和182是指电连接设置在多个第一板图案121上的焊盘的线。连接线181和182设置在多个第一线图案122上。另外，连接线181和182还可以在多个第一板图案121上延伸以电连接到多个第一板图案121上的选通焊盘GP和数据焊盘DP。此外，参照图5，第一线图案122不设置在多个第一板图案121之间的没有设置连接线181和182的区域中。
连接线181和182包括第一连接线181和第二连接线182。第一连接线181和第二连接线182设置在多个第一板图案121之间。具体地，第一连接线181是指连接线181和182当中的在多个第一板图案121之间沿X轴方向X延伸的线。第二连接线182是指连接线181和182当中的在多个第一板图案121之间沿Y轴方向延伸的线。
连接线181和182可以由诸如铜(Cu)、铝(Al)、钛(Ti)或钼(Mo)之类的金属材料形成，或者连接线181和182可以具有诸如铜/钼-钛(Cu/MoTi)、钛/铝/钛(Ti/Al/Ti)等金属材料的层压结构，但不限于此。
在通用显示装置的显示面板中，诸如多条选通线和多条数据线之类的各种线以直线延伸并设置在多个子像素之间，并且多个子像素连接到单条信号线。因此，在通用显示装置的显示面板中，诸如选通线、数据线、高电位电压线和参考电压线之类的各种线在基板上从有机发光显示装置的显示面板的一侧连续延伸到另一侧。
与此不同的是，在根据本公开的示例性实施方式的显示装置100中，以直线形成并被认为用于通用有机发光显示装置的显示面板中的诸如选通线、数据线、高电位电压线、参考电压线和初始化电压线等的各种线仅设置在多个第一板图案121和多个第二板图案123上。在根据本公开的示例性实施方式的显示装置100中，以直线形成的线仅设置在多个第一板图案121和多个第二板图案123上。
在根据本公开的示例性实施方式的显示装置100中，两个相邻的第一板图案121上的焊盘可以通过连接线181和182连接。因此，连接线181和182将两个相邻的第一板图案121上的选通焊盘GP或数据焊盘DP电连接。因此，根据本公开的示例性实施方式的显示装置100可以包括多条连接线181和182，以电连接多个第一板图案121之间的各种线，诸如选通线、数据线、高电位电压线和参考电压线。例如，选通线可以设置在沿第一方向X彼此相邻设置的多个第一板图案121上。此外，选通焊盘GP可以设置在选通线的两端上。在这种情况下，沿第一方向X彼此相邻设置的多个第一板图案121上的多个选通焊盘GP可以通过用作选通线的第一连接线181彼此连接。因此，设置在多个第一板图案121上的选通线和设置在第一线图案122上的第一连接线181可以用作单条选通线。上述选通线可以被称为扫描信号线。此外，可以包括在显示装置100中的所有各种线当中的沿第一方向X延伸的线(诸如发光信号线、低电位电压线和高电位电压线)也可以如上所述通过第一连接线181电连接。
参照图2和图4，第一连接线181可以将沿第一方向X彼此相邻设置的多个第一板图案121上的选通焊盘GP当中的位于并排设置的两个第一板图案121上的选通焊盘GP连接起来。第一连接线181可以用作选通线、发光信号线、高电位电压线或低电位电压线，但不限于此。沿第一方向X设置的多个第一板图案121上的选通焊盘GP可以通过用作选通线的第一连接线181连接。可以将单个选通电压传送到选通焊盘GP。
此外，参照图2和图3，第二连接线182可以将沿第二方向Y彼此相邻设置的多个第一板图案121上的数据焊盘DP当中的位于并排设置的两个第一板图案121上的数据焊盘DP连接起来。第二连接线182可以用作数据线、高电位电压线、低电位电压线或参考电压线，但不限于此。沿第二方向Y设置的多个第一板图案121上的内部线可以通过用作数据线的多条第二连接线182连接。可以向其传送单个数据电压。
如图4所示，第一连接线181可以与设置在第一板图案121上的平坦化层146的上表面和侧表面接触。另外，第一连接线181可以延伸到第一线图案122的上表面。第二连接线182可以设置为与设置在第一板图案121上的平坦化层146的上表面和侧表面接触。另外，第二连接线182可以延伸到第一线图案122的上表面。
然而，如图5所示，不需要在没有设置第一连接线181和第二连接线182的区域中设置刚性图案，因此，在没有第一连接线181和第二连接线182的情况下，不设置作为刚性图案的第一线图案122。
此外，参照图3，堤部147形成在连接焊盘CNT、连接线181和182以及平坦化层146上。堤部147是用于区分相邻子像素SPX的组件。堤部147被设置为覆盖连接焊盘CNT、连接线181和182以及平坦化层146的至少一部分。堤部147可以由绝缘材料形成。此外，堤部147可以包含黑色材料。由于堤部147包含黑色材料，所以堤部147用于隐藏通过显示区域AA可见的线。堤部147可以由例如透明的碳基混合物形成。具体地，堤部147可以包含炭黑，但不限于此。堤部147也可以由透明绝缘材料形成。此外，尽管在图5示出堤部147的高度比LED 70的高度低，但是堤部147的高度不限于此，并且堤部147的高度可以与LED 170的高度相同或者甚至高于LED 170的高度。
参照图3，LED 170设置在连接焊盘CNT和第一连接线181上。LED 170包括n型层171、有源层172、p型层173、n电极174和p电极175。根据本公开的示例性实施方式的显示装置100的LED 170具有倒装芯片结构，其中n电极174和p电极175形成在其一个表面上。
可以通过将n型杂质注入具有优异结晶度的氮化镓(GaN)中来形成n型层171。n型层171可以设置在由发光材料形成的单独的基底基板上。
有源层172设置在n型层171上。有源层172是LED 170中发光的发光层，并且可以由氮化物半导体形成，例如，氮化铟镓(InGaN)。p型层173设置在有源层172上。可以通过将p型杂质注入氮化镓(GaN)中来形成p型层173。
如上所述，通过顺序层叠n型层171、有源层172和p型层173，然后蚀刻这些层的预定区域，由此形成n电极174和p电极175，来制造根据本公开的示例性实施方式的LED 170。在这种情况下，预定区域是将n电极174和p电极175彼此分离的空间，并且被蚀刻以暴露n型层171的一部分。换句话说，LED 170的将设置n电极174和p电极175的表面可以不是平坦的，并且可以具有不同的高度水平。
以此方式，n电极174设置在蚀刻区域中，并且n电极174可以由导电材料形成。另外，p电极175设置在非蚀刻区域中，并且p电极175也可以由导电材料形成。例如，n电极174设置在通过蚀刻工艺暴露的n型层171上，并且p电极175设置在p型层173上。p电极175可以由与n电极174相同的材料形成。
粘合剂层AD设置在连接焊盘CNT和第一连接线181的上表面上以及连接焊盘CNT与第一连接线181之间。因此，LED 170可以接合到连接焊盘CNT和第一连接线181上。在这种情况下，n电极174可以设置在第一连接线181上，并且p电极175可以设置在连接焊盘CNT上。
粘合剂层AD可以是通过将导电球分散在绝缘基底构件中而形成的导电粘合剂层。因此，当向粘合剂层AD施加热或压力时，导电球电连接以在粘合剂层AD的被施加热或压力的部分中具有导电性。此外，粘合剂层AD的未施加压力的区域可以具有绝缘特性。例如，n电极174通过粘合剂层AD电连接到第一连接线181，并且p电极175通过粘合剂层AD电连接到连接焊盘CNT。在通过喷墨方法等将粘合剂层AD施加到第一连接线181和连接焊盘CNT的上表面之后，可以将LED 170转移到粘合剂层AD上。然后，LED 170可以被按压和加热，由此将连接焊盘CNT电连接到p电极175，并将第一连接线181电连接到n电极174。然而，除了粘合剂层AD的设置于n电极174与第一连接线181之间的部分以及粘合剂层AD的设置于p电极175与连接焊盘CNT之间的部分之外，粘合剂层AD的其它部分具有绝缘特性。此外，粘合剂层AD可以单独地设置在连接焊盘CNT和第一连接线181中的每一者上。
此外，连接焊盘CNT电连接到驱动晶体管160的漏电极164，并且从驱动晶体管160接收用于驱动LED 170的驱动电压。尽管图3例示了驱动晶体管160的连接焊盘CNT和漏电极164彼此间接连接而不直接接触它们，但本公开不限于此，并且驱动晶体管160的连接焊盘CNT和漏电极164可以直接接触。另外，用于驱动LED 170的低电位驱动电压被施加到第一连接线181。因此，当显示装置100开启时，施加到连接焊盘CNT和第一连接线181的不同电压电平分别被传送到n电极174和p电极175，使得LED 170发光。
上基板112用于支撑设置在上基板112下方的各种组件。具体地，可以通过在下基板111和第一板图案121上涂覆并硬化用于形成上基板112的材料来形成上基板112。因此，上基板112可以设置为与下基板111、第一板图案121、第一线图案122以及连接线181和182交叠。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由例如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)和聚四氟乙烯(PTFE)的弹性体形成。因此，上基板112可以具有柔性。然而，上基板112的材料不限于此。
此外，尽管在图3中未示出，偏光层也可以设置在上基板112上。偏光层使从显示装置100的外部入射的光偏光并减少外部光的反射。此外，代替偏光层，其它光学膜等可以设置在上基板112上。
另外，可以设置填充层190，该填充层190设置在下基板111的整个表面上并且填充上基板112与设置在下基板111上的组件之间的间隙。填充层190可以由可固化粘合剂形成。具体地，用于形成填充层190的材料涂覆在下基板111的整个表面上，然后固化，使得填充层190可以设置在上基板112与设置在下基板111上的组件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以包括丙烯酸粘合剂、硅树脂粘合剂和聚氨酯粘合剂。
<显示区域的电路结构和驱动方法>
图6A和图6B是根据本公开的示例性实施方式的显示装置的子像素的电路图。
具体地，图6A例示了根据本公开的示例性实施方式的显示装置的子像素包括一个发光元件LED的情况。此外，图6B例示了根据本公开的示例性实施方式的显示装置的子像素包括两个发光元件LED1和LED2的情况。
作为参考，图3所示的开关晶体管150可以对应于图6A和图6B的第一晶体管T1，图3所示的驱动晶体管160可以对应于图6A和图6B的驱动晶体管DT，并且图3所示的LED 170可以对应于图6A和图6B的发光元件LED或者LED1和LED2。
如图6B所示，根据本公开的示例性实施方式，两个发光元件LED1和LED2可以在显示装置的一个子像素中并联连接。也就是说，两个发光元件LED1和LED2的相应阳极可以彼此连接，并且两个发光元件LED1和LED2的相应阴极可以全部连接到低电位电压VSS线。
因此，当两个发光元件LED1和LED2中的一个LED1由于缺陷(例如，传送缺陷)而不发光时，两个LED LED1和LED2中的另一LED2可以正常发光。也就是说，两个发光元件LED1和LED2中的另一个可以执行冗余LED的功能。结果，根据本公开的示例性实施方式的显示装置包括冗余LED，使得可以提高显示装置的良率(yield)。
在下文中，将参照图6A详细描述子像素的配置和驱动方法。
构成多个子像素中的每个子像素的开关元件可以实现为具有n型或p型MOSFET结构的晶体管。尽管在以下实施方式中例示了p型晶体管，但是本公开不限于此。
另外，晶体管是包括栅电极、源电极和漏电极的三电极元件。源电极是向晶体管提供载流子的电极。在晶体管中，载流子从源电极开始流动。漏电极是使载流子离开晶体管的电极。也就是说，载流子在MOSFET中从源电极流向漏电极。在n型MOSFET(NMOS)的情况下，由于载流子是电子，所以源电极的电压低于漏电极的电压，使得电子可以从源电极流向漏电极。在n型MOSFET中，由于电子从源电极流向漏电极，因此电流的方向从漏电极流向源电极。在p型MOSFET(PMOS)的情况下，由于载流子是空穴，所以源电极的电压高于漏电极的电压，使得空穴可以从源电极流向漏电极。在p型MOSFET中，由于空穴从源电极流向漏电极，因此电流从源电极流向漏电极。应当注意，MOSFET的源电极和漏电极不是固定的。例如，MOSFET的源电极和漏电极可以根据施加的电压而改变。本发明不应受以下实施方式中的晶体管的源电极和漏电极的限制。
每个子像素包括发光元件LED、驱动晶体管DT、第一晶体管T1至第六晶体管T6以及存储电容器Cst。但是实施方式不限于此。例如，每个子像素可以包括更多或更少的晶体管。
发光元件LED通过从驱动晶体管DT提供的驱动电流而发光。发光元件LED的阳极电极连接到第四晶体管T4和第五晶体管T5，并且发光元件LED的阴极电极连接到低电位电压VSS的输入端子。
驱动晶体管DT根据其栅极-源极电压Vgs控制施加到发光元件LED的驱动电流。另外，驱动晶体管DT的源电极连接到第一节点N1，驱动晶体管DT的栅电极连接到第二节点N2，并且驱动晶体管DT的漏电极连接到第二晶体管T2和第四晶体管T4。
第一晶体管T1将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。第一晶体管T1包括连接到数据线的源电极、连接到第一节点N1的漏电极以及连接到传送第二扫描信号SCAN2的第二扫描信号线的栅电极。因此，第一晶体管T1响应于作为导通电平的低电平的第二扫描信号SCAN2而将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。
第二晶体管T2将驱动晶体管DT的栅电极和漏电极二极管连接。第二晶体管T2包括连接到驱动晶体管DT的漏电极的源电极、连接到作为驱动晶体管DT的栅电极的第二节点N2的漏电极、以及连接到传送第二扫描信号SCAN2的第二扫描信号线的栅电极。因此，第二晶体管T2响应于作为导通电平的低电平的第二扫描信号SCAN2而将驱动晶体管DT的栅电极和漏电极二极管连接。
第三晶体管T3向作为驱动晶体管DT的源电极的第一节点N1施加高电位电压VDD。第三晶体管T3包括连接到第三节点N3的源电极、连接到第一节点N1的漏电极以及连接到传送发光信号EM的发光信号线的栅电极，第三节点N3连接到传送高电位电压VDD的高电位电压线。因此，第三晶体管T3响应于作为导通电平的低电平的发光信号EM而将高电位电压VDD施加到作为驱动晶体管DT的源电极的第一节点N1。
第四晶体管T4在驱动晶体管DT和发光元件LED之间形成电流路径。第四晶体管T4包括连接到驱动晶体管DT的漏电极的源电极、连接到发光元件LED的漏电极、以及连接到传送发光信号EM的发光信号线的栅电极。因此，第四晶体管T4响应于发光信号EM而在发光元件LED和驱动晶体管DT的漏电极之间形成电流路径。
第五晶体管T5向发光元件LED的阳极电极施加初始化电压Vini。第五晶体管T5包括连接到传送初始化电压Vini的初始化电压线的源电极、连接到发光元件LED的阳极电极的漏电极、以及连接到传送第二扫描信号SCAN2的第二扫描信号线的栅电极。因此，第五晶体管T5响应于作为导通电平的低电平的第二扫描信号SCAN2而将初始化电压Vini施加到发光元件LED的阳极电极。
第六晶体管T6向作为驱动晶体管DT的栅电极的第二节点N2施加初始化电压Vini。第六晶体管T6包括连接到传送初始化电压Vini的初始化电压线的源电极、连接到作为驱动晶体管DT的栅电极的第二节点N2的漏电极、以及连接到传送第一扫描信号SCAN1的第一扫描信号线的栅电极。因此，第六晶体管T6响应于作为导通电平的低电平的第一扫描信号SCAN1而向作为驱动晶体管DT的栅电极的第二节点N2施加初始化电压Vini。
存储电容器Cst包括连接到第二节点N2的第一电极和连接到第三节点N3的第二电极。也就是说，存储电容器Cst的一个电极连接到驱动晶体管DT的栅电极，而存储电容器Cst的另一电极连接到传送高电位电压VDD的高电位电压线。
图7是例示根据本公开的示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图8A是在初始时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
图8B是在采样时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
图8C是在发光时段期间根据本公开的示例性实施方式的显示装置的像素的电路图。
参照图7至图8C，将如下描述根据本公开的示例性实施方式的显示装置的驱动。
此外，参照图7和图8A，在初始时段Initial期间，第一扫描信号SCAN1是作为导通电平的低电平，第二扫描信号SCAN2是作为截止电平的高电平，而发光信号EM是作为截止电平的高电平。因此，第六晶体管T6导通以将初始化电压Vini施加到第二节点N2。结果，驱动晶体管DT的栅电极被初始化为初始化电压Vini。初始化电压Vini可以在充分低于发光元件LED的操作电压的电压范围内选择，并且可以被设置为等于或低于低电位电压VSS的电压。此外，在初始时段Initial中，高电位电压VDD保持在第三节点N3处。
此外，参照图7和图8B，在采样时段Sampling期间，第一扫描信号SCAN1是作为截止电平的高电平，第二扫描信号SCAN2是作为导通电平的低电平，而发光信号EM是作为截止电平的高电平。此外，在采样时段Sampling期间，第一晶体管T1导通，使得数据电压Vdata被施加到第一节点N1。另外，由于第二晶体管T2也被导通，所以驱动晶体管DT被二极管连接，并且驱动晶体管DT的栅电极和漏电极被短路，使得驱动晶体管DT像二极管一样操作。
在采样时段Sampling中，电流在驱动晶体管DT的源极和漏极之间流动。由于驱动晶体管DT的栅电极和漏电极处于二极管连接状态，所以第二节点N2的电压通过从源电极流向漏电极的电流而增加，直到驱动晶体管DT的栅极-源极电压Vgs变为Vth为止。在采样时段Sampling期间，第二节点N2的电压被充入与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth。
此外，在采样时段Sampling中，第五晶体管T5导通以将初始化电压Vini施加到发光元件LED的阳极电极。此外，即使在采样时段Sampling中，高电位电压VDD也保持在第三节点N3处。
此外，参照图7和图8C，在发光时段Emission期间，第一扫描信号SCAN1是作为截止电平的高电平，第二扫描信号SCAN2是作为截止电平的高电平，并且发光信号EM是作为导通电平的低电平。因此，第三晶体管T3导通，以将高电位电压VDD施加到第一节点N1。另外，第四晶体管T4也导通以在驱动晶体管DT和发光元件LED之间形成电流路径。结果，穿过驱动晶体管DT的源电极和漏电极的驱动电流被施加到发光元件LED。
也就是说，作为驱动晶体管DT的栅电极的第二节点N2的电压是与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth，并且作为驱动晶体管DT的源电极的第一节点N1的电压是高电位电压VDD。因此，驱动晶体管DT的栅极-源极电压Vgs可以是Vdata+Vth-VDD。
在发光时段Emission期间，关于流过发光元件LED的驱动电流Iled的关系表达式如下面的式1所示。
[式1]
Iled＝k*(Vgs-Vth)^2＝k*(Vdata+Vth-VDD-Vth)^2＝k*(Vdata-VDD)^2
在式1中，k表示由驱动晶体管DT的电子迁移率、寄生电容和沟道电容确定的比例常数。
如[式1]所示，在驱动电流Iled的关系表达式中擦除了驱动晶体管DT的阈值电压Vth分量。这意味着在根据本公开的显示装置中，即使阈值电压Vth改变，驱动电流Iled也不改变。也就是说，根据本公开的示例性实施方式的显示装置可以与阈值电压Vth的变化量无关地对数据电压进行编程。
另外，在根据本公开的示例性实施方式的显示装置中，作为恒定的电源电压的高电位电压VDD被施加到存储电容器Cst。由此，可以稳定存储电容器Cst，使得即使存储电容器Cst的尺寸被设计为较小，也可以正常地驱动像素电路。因此，减小了存储电容器Cst在一个子像素中所占据的面积，使得可以如图6B所示在子像素中设置冗余LED。结果，由于上述电路结构，可以提高根据本公开的示例性实施方式的显示装置的良率。
在下文中，将描述根据本公开的另一示例性实施方式的显示装置。本公开的示例性实施方式和本公开的另一示例性实施方式在子像素的电路配置和驱动方法方面具有差异。因此，将省略对本公开的示例性实施方式和本公开的另一示例性实施方式的重叠部分的描述，并且将主要描述本公开的示例性实施方式和本公开的另一示例性实施方式之间的差异。
<本公开的另一示例性实施方式>
图9A和图9B是根据本公开的另一示例性实施方式的显示装置的子像素的电路图。
具体地，图9A例示了根据本公开的另一示例性实施方式的显示装置的子像素包括一个发光元件LED的情况。此外，图9B例示了根据本公开的另一示例性实施方式的显示装置的子像素包括两个发光元件LED1和LED2的情况。
作为参考，图3所示的开关晶体管150可以对应于图9A和图9B的第一晶体管T1，图3所示的驱动晶体管160可以对应于图9A和图9B的驱动晶体管DT，并且图3所示的LED 170可以对应于图9A和图9B的发光元件LED或者LED1和LED2。
如图9B所示，根据本公开的另一示例性实施方式，两个发光元件LED1和LED2可以在显示装置的一个子像素中并联连接。也就是说，两个发光元件LED1和LED2的相应阳极可以彼此连接，并且两个发光元件LED1和LED2的相应阴极可以全部连接到低电位电压VSS线。
因此，当两个发光元件LED1和LED2中的一个LED1由于传送缺陷而不发光时，两个LED LED1和LED2中的另一LED2可以正常发光。也就是说，两个发光元件LED1和LED2中的另一个可以执行冗余LED的功能。结果，根据本公开的示例性实施方式的显示装置包括冗余LED，使得可以提高显示装置的良率。
在下文中，将参照图9A详细描述子像素的配置和驱动方法。
在根据本公开的另一示例性实施方式的显示装置中，每个子像素包括发光元件LED、驱动晶体管DT、第一晶体管T1至第五晶体管T5以及存储电容器Cst。
发光元件LED通过从驱动晶体管DT提供的驱动电流发光。发光元件LED的阳极电极连接到第四晶体管T4和第五晶体管T5，并且发光元件LED的阴极电极连接到低电位电压VSS的输入端子。
驱动晶体管DT根据其栅极-源极电压Vgs控制施加到发光元件LED的驱动电流。另外，驱动晶体管DT的源电极连接到第一节点N1，驱动晶体管DT的栅电极连接到第二节点N2，并且驱动晶体管DT的漏电极连接到第二晶体管T2和第四晶体管T4。
第一晶体管T1将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。第一晶体管T1包括连接到数据线的源电极、连接到第一节点N1的漏电极以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第一晶体管T1响应于作为导通电平的低电平的扫描信号SCAN而将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。
第二晶体管T2将驱动晶体管DT的栅电极和漏电极二极管连接。第二晶体管T2包括连接到驱动晶体管DT的漏电极的源电极、连接到作为驱动晶体管DT的栅电极的第二节点N2的漏电极、以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第二晶体管T2响应于作为导通电平的低电平的扫描信号SCAN而将驱动晶体管DT的栅电极和漏电极二极管连接。
第三晶体管T3向作为驱动晶体管DT的源电极的第一节点N1施加高电位电压VDD。第三晶体管T3包括连接到第三节点N3的源电极、连接到第一节点N1的漏电极以及连接到传送发光信号EM的发光信号线的栅电极，第三节点N3连接到传送高电位电压VDD的高电位电压线。因此，第三晶体管T3响应于作为导通电平的低电平的发光信号EM而将高电位电压VDD施加到作为驱动晶体管DT的源电极的第一节点N1。
第四晶体管T4在驱动晶体管DT和发光元件LED之间形成电流路径。第四晶体管T4包括连接到驱动晶体管DT的漏电极的源电极、连接到发光元件LED的漏电极、以及连接到传送发光信号EM的发光信号线的栅电极。因此，第四晶体管T4响应于发光信号EM而在发光元件LED和驱动晶体管DT的漏电极之间形成电流路径。
第五晶体管T5向发光元件LED的阳极电极施加初始化电压Vini。第五晶体管T5包括连接到传送初始化电压Vini的初始化电压线的源电极、连接到发光元件LED的阳极电极的漏电极、以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第五晶体管T5响应于作为导通电平的低电平的扫描信号SCAN而将初始化电压Vini施加到发光元件LED的阳极电极。
存储电容器Cst包括连接到第二节点N2的第一电极和连接到第三节点N3的第二电极。也就是说，存储电容器Cst的一个电极连接到驱动晶体管DT的栅电极，存储电容器Cst的另一电极连接到传送高电位电压VDD的高电位电压线。
图10是例示根据本公开的另一示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图11A是在初始时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图11B是在采样时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
图11C是在发光时段期间根据本公开的另一示例性实施方式的显示装置的像素的电路图。
将参照图10至图11C描述根据本公开的另一示例性实施方式的显示装置的驱动。
此外，参照图10和图11A，在初始时段Initial期间，扫描信号SCAN是作为导通电平的低电平，并且发光信号EM是作为导通电平的低电平。因此，第二晶体管T2、第四晶体管T4和第五晶体管T5导通，以将初始化电压Vini施加到第二节点N2。结果，驱动晶体管DT的栅电极被初始化为初始化电压Vini。初始化电压Vini可以在充分低于发光元件LED的操作电压的电压范围内选择，并且可以被设置为等于或低于低电位电压VSS的电压。
另外，在初始时段Initial中，第一晶体管T1导通，并且数据电压Vdata可以等于初始化电压Vini。因此，初始化电压Vini被施加到第一节点N1。此外，在初始时段Initial中，高电位电压VDD保持在第三节点N3处。
此外，参照图10和图11B，在采样时段Sampling期间，扫描信号SCAN是作为导通电平的低电平，并且发光信号EM是作为截止电平的高电平。此外，在采样时段Sampling期间，第一晶体管T1导通，使得数据电压Vdata被施加到第一节点N1。另外，由于第二晶体管T2也被导通，所以驱动晶体管DT被二极管连接，并且驱动晶体管DT的栅电极和漏电极被短路，使得驱动晶体管DT像二极管一样操作。
在采样时段Sampling中，电流在驱动晶体管DT的源极和漏极之间流动。由于驱动晶体管DT的栅电极和漏电极处于二极管连接状态，所以第二节点N2的电压通过从源电极流向漏电极的电流而增加，直到驱动晶体管DT的栅极-源极电压Vgs变为Vth为止。在采样时段Sampling期间，第二节点N2的电压被充入与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth。
此外，在采样时段Sampling中，第五晶体管T5导通以将初始化电压Vini施加到发光元件LED的阳极电极。此外，即使在采样时段Sampling中，高电位电压VDD也保持在第三节点N3处。
此外，参照图10和图11C，在发光时段Emission期间，扫描信号SCAN是作为截止电平的高电平，并且发光信号EM是作为导通电平的低电平。因此，第三晶体管T3导通，以将高电位电压VDD施加到第一节点N1。另外，第四晶体管T4也导通以在驱动晶体管DT和发光元件LED之间形成电流路径。结果，穿过驱动晶体管DT的源电极和漏电极的驱动电流被施加到发光元件LED。
也就是说，作为驱动晶体管DT的栅电极的第二节点N2的电压是与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth，并且作为驱动晶体管DT的源电极的第一节点N1的电压是高电位电压VDD。因此，驱动晶体管DT的栅极-源极电压Vgs可以是Vdata+Vth-VDD。
在发光时段Emission期间，关于流过发光元件LED的驱动电流的关系表达式如下面的式1所示。
[式1]
Iled＝k*(Vgs-Vth)^2＝k*(Vdata+Vth-VDD-Vth)^2＝k*(Vdata-VDD)^2
在式1中，k表示由驱动晶体管DT的电子迁移率、寄生电容和沟道电容确定的比例常数。
如[式1]所示，在驱动电流Iled的关系表达式中擦除了驱动晶体管DT的阈值电压Vth分量。这意味着在根据本公开的显示装置中，即使阈值电压Vth改变，驱动电流Iled也不改变。也就是说，根据本公开的另一示例性实施方式的显示装置可以与阈值电压Vth的变化量无关地对数据电压进行编程。
另外，在根据本公开的另一示例性实施方式的显示装置中，作为恒定电源电压的高电位电压VDD被施加到存储电容器Cst。因此，可以稳定存储电容器Cst，使得即使存储电容器Cst的尺寸被设计为较小，也可以正常地驱动像素电路。因此，减小了存储电容器Cst在一个子像素中所占据的面积，使得可以如图9B所示在子像素中设置冗余LED。结果，由于上述电路结构，可以提高根据本公开的另一示例性实施方式的显示装置的良率。
另外，与根据本公开的示例性实施方式的显示装置相比，根据本公开的另一示例性实施方式的显示装置可以允许扫描线的数量的减少。因此，可以减少根据本公开的另一示例性实施方式的显示装置中的拉伸线的数量。因此，由于拉伸线的数量的减少，可以提高拉伸比和拉伸可靠性。将参照图12和图13描述其详细描述。
图12是用于解释根据本公开的示例性实施方式的显示装置的连接线的布置关系的图。
图13是用于解释根据本公开的另一示例性实施方式的显示装置的连接线的布置关系的图。
如图12所示，在根据本公开的示例性实施方式的显示装置中，需要连接到一个像素PX的五条第一连接线181，并且需要连接到一个像素PX的四条第二连接线182。
具体地，五条第一连接线181中的每一条包括传送第一扫描信号SCAN1的第一扫描信号线、传送第二扫描信号SCAN2的第二扫描信号线、传送发光信号EM的发光信号线、传送低电位电压VSS的低电位电压线和传送高电位电压VDD的高电位电压线。另外，四条第二连接线182中的每一条包括传送红色数据电压Data_R的红色数据线、传送绿色数据电压Data_G的绿色数据线、传送蓝色数据电压Data_B的蓝色数据线、以及传送初始化电压Vini的初始化电压线。
在根据本公开的示例性实施方式的显示装置中，基于沿第一方向X延伸的第一连接线181的拉伸率(或拉伸长度比)如下。基于100ppi(每英寸像素)，在拉伸第一连接线181之前第一连接线181在第一方向X上的长度为127μm，并且完全拉伸的第一连接线181在第一方向X上的长度为183μm。因此，在根据本公开的示例性实施方式的显示装置中，基于沿第一方向X延伸的第一连接线181的拉伸率(或拉伸长度比)为1.4(＝183μm/127μm)。
与此不同，如图13所示，在根据本公开的另一示例性实施方式的显示装置中，需要连接到一个像素PX的四条第一连接线181，并且需要连接到一个像素PX的四条第二连接线182。
具体地，四条第一连接线181中的每一条包括传送扫描信号SCAN的扫描信号线、传送发光信号EM的发光信号线、传送低电位电压VSS的低电位电压线和传送高电位电压VDD的高电位电压线。另外，四条第二连接线182中的每一条包括传送红色数据电压Data_R的红色数据线、传送绿色数据电压Data_G的绿色数据线、传送蓝色数据电压Data_B的蓝色数据线、以及传送初始化电压Vini的初始化电压线。
在根据本公开的另一示例性实施方式的显示装置中，基于沿第一方向X延伸的第一连接线181的拉伸率(或拉伸长度比)如下。基于100ppi(每英寸像素)，在拉伸第一连接线181之前第一连接线181在第一方向X上的长度为127μm，并且完全拉伸的第一连接线181在第一方向X上的长度为240μm。因此，在根据本公开的另一示例性实施方式的显示装置中，基于沿第一方向X延伸的第一连接线181的拉伸率(或拉伸长度比)为1.9(＝240μm/127μm)。
结果，在根据本公开的另一示例性实施方式的显示装置中，可以看出，通过将像素电路配置为使扫描信号线集成，显示装置的拉伸率提高了35％或更多。
在下文中，将描述根据本公开的又一示例性实施方式的显示装置。本公开的示例性实施方式和本公开的又一示例性实施方式仅在存储电容器的连接关系方面具有差异。因此，将省略对本公开的示例性实施方式和本公开的又一示例性实施方式的重叠部分的描述，并且将主要描述本公开的示例性实施方式和本公开的又一示例性实施方式之间的差异。
<本公开的又一示例性实施方式>
图14A和图14B是根据本公开的又一示例性实施方式的显示装置的子像素的电路图。
具体地，图14A例示了根据本公开的又一示例性实施方式的显示装置的子像素包括一个发光元件LED的情况。此外，图14B例示了根据本公开的又一示例性实施方式的显示装置的子像素包括两个发光元件LED1和LED2的情况。
作为参考，图3所示的开关晶体管150可以对应于图14A和图14B的第一晶体管T1，图3所示的驱动晶体管160可以对应于图14A和图14B的驱动晶体管DT，并且图3所示的LED170可以对应于图14A和图14B的发光元件LED或者LED1和LED2。
如图14B所示，根据本公开的又一示例性实施方式，两个发光元件LED1和LED2可以在显示装置的一个子像素中并联连接。也就是说，两个发光元件LED1和LED2的相应阳极可以彼此连接，并且两个发光元件LED1和LED2的相应阴极可以连接到低电位电压VSS线。
因此，当两个发光元件LED1和LED2中的一个LED1由于传送缺陷而不发光时，两个LED LED1和LED2中的另一个LED2可以正常发光。也就是说，两个发光元件LED1和LED2中的另一个可以执行冗余LED的功能。结果，根据本公开的又一示例性实施方式的显示装置包括冗余LED，使得可以提高显示装置的良率。
在下文中，将参照图14A详细描述子像素的配置和驱动方法。
在根据本公开的又一示例性实施方式的显示装置中，每个子像素包括发光元件LED、驱动晶体管DT、第一晶体管T1至第五晶体管T5以及存储电容器Cst。
发光元件LED通过从驱动晶体管DT提供的驱动电流而发光。发光元件LED的阳极电极连接到第四晶体管T4和第五晶体管T5，并且发光元件LED的阴极电极连接到低电位电压VSS的输入端子。
驱动晶体管DT根据其栅极-源极电压Vgs控制施加到发光元件LED的驱动电流。另外，驱动晶体管DT的源电极连接到第一节点N1，驱动晶体管DT的栅电极连接到第二节点N2，并且驱动晶体管DT的漏电极连接到第二晶体管T2和第四晶体管T4。
第一晶体管T1将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。第一晶体管T1包括连接到数据线的源电极、连接到第一节点N1的漏电极以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第一晶体管T1响应于作为导通电平的低电平的扫描信号SCAN而将从数据线提供的数据电压Vdata施加到作为驱动晶体管DT的源电极的第一节点N1。
第二晶体管T2将驱动晶体管DT的栅电极和漏电极二极管连接。第二晶体管T2包括连接到驱动晶体管DT的漏电极的源电极、连接到作为驱动晶体管DT的栅电极的第二节点N2的漏电极、以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第二晶体管T2响应于作为导通电平的低电平的扫描信号SCAN而将驱动晶体管DT的栅电极和漏电极二极管连接。
第三晶体管T3向作为驱动晶体管DT的源电极的第一节点N1施加高电位电压VDD。第三晶体管T3包括连接到传送高电位电压VDD的高电位电压线的源电极、连接到第一节点N1的漏电极以及连接到传送发光信号EM的发光信号线的栅电极。因此，第三晶体管T3响应于作为导通电平的低电平的发光信号EM而将高电位电压VDD施加到作为驱动晶体管DT的源电极的第一节点N1。
第四晶体管T4在驱动晶体管DT和发光元件LED之间形成电流路径。第四晶体管T4包括连接到驱动晶体管DT的漏电极的源电极、连接到发光元件LED的漏电极、以及连接到传送发光信号EM的发光信号线的栅电极。因此，第四晶体管T4响应于发光信号EM而在发光元件LED和驱动晶体管DT的漏电极之间形成电流路径。
第五晶体管T5向发光元件LED的阳极电极施加初始化电压Vini。第五晶体管T5包括连接到与传送初始化电压Vini的初始化电压线连接的第三节点N3的源电极、连接到发光元件LED的阳极电极的漏电极、以及连接到传送扫描信号SCAN的扫描信号线的栅电极。因此，第五晶体管T5响应于作为导通电平的低电平的扫描信号SCAN而将初始化电压Vini施加到发光元件LED的阳极电极。
存储电容器Cst包括连接到第二节点N2的第一电极和连接到第三节点N3的第二电极。也就是说，存储电容器Cst的一个电极连接到驱动晶体管DT的栅电极，并且存储电容器Cst的另一电极连接到传送初始化电压Vini的初始化电压线。
图15是例示根据本公开的又一示例性实施方式的显示装置的发光信号和扫描信号的波形图。
图16A是在初始时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
图16B是在采样时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
图16C是在发光时段期间根据本公开的又一示例性实施方式的显示装置的像素的电路图。
将参照图15至图16C描述根据本公开的又一示例性实施方式的显示装置的驱动。
此外，参照图15和图16A，在初始时段Initial期间，扫描信号SCAN是作为导通电平的低电平，并且发光信号EM是作为导通电平的低电平。因此，第二晶体管T2、第四晶体管T4和第五晶体管T5导通，以将初始化电压Vini施加到第二节点N2。结果，驱动晶体管DT的栅电极被初始化为初始化电压Vini。初始化电压Vini可以在充分低于发光元件LED的操作电压的电压范围内选择，并且可以被设置为等于或低于低电位电压VSS的电压。
另外，在初始时段Initial中，第一晶体管T1导通，并且数据电压Vdata可以等于初始化电压Vini。因此，初始化电压Vini被施加到第一节点N1。此外，在初始时段Initial中，初始化电压Vini保持在第三节点N3处。
此外，参照图15和图16B，在采样时段Sampling期间，扫描信号SCAN是作为导通电平的低电平，并且发光信号EM是作为截止电平的高电平。此外，在采样时段Sampling期间，第一晶体管T1导通，使得数据电压Vdata被施加到第一节点N1。另外，由于第二晶体管T2也导通，所以驱动晶体管DT被二极管连接，并且驱动晶体管DT的栅电极和漏电极被短路，使得驱动晶体管DT像二极管一样操作。
在采样时段Sampling中，电流在驱动晶体管DT的源极和漏极之间流动。由于驱动晶体管DT的栅电极和漏电极处于二极管连接状态，所以第二节点N2的电压通过从源电极流向漏电极的电流而增加，直到驱动晶体管DT的栅极-源极电压Vgs变为Vth为止。在采样时段Sampling期间，第二节点N2的电压被充入与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth。
此外，在采样时段Sampling中，第五晶体管T5导通以将初始化电压Vini施加到发光元件LED的阳极电极。此外，在采样时段Sampling中，初始化电压Vini保持在第三节点N3处。
此外，参照图15和图16C，在发光时段期间，扫描信号SCAN是作为截止电平的高电平，并且发光信号EM是作为导通电平的低电平。因此，第三晶体管T3导通，以将高电位电压VDD施加到第一节点N1。另外，第四晶体管T4也导通以在驱动晶体管DT和发光元件LED之间形成电流路径。结果，穿过驱动晶体管DT的源电极和漏电极的驱动电流被施加到发光元件LED。
也就是说，作为驱动晶体管DT的栅电极的第二节点N2的电压是与驱动晶体管DT的阈值电压Vth和数据电压Vdata之和相对应的电压Vdata+Vth，并且作为驱动晶体管DT的源电极的第一节点N1的电压是高电位电压VDD。因此，驱动晶体管DT的栅极-源极电压Vgs可以是Vdata+Vth-VDD。
在发光时段Emission期间，关于流过发光元件LED的驱动电流的关系表达式如下面的式1所示。
[式1]
Iled＝k*(Vgs-Vth)^2＝k*(Vdata+Vth-VDD-Vth)^2＝k*(Vdata-VDD)^2
在式1中，k表示由驱动晶体管DT的电子迁移率、寄生电容和沟道电容确定的比例常数。
如[式1]所示，在驱动电流Iled的关系表达式中擦除了驱动晶体管DT的阈值电压Vth分量。这意味着在根据本公开的显示装置中，即使阈值电压Vth改变，驱动电流Iled也不改变。也就是说，根据本公开的又一示例性实施方式的显示装置可以与阈值电压Vth的变化量无关地对数据电压进行编程。
另外，在根据本公开的又一示例性实施方式的显示装置中，作为恒定的电源电压的初始化电压Vini被施加到存储电容器Cst。因此，可以稳定存储电容器Cst，使得即使存储电容器Cst的尺寸被设计为较小，也可以正常地驱动像素电路。因此，减小了存储电容器Cst在一个子像素中所占据的面积，使得可以如图14B所示在子像素中设置冗余LED。结果，由于上述电路结构，可以提高根据本公开的示例性实施方式的显示装置的良率。
另外，与根据本公开的示例性实施方式的显示装置相比，根据本公开的又一示例性实施方式的显示装置可以允许扫描线的数量的减少。因此，可以减少根据本公开的又一示例性实施方式的显示装置中的拉伸线的数量。因此，由于拉伸线的数量的减少，可以提高拉伸比和拉伸可靠性。
本公开的示例性实施方式也可以描述如下：
根据本公开的示例性实施方式的显示装置可以包括：可拉伸的下基板；图案层，该图案层设置在下基板上并且包括多个板图案和多个线图案；设置在多个板图案中的每一个上的多个像素；以及多条连接线，其设置在多个线图案中的每一个上以连接多个像素，其中，形成在多个像素中的每个像素电路包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，并且可以向存储电容器施加恒定的电源电压。
至少一个发光元件可以包括并联连接的第一发光元件和第二发光元件。
驱动晶体管可以包括连接到第一节点的源电极、连接到第二晶体管和第四晶体管的漏电极、以及连接到第二节点的栅电极，第一晶体管可以包括连接到多条数据线中的一条数据线的源电极、连接到第一节点的漏电极以及连接到扫描信号线的栅电极，第二晶体管可以包括连接到驱动晶体管的漏电极的源电极、连接到第二节点的漏电极以及连接到扫描信号线的栅电极，第三晶体管可以包括连接到高电位电压线的源电极、连接到第一节点的漏电极以及连接到发光信号线的栅电极，第四晶体管可以包括连接到驱动晶体管的漏电极的源电极、连接到至少一个发光元件的漏电极、以及连接到发光信号线的栅电极，第五晶体管可以包括连接到初始化电压线的源电极、连接到至少一个发光元件的漏电极以及连接到扫描信号线的栅电极。
存储电容器的一个电极可以连接到第二节点，并且存储电容器的另一电极可以连接到初始化电压线。
存储电容器的一个电极可以连接到第二节点，并且存储电容器的另一电极可以连接到高电位电压线。
多条连接线可以包括沿第一方向延伸的多条第一连接线和沿第二方向延伸的多条第二连接线。
多条第一连接线可以包括高电位电压线、低电位电压线、发光信号线和扫描信号线，多条第二连接线包括多条数据线和初始化电压线。
多条第一连接线的数量可以与多条第二连接线的数量相同。
多个像素电路中的每个像素电路可以包括：初始时段，其中初始化电压可以被施加到第一节点和第二节点；采样时段，其中第二节点的电压可以被充电至与驱动晶体管的阈值电压和数据电压之和相对应的电压；以及发光时段，其中至少一个发光元件发光。
根据本公开另一示例性实施方式的显示装置可以包括彼此间隔开的多个像素和连接多个像素并且能够被拉伸的多条连接线，形成在多个像素中的每个像素电路可以包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，并且扫描信号和发光信号中的一个可以施加到第一晶体管至第五晶体管中的每一个的栅电极。
至少一个发光元件可以包括并联连接的第一发光元件和第二发光元件。
驱动晶体管可以包括连接到第一节点的源电极、连接到第二晶体管和第四晶体管的漏电极以及连接到第二节点的栅电极。
第一晶体管可以包括连接到多条数据线中的一条数据线的源电极、连接到第一节点的漏电极以及连接到扫描信号线的栅电极，第二晶体管可以包括连接到驱动晶体管的漏电极的源电极、连接到第二节点的漏电极以及连接到扫描信号线的栅电极，第三晶体管可以包括连接到高电位电压线的源电极、连接到第一节点的漏电极以及连接到发光信号线的栅电极，第四晶体管可以包括连接到驱动晶体管的漏电极的源电极、连接到至少一个发光元件的漏电极、以及连接到发光信号线的栅电极，第五晶体管可以包括连接到初始化电压线的源电极、连接到至少一个发光元件的漏电极以及连接到扫描信号线的栅电极。
存储电容器可以连接到初始化电压线，通过该初始化电压线可以施加固定的初始化电压。
存储电容器可以连接到高电位电压线，通过该高电位电压线可以施加固定的高电位电压。
多条连接线可以包括沿第一方向延伸的多条第一连接线和沿第二方向延伸的多条第二连接线。
多条第一连接线可以包括高电位电压线、低电位电压线、发光信号线和扫描信号线，多条第二连接线包括多条数据线和初始化电压线。
多条第一连接线的数量可以与多条第二连接线的数量相同。
可以在以下时段中驱动多个像素电路中的每个像素电路：初始时段，在该初始时段中扫描信号可以是导通电平并且发光信号可以是导通电平；采样时段，在该采样时段中扫描信号可以是导通电平，并且发光信号可以是截止电平；以及发光时段，在该发光时段中扫描信号可以是截止电平，并且发光信号可以是导通电平，在采样时段期间，第二节点的电压可以被充电至与驱动晶体管的阈值电压和数据电压之和相对应的电压Vdata+Vth。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式实现。因此，提供本公开的示例性实施方式仅用于例示性目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是例示性的，并且不限制本公开。本公开的保护范围应当基于所附权利要求来解释，并且在其等效范围内的所有技术构思都应当被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2021年12月29日在韩国提交的韩国专利申请No.10-2021-0190926的权益和优先权，其全部内容在此通过引用明确并入本申请。

Claims (23)

1.一种显示装置，所述显示装置包括：
可拉伸的下基板；
图案层，所述图案层设置在所述下基板上并且包括多个板图案和多个线图案；
多个像素，所述多个像素设置在所述多个板图案中的每一个上；以及
多条连接线，所述多条连接线设置在所述多个线图案中的每一个上以连接设置在不同板图案上的所述多个像素，
其中，形成在所述多个像素中的每个像素电路包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，
其中，向所述存储电容器施加恒定的电源电压。
2.根据权利要求1所述的显示装置，
其中，所述至少一个发光元件包括并联连接的第一发光元件和第二发光元件。
3.根据权利要求2所述的显示装置，
其中，当所述第一发光元件和所述第二发光元件中的一者由于缺陷而不发光时，所述第一发光元件和所述第二发光元件中的另一者正常地发光。
4.根据权利要求1所述的显示装置，
其中，所述驱动晶体管包括连接到第一节点的源电极、连接到第二晶体管和第四晶体管的漏电极以及连接到第二节点的栅电极，
其中，所述第一晶体管包括连接到多条数据线中的一条数据线的源电极、连接到所述第一节点的漏电极以及连接到扫描信号线的栅电极，
其中，所述第二晶体管包括连接到所述驱动晶体管的漏电极的源电极、连接到所述第二节点的漏电极以及连接到所述扫描信号线的栅电极，
其中，第三晶体管包括连接到高电位电压线的源电极、连接到所述第一节点的漏电极以及连接到发光信号线的栅电极，
其中，所述第四晶体管包括连接到所述驱动晶体管的漏电极的源电极、连接到所述至少一个发光元件的漏电极以及连接到所述发光信号线的栅电极，
其中，所述第五晶体管包括连接到初始化电压线的源电极、连接到所述至少一个发光元件的漏电极以及连接到所述扫描信号线的栅电极。
5.根据权利要求4所述的显示装置，
其中，所述存储电容器的一个电极连接到所述第二节点，并且所述存储电容器的另一电极连接到所述初始化电压线。
6.根据权利要求4所述的显示装置，
其中，所述存储电容器的一个电极连接到所述第二节点，并且所述存储电容器的另一电极连接到所述高电位电压线。
7.根据权利要求4所述的显示装置，
其中，所述多条连接线包括：
沿第一方向延伸的多条第一连接线；以及
沿第二方向延伸的多条第二连接线。
8.根据权利要求7所述的显示装置，
其中，所述多条第一连接线包括所述高电位电压线、低电位电压线、所述发光信号线和所述扫描信号线，
其中，所述多条第二连接线包括所述多条数据线和所述初始化电压线。
9.根据权利要求7所述的显示装置，
其中，所述多条第一连接线的数量与所述多条第二连接线的数量相同。
10.根据权利要求4所述的显示装置，
其中，多个像素电路中的每个像素电路在以下时段中被驱动：
初始时段，在所述初始时段中初始化电压被施加到所述第一节点和所述第二节点；
采样时段，在所述采样时段中所述第二节点的电压被充电至与所述驱动晶体管的阈值电压和数据电压之和相对应的电压；以及
发光时段，在所述发光时段中所述至少一个发光元件发光。
11.根据权利要求1所述的显示装置，
其中，所述多个板图案被设置成彼此间隔开的岛的形式。
12.根据权利要求1所述的显示装置，
其中，所述图案层还包括设置在非显示区域中的多个第二板图案和多个第二线图案，并且
其中，用于提供扫描信号和发光信号的选通驱动器以及用于提供高电位电压和低电位电压的电源被形成在所述多个第二板图案上。
13.根据权利要求1所述的显示装置，
其中，所述多个板图案和所述多个线图案与所述下基板相比是刚性的。
14.根据权利要求1所述的显示装置，
其中，所述多条连接线具有正弦波形状或Z字形状，并且连接到形成为直线且仅设置在所述多个板图案上的线。
15.一种显示装置，所述显示装置包括：
彼此间隔开的多个像素以及连接所述多个像素并且能够被拉伸的多条连接线，
其中，形成在所述多个像素中的每个像素电路包括至少一个发光元件、驱动晶体管、存储电容器以及第一晶体管至第五晶体管，
其中，扫描信号和发光信号中的一个被施加到所述第一晶体管至所述第五晶体管中的每一个的栅电极。
16.根据权利要求15所述的显示装置，
其中，所述至少一个发光元件包括并联连接的第一发光元件和第二发光元件。
17.根据权利要求15所述的显示装置，
其中，所述驱动晶体管包括连接到第一节点的源电极、连接到第二晶体管和第四晶体管的漏电极以及连接到第二节点的栅电极，
其中，所述第一晶体管包括连接到多条数据线中的一条数据线的源电极、连接到所述第一节点的漏电极以及连接到扫描信号线的栅电极，
其中，所述第二晶体管包括连接到所述驱动晶体管的漏电极的源电极、连接到所述第二节点的漏电极以及连接到所述扫描信号线的栅电极，
其中，第三晶体管包括连接到高电位电压线的源电极、连接到所述第一节点的漏电极以及连接到发光信号线的栅电极，
其中，所述第四晶体管包括连接到所述驱动晶体管的漏电极的源电极、连接到所述至少一个发光元件的漏电极以及连接到所述发光信号线的栅电极，
其中，所述第五晶体管包括连接到初始化电压线的源电极、连接到所述至少一个发光元件的漏电极以及连接到所述扫描信号线的栅电极。
18.根据权利要求17所述的显示装置，
其中，所述存储电容器连接到所述初始化电压线，通过所述初始化电压线施加固定的初始化电压。
19.根据权利要求17所述的显示装置，
其中，所述存储电容器连接到所述高电位电压线，通过所述高电位电压线施加固定的高电位电压。
20.根据权利要求17所述的显示装置，
其中，所述多条连接线包括：
沿第一方向延伸的多条第一连接线；以及
沿第二方向延伸的多条第二连接线。
21.根据权利要求20所述的显示装置，
其中，所述多条第一连接线包括所述高电位电压线、低电位电压线、所述发光信号线和所述扫描信号线，
其中，所述多条第二连接线包括所述多条数据线和所述初始化电压线。
22.根据权利要求20所述的显示装置，
其中，所述多条第一连接线的数量与所述多条第二连接线的数量相同。
23.根据权利要求17所述的显示装置，
其中，在以下时段中驱动多个像素电路中的每个像素电路：
初始时段，在所述初始时段中所述扫描信号是导通电平并且所述发光信号是导通电平；
采样时段，在所述采样时段中所述扫描信号是导通电平，并且所述发光信号是截止电平；以及
发光时段，在所述发光时段中所述扫描信号是截止电平，并且所述发光信号是导通电平，
其中，在所述采样时段期间，所述第二节点的电压被充电至与所述驱动晶体管的阈值电压和数据电压之和相对应的电压Vdata+Vth。
CN202211647412.5A 2021-12-29 2022-12-21 显示装置 Pending CN116363952A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210190926A KR20230101112A (ko) 2021-12-29 2021-12-29 표시 장치
KR10-2021-0190926 2021-12-29

Publications (1)

Publication Number Publication Date
CN116363952A true CN116363952A (zh) 2023-06-30

Family

ID=86897010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211647412.5A Pending CN116363952A (zh) 2021-12-29 2022-12-21 显示装置

Country Status (3)

Country Link
US (1) US20230206843A1 (zh)
KR (1) KR20230101112A (zh)
CN (1) CN116363952A (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102706521B1 (ko) * 2018-11-06 2024-09-11 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
KR102559089B1 (ko) * 2018-12-19 2023-07-24 엘지디스플레이 주식회사 신축성 표시 장치
EP3675178A1 (en) * 2018-12-27 2020-07-01 LG Display Co., Ltd. Display device
CN110289292B (zh) * 2019-06-27 2022-04-15 京东方科技集团股份有限公司 一种显示基板、显示装置和显示基板的制作方法
KR102706522B1 (ko) * 2019-07-25 2024-09-11 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102652324B1 (ko) * 2019-07-25 2024-03-27 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210023550A (ko) * 2019-08-23 2021-03-04 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210025417A (ko) * 2019-08-27 2021-03-09 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102647414B1 (ko) * 2019-10-11 2024-03-12 엘지디스플레이 주식회사 스트레쳐블 표시장치
KR20210048945A (ko) * 2019-10-24 2021-05-04 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210053559A (ko) * 2019-11-04 2021-05-12 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210054323A (ko) * 2019-11-05 2021-05-13 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR102706520B1 (ko) * 2019-11-21 2024-09-11 엘지디스플레이 주식회사 스트레쳐블 표시 장치
CN111048041B (zh) * 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20210095760A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN113972336B (zh) * 2020-07-24 2023-05-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112186023B (zh) * 2020-09-30 2022-07-12 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112490272B (zh) * 2020-11-27 2022-12-09 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR20220108885A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 표시 장치
KR20230022374A (ko) * 2021-08-06 2023-02-15 삼성디스플레이 주식회사 표시 장치
KR20230039822A (ko) * 2021-09-13 2023-03-22 삼성디스플레이 주식회사 표시장치, 전자장치 및 표시장치 제조방법

Also Published As

Publication number Publication date
US20230206843A1 (en) 2023-06-29
KR20230101112A (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
CN112785919B (zh) 可伸缩显示装置
KR102706520B1 (ko) 스트레쳐블 표시 장치
CN114447015A (zh) 显示装置
CN114520247A (zh) 可拉伸显示装置
CN116264234A (zh) 显示装置
CN116363952A (zh) 显示装置
US11874705B2 (en) Display device
CN114373385B (zh) 可伸展显示装置
US20240136363A1 (en) Pixel and display device including the same
US20240047444A1 (en) Display device
KR20230103640A (ko) 표시 장치
US20240032362A1 (en) Display device
US20240097092A1 (en) Display device
US20240014365A1 (en) Display device
EP4002457A1 (en) Display device
CN116390583A (zh) 显示装置
KR20240064409A (ko) 표시 장치
KR20240105084A (ko) 표시 장치
CN116387338A (zh) 显示装置
CN118231407A (zh) 显示装置
CN118159079A (zh) 显示装置
CN116390568A (zh) 显示装置
KR20240107645A (ko) 표시 장치
KR20240047052A (ko) 표시 장치
CN116367590A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination