CN116264234A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116264234A
CN116264234A CN202211233667.7A CN202211233667A CN116264234A CN 116264234 A CN116264234 A CN 116264234A CN 202211233667 A CN202211233667 A CN 202211233667A CN 116264234 A CN116264234 A CN 116264234A
Authority
CN
China
Prior art keywords
power
pattern
patterns
disposed
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211233667.7A
Other languages
English (en)
Inventor
咸秀珍
金爱善
郑用敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116264234A publication Critical patent/CN116264234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置。该显示装置包括可拉伸的下基板，设置在下基板上的图案层。图案层包括多个第一板图案和多个第二板图案、多个第一线图案和多个第二线图案。该装置包括形成在多个第一板图案上的多个像素，连接多个像素的多条第一连接线，形成在多个第二板图案上的选通驱动器，形成在多个第二板图案上的电源，多条第二连接线以及可拉伸的上基板。

Description

显示装置
技术领域
本公开涉及一种显示装置，并且更具体地，涉及一种可拉伸的显示装置。
背景技术
作为用于计算机、电视或蜂窝电话的监视器的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要单独光源的液晶显示装置(LCD)。
显示装置的适用范围对于个人数字助理以及计算机和电视的监视器是多种多样的，并且正在研究具有大显示面积和减小的体积和重量的显示装置。
近来，通过在作为柔性材料的诸如塑料的柔性基板上形成显示单元和布线以便于在特定方向上可拉伸并以各种形式变化而制造的显示装置作为下一代显示装置而受到关注。
发明内容
本公开的一个或更多个实施方式提供了一种即使通过重复拉伸也不会损坏布线的显示装置。
本公开的一个或更多个实施方式提供了一种所有区域都是双轴可拉伸的显示装置。
本公开的其它实施方式提供了一种在剥离工艺(lift-off process)中抑制布线线路撕裂的显示装置。
本公开的其它实施方式提供一种抑制驱动电压降的显示装置。
本公开的技术益处不限于上述益处，并且本领域技术人员从以下描述中可以清楚地理解以上未提及的其它益处。
为了实现上述益处，根据本公开的一方面，显示装置包括：下基板，所述下基板包括显示区域和非显示区域并且是可拉伸的；图案层，所述图案层设置在所述下基板上，并且包括形成在所述显示区域中的多个第一板图案和多个第一线图案以及形成在所述非显示区域中的多个第二板图案和多个第二线图案；多个像素，所述多个像素形成在所述多个第一板图案上；多条第一连接线，所述多条第一连接线连接所述多个像素；选通驱动器，所述选通驱动器形成在所述多个第二板图案上；电源，所述电源形成在所述多个第二板图案上；多条第二连接线，所述多条第二连接线设置在所述非显示区域中；以及上基板，所述上基板覆盖所述选通驱动器、所述电源和所述多个像素并且是可拉伸的；其中，所述非显示区域包括：位于所述显示区域外部的第一区域、位于所述第一区域外部并包括设置在第二区域中的所述多个选通驱动器的所述第二区域以及位于所述第二区外部并包括设置在第三区域中的所述多个电源的所述第三区域，并且其中，设置在所述第一区域中的所述多个第二连接线通过锚定孔与设置在与所述多个第二连接线不同的层上的金属图案接触。
根据本公开的另一方面，一种显示装置包括：柔性基板；多个刚性图案，所述多个刚性图案形成在所述柔性基板上；多个像素，所述多个像素形成在所述多个刚性图案当中的彼此间隔开的所述多个第一板图案上方；以及电源，所述电源形成在所述多个刚性图案当中的彼此间隔开的所述多个第二板图案中的一些第二板图案上方，所述电源提供所述多个像素的驱动电压，并且由在第一方向和第二方向上彼此间隔开的多个电力块配置。
实施方式的其它内容包括在具体描述和附图中。
根据本公开，在缓冲线中形成锚定孔以稳定地确保显示装置的拉伸可靠性。
根据本公开，通过锚定孔固定缓冲线以使得显示装置在剥离期间不被损坏。
根据本公开，非显示区域被双轴拉伸以提高显示装置的适用性。
根据本公开，电源包括电连接在电力块之间以减小或最小化驱动电压降的附加电力块。
根据本公开的效果不限于以上示例的内容，并且更多的各种效果包括在本说明书中。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的以上和其它方面、特征和其它优点，在附图中：
图1是根据本公开的实施方式的显示装置的平面图；
图2是根据本公开的实施方式的显示装置的显示区域的放大平面图；
图3是沿图2的线III-III’截取的截面图；
图4是沿图2的线IV-IV’截取的截面图；
图5是沿图2的线V-V’截取的截面图；
图6是根据本公开的实施方式的显示装置的子像素的电路图；
图7是根据本公开的实施方式的显示装置的非显示区域的放大平面图；
图8是根据本公开的实施方式的显示装置的第一区域的放大平面图；
图9是沿图8的线IX-IX’截取的截面图；
图10是根据本公开的实施方式的显示装置的第三区域的放大平面图；
图11是沿图10的线XI-XI’截取的截面图；
图12是根据本公开的另一实施方式的显示装置的第三区域的放大平面图；以及
图13是沿图12的线XIII-XIII’截取的截面图。
具体实施方式
通过结合附图参照以下详细描述的实施方式，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文公开的实施方式，而是将以各种形式实现。实施方式仅以示例的方式提供，使得本领域技术人员可以完全理解本公开的公开内容和本公开的范围。
在附图中示出的用于描述本公开的实施方式的形状、大小、尺寸(例如，长度、宽度、高度、厚度、半径、直径、面积等)、比例、角度、元件数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。除非该术语与术语“仅”一起使用，否则本文使用的诸如“包括”、“具有”的术语通常旨在允许添加其它组件。除非另有明确说明，否则对单数的任何提及可以包括复数。
即使没有明确说明，组件也被解释为包括正常误差范围。
当使用诸如“上”、“上方”、“下方”和“邻接”的术语来描述两个部件之间的位置关系时，除非该术语与术语“立即”或“直接”一起使用，否则一个或更多个部件可以被放置在两个部件之间。
当元件或层设置在另一元件或层“上”时，该元件可以直接位于另一层或另一元件上或其它元件上可以插置于其间。
尽管术语“第一”、“第二”等用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于区分一个组件与其它组件。因此，以下将提及的第一组件可以是本公开的技术概念中的第二组件。
在整个说明书中，相同的附图标记通常表示相同的元件。
附图中所示的每个组件的尺寸和厚度是为了便于描述而示出的，并且本公开不限于所示组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此粘接或组合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立地或相关联地执行。
根据本公开的实施方式的显示装置是即使在弯曲或伸展状态下也能够显示图像的显示装置，并且还被称为可拉伸显示装置、柔性显示装置和可伸展显示装置。与现有技术的一般显示装置相比，该显示装置不仅具有高柔性而且具有可拉伸性。因此，用户可以弯曲或伸展显示装置，并且显示装置的形状可以根据用户的操纵而自由地改变。例如，当用户握住显示装置的端部以拉动显示装置时，显示装置可以向用户的拉动方向延伸。另选地，当用户将显示装置设置在不平坦的外表面上时，显示装置可以设置为根据外表面的形状而弯曲。此外，当由用户施加的力被去除时，显示装置可以返回到其原始形状。
可拉伸基板和图案层
图1是根据本公开的实施方式的显示装置的平面图。
图2是根据本公开的实施方式的显示装置的显示区域的放大平面图。具体地，图2是图1所示的区域A的放大平面图。
图3是沿图2的线III-III’截取的截面图。
参照图1，根据本公开实施方式的显示装置100可以包括下基板111、图案层120、多个像素PX、选通驱动器GD、数据驱动器DD和电源PS。选通驱动器GD和数据驱动器DD可以被称为驱动电路。电源PS可以被称为电源电路PS。参照图3，根据本公开实施方式的显示装置100还可以包括填充层190和上基板112。
下基板111是支承和保护显示装置100的几个组件的基板。上基板112是覆盖和保护显示装置100的几个部件的基板。也就是说，下基板111是支承其上形成有像素PX、选通驱动器GD和电源PS的图案层120的基板。上基板112是覆盖像素PX、选通驱动器GD和电源PS的基板。
作为柔性基板的下基板111和上基板112可以由可弯曲或可伸展的绝缘材料构成。例如，下基板111和上基板112可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或者诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成，因此具有柔性。此外，下基板111和上基板112的材料可以相同，但不限于此，并且可以变化。
下基板111和上基板112是柔性基板，以便可逆地伸展和收缩。因此，下基板111可以被称为下可拉伸基板、下拉伸基板、下伸展基板、下可延展基板、下柔性基板、第一可拉伸基板、第一拉伸基板、第一伸展基板、第一可延展基板或第一柔性基板。上基板112可以被称为上可拉伸基板、上拉伸基板、上伸展基板、上可延展基板、上柔性基、第二可拉伸基板、第二拉伸基板、第二伸展基板、第二可延展基板或第二柔性基板。此外，下基板111和上基板112的弹性模量可以是几MPa至几百MPa。此外，下基板111和上基板112的延性断裂率可以是100％或更高。在一些实施方式中，延性断裂率是指当待拉伸的物体断裂或破裂时的拉伸率。在其它实施方式中，延性断裂率是指当待拉伸的物体断裂或破裂时的伸展距离。也就是说，延性断裂率被定义为原始物体的长度与当物体已被充分拉伸而被认为断裂时经拉伸物体的长度的百分比。例如，如果当物体未被拉伸时，物体(例如，下基板111)的长度为100cm，然后，当物体被充分拉伸以在该长度处断裂或破裂时，其达到110cm的长度，然后，其被拉伸到其原始长度的110％。在这种情况下，物体的延性断裂率为110％。该数值因此也可以称为延性断裂比，因为它是在断裂发生时作为分子的拉伸长度与作为分母的原始向上拉伸长度的比。
当物体在结构或电路中不再能正常工作时，该物体被认为是断裂的。例如，当作为导体的布线在其承载电流的能力方面存在不在电路的规范内操作的足够劣化时，该导线将被认为是断裂的。因此，在一些实施方式中，对于被认为是断裂的导线，可能不需要导线的完全断开，在连接端处的微小应力、微小裂缝、布线位置的微小偏移或导致其不再在其期望功能内操作的其它移动将被认为是断裂的导线。如果绝缘体被充分拉伸使得其不再提供结构或电路所需的绝缘量，则其将被认为是断裂的。在一些实施方式中，断裂还将包括非弹性拉伸，其中物体已经被充分拉伸以使得当它不再被拉伸时它无法返回到它的原始长度和/或形状。
下基板的厚度可以是10μm到1mm，但不限于此。
下基板111可以具有显示区域AA和包围显示区域AA的非显示区域NA。
显示区域AA是在显示装置100中显示图像的区域。多个像素PX设置在显示区域AA中。每个像素PX可以包括显示元件和用于驱动显示元件的各种驱动元件。各种驱动元件可以指至少一个薄膜晶体管(TFT)和电容器，但不限于此。多个像素PX可以分别连接到各种布线。例如，多个像素PX中的每一个可以连接到诸如选通线、数据线、高电位电力线、低电位电力线和参考电压线的各种布线。
非显示区域NA是不显示图像的区域。非显示区域NA与显示区域AA相邻以包围显示区域AA。然而，不限于此，使得非显示区域NA与从下基板111排除显示区域AA之外的区域相对应，并且可以以各种形式修改和分离。用于驱动设置在显示区域AA中的多个像素PX的组件设置在非显示区域NA中。也就是说，选通驱动器GD和电源PS可以设置在非显示区域NA中。在非显示区域NA中，可以设置连接到选通驱动器GD和数据驱动器DD的多个焊盘，并且每个焊盘可以连接到显示区域AA的多个像素PX中的每一个。
在下基板111上，可以设置由柔性低于下基板111的柔性的塑料材料形成的图案层120。例如，图案层120可以由聚酰亚胺(PI)、聚丙烯酸酯和聚乙酸酯形成。
图案层120可以包括设置在显示区域AA中的多个第一板图案121(也称为多个第一板结构121)和多个第一线图案122，以及设置在非显示区域NA中的多个第二板图案123(也称为多个第二板结构123)和多个第二线图案124。
多个第一板图案121设置在下基板111的显示区域AA中，使得多个像素PX形成在多个第一板图案121上。多个第二板图案123设置在下基板111的非显示区域NA中，使得选通驱动器GD和电源PS形成在多个第二板图案123上。
多个第一板图案121和多个第二板图案123以分离的岛的形式设置，使得多个第一板图案121和多个第二板图案123可以单独隔离。因此，多个第一板图案121和多个第二板图案123可以被称为第一岛状图案和第二岛状图案或第一单独图案和第二单独图案。彼此间隔设置的第一板图案121可以通过第一线图案122连接。在非显示区域NA中，彼此间隔设置的第二板图案123可以通过第二线图案124连接。
具体地，设置在非显示区域NA中的多个第二板图案123可以包括多个第一子板图案123a、多个第二子板图案123b和多个第三子板图案123c。锚定孔设置在多个第一子板图案123a中，选通驱动器GD设置在多个第二子板图案123b上，并且电源PS设置在多个第三子板图案123c上。
更具体地，如图1所示，多个第一子板图案123a被设置为在第一方向(例如，X轴方向)上与显示区域AA相邻，并且被设置为在第二方向(例如，Y轴方向)上彼此间隔开。也就是说，第一子板图案123a可以相对于第一方向X设置在显示区域AA的两侧。然而，本公开不限于此，并且第一子板图案123a可以相对于第一方向X仅设置在显示区域AA的一侧上。此外，接合多条连接线的锚定孔可以设置在多个第一子板图案123a上。
多个第二子板图案123b被设置为在第一方向X上与多个第一子板图案123a相邻，并且被设置为在第二方向Y上与多个第一子板图案123a间隔开。也就是说，多个第二子板图案123b可以相对于第一方向X设置在多个第一子板图案123a的两侧。然而，本公开不限于此，并且第二子板图案123b可以仅设置在多个第一子板图案123a的一侧上。
选通驱动器GD可以安装在多个第二子板图案123b中。当制造第一板图案121上的各种元件时，选通驱动器GD可以以面板内栅极(GIP)方式形成在第二子板图案123b上。因此，可以在多个第二子板图案123b上设置构成选通驱动器GD的各种电路结构(例如，各种晶体管、电容器和布线)。然而，不限于此，并且选通驱动器GD可以以膜上芯片(COF)方式安装。
此外，多个第三子板图案123c被设置为在第一方向X上与多个第二子板图案123b相邻，并且被设置为在第二方向Y上与多个第二子板图案123b间隔开。也就是说，多个第三子板图案123c可以相对于第一方向X设置在多个第二子板图案123b的两侧上。然而，不限于此，多个第三子板图案123c可以相对于第一方向X仅设置在多个第二子板图案123b的一侧上。此外，电源PS可以安装在多个第三子板图案123c中。电源PS是当制造第一板图案121上的各种组件时图案化的多个电力块，并且可以形成在第三子板图案123c上。因此，设置在不同层上的电力块可以设置在第三子板图案123c上。
参照图1，多个第一子板图案123a的尺寸可以小于多个第一板图案121的尺寸。具体地，多个第一子板图案123a中的每一个的尺寸可以小于多个第一板图案121中的每一个的尺寸。如上所述，锚定孔AH设置在多个第一子板图案123a的每一个中。锚定孔AH所占用的面积小于像素PX所占用的面积，使得多个第一子板图案123a中的每一个的尺寸可以小于多个第一板图案121中的每一个的尺寸。
此外，多个第二子板图案123b的尺寸可以大于多个第一板图案121的尺寸。具体地，多个第二子板图案123b中的每一个的尺寸可以大于多个第一板图案121中的每一个的尺寸。如上所述，选通驱动器GD设置在多个第二子板图案123b的每一个上，并且选通驱动器GD的一个级设置在多个第二子板图案123b的每一个中。因此，构成选通驱动器GD的一个级的各种电路配置所占用的面积可以相对大于像素PX所占用的面积，使得多个第二子板图案123b中的每一个的尺寸可以大于多个第一板图案121中的每一个的尺寸。
尽管在图1中，多个第二板图案123在第一方向X上设置在非显示区域NA的两侧上，但不限于此，并且可以布置在非显示区域NA的任意区域中。此外，尽管示出了多个第一板图案121和多个第二板图案123具有四边形形状，但是其不限于此，并且多个第一板图案121和多个第二板图案123的形状可以以各种形式变化。
参照图1和图3，图案层120可以包括设置在显示区域AA中的多个第一线图案122和设置在非显示区域NA中的多个第二线图案124。
多个第一线图案122可以设置在显示区域AA中。多个第一线图案122是连接彼此相邻的第一板图案121的图案，并且被称为第一连接图案。也就是说，多个第一线图案122设置在多个第一板图案121之间。
多个第二线图案124可以设置在非显示区域NA中。多个第二线图案124连接彼此相邻的第一板图案121和第二板图案123。例如，多个第二线图案可以连接位于显示区域AA的边缘处的第一板图案121和位于非显示区域NA中与第一板图案121相邻的区域中的第二板图案123。此外，多个第二线图案124可以是连接彼此相邻的多个第二板图案123的图案。因此，多个第二线图案124可以被称为第二连接图案。也就是说，多个第二线图案124可以设置在彼此相邻的第一板图案121和第二板图案123以及彼此相邻的多个第二板图案123之间。
参照图1，多个第一线图案122和多个第二线图案124具有波状形状。例如，多个第一线图案122和多个第二线图案124具有正弦形状。然而，多个第一线图案122和多个第二线图案124的形状不限于此。例如，多个第一线图案122和多个第二线图案124可以以Z字形图案延伸，或者可以形成为各种形状(例如，通过在顶点连接多个菱形基板而延伸的形状)。此外，图1所示的多个第一线图案122和多个第二线图案124的数量和形状是示例，并且可以根据设计以各种形式改变。
多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124是刚性图案。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以比下基板111和上基板112更硬。也就是说，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以高于下基板111的弹性模量。弹性模量是表示抵抗施加到基板的应力的变形率的参数，并且弹性模量越高，硬度越高。因此，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以分别被称为多个第一刚性图案、多个第二刚性图案、多个第三刚性图案和多个第四刚性图案。多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124的弹性模量可以是下基板111和上基板112的弹性模量的1000倍高，但不限于此。
作为多个刚性基板的多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由柔性比下基板111和上基板112的柔性更低的塑料材料形成。例如，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸酯等形成。此时，多个第一板图案121、多个第一线图案122、多个第二板图案123和多个第二线图案124可以由相同的材料形成，但不限于此，并且可以由不同的材料形成。
在一些实施方式中，下基板111可以被限定为包括多个第一下部图案和第二下部图案。多个第一下部图案设置在下基板111的与多个第一板图案121和多个第二板图案123交叠的区域中。第二下部图案可以设置在除了设置有多个第一板图案121和多个第二板图案123的区域之外的区域中，或者可以设置在整个显示装置100中。
此外，上基板112被限定为包括多个第一上部图案和第二上部图案。多个第一上部图案设置在上基板112的与多个第一板图案121和多个第二板图案123交叠的区域中。第二上部图案可以设置在除了设置有多个第一板图案121和多个第二板图案123的区域之外的区域中，或者可以设置在整个显示装置100中。
此时，多个第一下部图案和第一上部图案的弹性模量可以高于第二下部图案和第二上部图案的弹性模量。例如，多个第一下部图案和第一上部图案可以由与多个第一板图案121和多个第二板图案123相同的材料形成。第二下部图案和第二上部图案可以由弹性模量低于多个第一板图案121和多个第二板图案123的弹性模量的材料形成。
也就是说，第一下部图案和第一上部图案可以由聚酰亚胺(PI)、聚丙烯酸酯、聚乙酸酯等形成。此外，第二下部图案和第二上部图案可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成。
非有源区驱动元件
选通驱动器GD是向设置在显示区域AA中的多个像素PX提供选通电压的组件。选通驱动器GD包括形成在多个第二板图案123中的第二子板图案123b上的多个级，并且选通驱动器GD的级通过多个选通连接线彼此电连接。因此，从任何一级输出的选通电压可以被传输到另一级。每一级可以依次向连接到每一级的多个像素PX提供选通电压。
电源PS连接到选通驱动器GD以提供选通驱动电压和选通时钟电压。此外，电源PS连接到多个像素PX以向多个像素PX中的每一个提供像素驱动电压。此外，电源PS可以形成在多个第二板图案123当中的第三子板图案123c上。也就是说，电源PS可以形成为与第二板图案123上的选通驱动器GD相邻。此外，形成在多个第三子板图案123c上的电源PS电连接到选通驱动器GD和多个像素PX。也就是说，形成在多个第三子板图案123c上的多个电源PS可以通过选通电力连接线和像素电力连接线连接。因此，多个电源PS中的每一个可以提供选通驱动电压、选通时钟电压和像素驱动电压。
印刷电路板PCB是将用于驱动显示元件的信号和电压从控制单元传送到显示元件的部件。因此，印刷电路板PCB也可以被称为驱动基板。诸如IC芯片或电路单元的控制单元可以安装在印刷电路板PCB上。此外，在印刷电路板PCB上，还可以安装存储器或处理器。此外，设置在显示装置100中的印刷电路板130可以包括拉伸区域和非拉伸区域以确保拉伸性。此外，在非拉伸区域中，安装有IC芯片、电路单元、存储器和处理器，并且在拉伸区域中，可以设置电连接到IC芯片、电路单元、存储器和处理器的布线。
数据驱动器DD是向设置在显示区域AA中的多个像素PX提供数据电压的组件。数据驱动器DD被配置为IC芯片，因此它也被称为数据集成电路D-IC。此外，数据驱动器DD可以安装在印刷电路板PCB的非拉伸区域中。也就是说，数据驱动器DD可以以板上芯片(COB)的形式安装在印刷电路板PCB上。然而，尽管在图1中示出了数据驱动器DD以板上芯片(COB)的方式安装，但是其不限于此，并且数据驱动器DD可以以膜上芯片(COF)、玻璃上芯片(COG)或带载封装(TCP)的方式安装。
此外，即使在图1中，一个数据驱动器DD被设置为与设置在显示区域AA中的一列中的第一板图案121相对应，但不限于此。也就是说，一个数据驱动器DD可以被设置为与多列中的第一板图案121对应。
在下文中，将一起参照图4和图5更详细地描述根据本公开实施方式的显示装置100的显示区域AA。
显示区域的平面结构和截面结构
图4是沿图2的线IV-IV’截取的截面图。
图5是沿图2的线V-V’截取的截面图。
为了便于描述，还将一起参照图1至图3进行描述。
参照图1和图2，多个第一板图案121设置在显示区域AA中的下基板111上。多个第一板图案121彼此间隔开以设置在下基板111上。例如，如图1所示，多个第一板图案121可以以矩阵形式设置在下基板111上，但不限于此。
参照图2和图3，包括多个子像素SPX的像素PX设置在第一板图案121中。此外，每个子像素SPX可以包括作为显示元件的发光二极管170以及驱动发光二极管170的驱动晶体管160和开关晶体管150。然而，在子像素SPX中，显示元件不限于发光二极管，也可以改变为有机发光二极管。例如，多个子像素SPX可以包括红色子像素、绿色子像素和蓝色子像素，但不限于此，并且多个子像素SPX的颜色可以根据需要修改为各种颜色。
多个子像素SPX可以连接到多条像素连接线181和182。也就是说，多个子像素SPX可以电连接到在第一方向X上延伸的第一像素连接线181。此外，多个子像素SPX可以电连接到在第二方向Y上延伸的第二像素连接线182。
此外，设置在显示区域AA中的多条像素连接线181和182可以被称为第一连接线，并且设置在非显示区域NA中的缓冲线、选通连接线或电力线可以称为第二连接线。
在下文中，将参照图3详细描述显示区域AA的截面结构。
参照图3，多个无机绝缘层设置在多个第一板图案121上。例如，多个无机绝缘层可以包括缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145，但不限于此。因此，在多个第一板图案121上，可以另外设置各种无机绝缘层，或者可以省略作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145中的一个或更多个。
具体地，缓冲层141设置在多个第一板图案121上。缓冲层141形成在多个第一板图案121上，以保护显示装置100的各种组件免受来自下基板111和多个第一板图案121的外部的湿气(H2O)和氧气(O2)的渗透。缓冲层141可以由绝缘材料构成。例如，缓冲层141可以由氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiON)中的至少一种形成的单层或双层构成。然而，根据显示装置100的结构或特性，可以省略缓冲层141。
在显示区域AA中，缓冲层141可以仅在下基板111与多个第一板图案121交叠的区域中形成。如上所述，缓冲层141可以由无机材料形成，使得缓冲层141在拉伸显示装置100的过程中容易破裂或损坏。因此，在显示区域AA中，缓冲层141不形成在多个第一板图案121之间的区域中，而是被图案化为仅形成在多个第一板图案121上方的具有多个第一板图案121的形状。
此外，在非显示区域NA中，缓冲层141可以仅形成在下基板111与多个第二板图案123交叠的区域中。如上所述，缓冲层141可以由无机材料形成，使得缓冲层141在拉伸显示装置100的过程中容易破裂或损坏。因此，在非显示区域NA中，缓冲层141不形成在多个第二板图案123之间的区域中，而是被图案化为仅形成在多个第二板图案123上方的具有多个第二板图案123的形状。
如上所述，缓冲层141可以仅在下基板111与多个第一板图案121和多个第二板图案123交叠的区域中形成。如上所述，缓冲层141可以由无机材料形成，使得缓冲层141在拉伸显示装置100的过程中容易破裂或损坏。因此，缓冲层141不形成在多个第一板图案121和多个第二板图案123之间的区域中。相反，缓冲层141被图案化为仅设置在多个第一板图案121和多个第二板图案123的上方的具有多个第一板图案121和多个第二板图案123的形状。因此，在根据本公开实施方式的显示装置100中，缓冲层141仅形成在与作为刚性图案的多个第一板图案121和多个第二板图案123交叠的区域中。因此，即使显示装置100弯曲或延伸变形，也可以抑制显示装置100的各种组件的损坏。
参照图3，包括栅极电极151、有源层152、源极电极153和漏极电极154的开关晶体管150和包括栅极电极161、有源层162、源极电极和漏极电极164的驱动晶体管160形成在缓冲层141上。
首先，参照图3，开关晶体管150的有源层152和驱动晶体管160的有源层162设置在缓冲层141上。例如，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由氧化物半导体形成。另选地，开关晶体管150的有源层152和驱动晶体管160的有源层162可以由非晶硅(a-Si)、多晶硅(poly-Si)、有机半导体等形成。
栅极绝缘层142设置在开关晶体管150的有源层152和驱动晶体管160的有源层162上。栅极绝缘层142是使开关晶体管150的栅极电极151与开关晶体管150的有源层152电绝缘并使驱动晶体管160的栅极电极161与驱动晶体管160的有源层162电绝缘的层。此外，栅极绝缘层142可以由绝缘材料形成。例如，栅极绝缘层142可以由作为无机材料的单层氮化硅(SiNx)或氧化硅(SiOx)或多层氮化硅(SiNx)或氧化硅(SiOx)构成，但不限于此。
开关晶体管150的栅极电极151和驱动晶体管160的栅极电极161设置在栅极绝缘层142上。开关晶体管150的栅极电极151和驱动晶体管160的栅极电极161以彼此间隔开的方式设置在栅极绝缘层142上。此外，开关晶体管150的栅极电极151与开关晶体管150的有源层152交叠，并且驱动晶体管160的栅极电极161与驱动晶体管160的有源层162交叠。
开关晶体管150的栅极电极151和驱动晶体管160的栅极电极161可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的各种金属材料中的任何一种或它们中的两种或更多种的合金，或其多层，但不限于此。
第一层间绝缘层143设置在开关晶体管150的栅极电极151和驱动晶体管160的栅极电极161上。第一层间绝缘层143使驱动晶体管160的栅极电极161与中间金属层IM绝缘。与缓冲层141类似，第一层间绝缘层143可以由无机材料形成。例如，第一层间绝缘层143可以由作为无机材料的单层氮化硅(SiNx)或氧化硅(SiOx)或多层氮化硅(SiNx)或氧化硅(SiOx)构成，但不限于此。
中间金属层IM设置在第一层间绝缘层143上。此外，中间金属层IM与驱动晶体管160的栅极电极161交叠。因此，在中间金属层IM和驱动晶体管160的栅极电极161的交叠区域中形成存储电容器。具体地，驱动晶体管160的栅极电极161，第一层间绝缘层143和中间金属层IM形成存储电容器。然而，中间金属层IM的放置区域不限于此，并且中间金属层IM与另一电极交叠以形成各种形式的存储电容器。
中间金属层IM可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的各种金属材料中的任意一种，或它们中的两种或更多种的合金，或其多层，但不限于此。
第二层间绝缘层144设置在中间金属层IM上。第二层间绝缘层144使开关晶体管150的栅极电极151与开关晶体管150的源极电极153和漏极电极154绝缘。此外，第二层间绝缘层144使中间金属层IM与驱动晶体管160的源极电极和漏极电极164绝缘。与缓冲层141类似，第二层间绝缘层144可以由无机材料形成。例如，第一层间绝缘层143可以由作为无机材料的单层氮化硅(SiNx)或氧化硅(SiOx)或多层氮化硅(SiNx)或氧化硅(SiOx)构成，但不限于此。
开关晶体管150的源极电极153和漏极电极154设置在第二层间绝缘层144上。此外，驱动晶体管160的源极电极和漏极电极164设置在第二层间绝缘层144上。开关晶体管150的源极电极153和漏极电极154设置在同一层上以彼此隔开。此外，即使在图3中省略了驱动晶体管160的源极电极，驱动晶体管160的源极电极也被设置为在同一层上与漏极电极164间隔开。在开关晶体管150中，源极电极153和漏极电极154可以与有源层152接触以电连接到有源层152。此外，在驱动晶体管160中，源极电极和漏极电极164可以与有源层162接触以电连接到有源层162。此外，开关晶体管150的漏极154通过接触孔与驱动晶体管160的栅极电极161接触，以电连接到驱动晶体管160的栅极电极161。
源极电极153和漏极电极154和164可以是诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的各种金属材料中的任意一种，或它们中的两种或更多种的合金，或其多层，但不限于此。
此外，在本说明书中，即使描述了驱动晶体管160具有共面结构，也可以使用诸如交错结构的各种晶体管。
选通焊盘GP和数据焊盘DP可以被设置在第二层间绝缘层144上。
具体地，参照图4，选通焊盘GP是将选通电压传输到多个子像素SPX的焊盘。选通焊盘GP通过接触孔CH连接到第一像素连接线181。此外，从第一像素连接线181提供的选通电压可以通过形成在第一板图案121上的布线从选通焊盘GP传输到开关晶体管150的栅极电极151。
此外，数据焊盘DP是向多个子像素SPX发送数据电压的焊盘。数据焊盘DP通过接触孔连接到第二像素连接线182。此外，从第二像素连接线182提供的数据电压可以通过形成在第一板图案121上的布线从数据焊盘DP传输到开关晶体管150的源极电极153。
选通焊盘GP和数据焊盘DP可以由与源极电极153和漏极电极154和164相同的材料形成，但不限于此。
参照图3，钝化层145形成在开关晶体管150和驱动晶体管160上。也就是说，钝化层145覆盖开关晶体管150和驱动晶体管160，以保护开关晶体管150和驱动晶体管160免受湿气和氧气的渗透。钝化层145可以由无机材料形成并由单层或双层构成，但不限于此。
此外，将栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145图案化为仅形成在与多个第一板图案121交叠的区域中。与缓冲层141类似，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可以由无机材料形成。因此，在拉伸显示装置100的过程中，栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145也可能容易破裂而受损。因此，在多个第一板图案121之间的区域中不形成栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。然而，将栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145图案化为仅形成在多个第一板图案121上方的具有多个第一板图案121的形状。
平坦化层146形成在钝化层145上。平坦化层146使开关晶体管150和驱动晶体管160的上部平坦化。平坦化层146可以由单层或多层构成，并且可以由有机材料形成。因此，平坦化层146也可称为有机绝缘层。例如，平坦化层146可以由基于丙烯酸的有机材料形成，但不限于此。
参照图3，平坦化层146可被设置为覆盖多个第一板图案121上的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的上层和侧层。此外，平坦化层146与多个第一板图案121一起包围缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145。具体地，平坦化层146可以设置为覆盖钝化层145的顶表面和侧表面、第一层间绝缘层143的侧表面、第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面、缓冲层141的侧表面以及多个第一板图案121的顶表面的一部分。因此，平坦化层146可以补偿缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面上的台阶。此外，平坦化层146可以增强平坦化层146与设置在平坦化层146的侧表面上的像素连接线181和182的粘合强度。
参照图3，平坦化层146的侧表面的倾斜角可以小于由缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145的侧表面形成的倾斜角。例如，平坦化层146的侧表面可以具有比钝化层145的侧表面、第一层间绝缘层143和第二层间绝缘层144的侧表面、栅极绝缘层142的侧表面和缓冲层141的侧表面形成的斜率更平缓的斜率。因此，设置为与平坦化层146的侧表面接触的像素连接线181和182以平缓的斜率设置，使得当显示装置100被拉伸时，在像素连接线181和182中产生的应力减小。此外，可以抑制在像素连接线181和182中引起的裂纹或与平坦化层146的侧表面的分离。
参照图2至图4，像素连接线181和182是指电连接多个第一板图案121上的焊盘的布线。像素连接线181和182设置在多个第一线图案122上。像素连接线181和182可以延伸到多个第一板图案121上，以电连接到多个第一板图案121上的选通焊盘GP和数据焊盘DP。参照图5，在多个第一板图案121之间的区域当中，第一线图案122没有设置在未设置像素连接线181和182的区域中。
像素连接线181和182包括第一像素连接线181和第二像素连接线182。第一像素连接线181和第二像素连接线182设置在多个第一板图案121之间。具体地，第一像素连接线181是指在像素连接线181和182当中的在多个第一板图案121之间在X轴方向上延伸的布线。第二像素连接线182是指在像素连接线181和182当中的多个第一板图案121之间在Y轴方向上延伸的布线。
像素连接线181和182可以由诸如铜(Cu)、铝(Al)、钛(Ti)和钼的金属材料或诸如铜/钼-钛(Cu/MoTi)或钛/铝/钛(Ti/Al/Ti)的金属材料的层叠结构形成，但不限于此。
在一般显示装置的情况下，诸如多条选通线和多条数据线的各种布线以直线形状在多个子像素之间延伸，并且多个子像素连接到一条信号线。因此，在一般显示装置中，诸如选通线、数据线、高电位电力线和参考电压线的各种布线从有机发光显示装置的一侧延伸到另一侧，而不在基板上断开。
相反，在根据本公开实施方式的显示装置100中，可以仅在多个第一板图案121和多个第二板图案123上设置被认为用于一般有机发光显示装置的具有直线形状的诸如选通线、数据线、高电位电力线或参考电压线的各种布线。也就是说，在根据本公开实施方式的显示装置100中，线性布线可以仅设置在多个第一板图案121和多个第二板图案123上。
在根据本公开实施方式的显示装置100中，为了连接第一板图案121或第二板图案123上的不连续布线，两个相邻的第一板图案121或两个相邻的第二板图案123上的焊盘可以通过像素连接线181和182连接。也就是说，像素连接线181和182电连接两个相邻第一板图案121上的选通焊盘GP或数据焊盘DP。因此，根据本公开的实施方式的显示装置100可以包括在多个第一板图案121和多个第二板图案123之间电连接诸如选通线、数据线、高电位电力线和参考电压线的各种布线的多条像素连接线181和182。例如，选通线可以设置在沿X轴方向彼此相邻设置的多个第一板图案121上，并且选通焊盘GP可以设置在选通线的两端。在这种情况下，在第一方向X上彼此相邻的多个第一板图案121上的多个选通焊盘GP可以通过用作选通线的第一像素连接线181彼此连接。因此，设置在多个第一板图案121上的选通线和设置在第二板图案123上的第一像素连接线181可以用作一条选通线。此外，如上所述，包括在显示装置100中的所有各种布线线路当中，在第一方向X上延伸的布线线路(例如，发射信号线、低电位电力线和高电位电力线)也可以通过第一像素连接线181电连接。
参照图2和图4，第一像素连接线181可以连接在第一方向X上相邻设置的多个第一板图案121上的选通焊盘GP当中的并排设置的两个第一板图形121上的选通焊盘GP。第一像素连接线181可以用作选通线、发射信号线、高电位电力线或低电位电力线，但不限于此。例如，第一像素连接线181可以用作选通线，并且电连接在第一方向X上并排设置的两个第一板图案121上的选通焊盘GP。因此，如上所述，设置在第一方向X上的多个第一板图案121上的选通焊盘GP可以通过用作选通线的第一像素连接线181连接并传输一个选通电压。
此外，参照图3，第二像素连接线182可以连接在第二方向Y上相邻设置的多个第一板图案121上的数据焊盘DP当中的并排设置的两个第一板图形121上的两个数据焊盘DP。第二像素连接线182可以用作数据线、高电位电力线、低电位电力线或参考电压线，但不限于此。例如，第二像素连接线182可以用作数据线，并且电连接在第二方向Y上并排设置的两个第一板图案121上的数据线。因此，如上所述，设置在第二方向Y上的多个第一板图案121上的内部线可以通过用作数据线的多条第二像素连接线182连接并传输一个数据电压。
如图4所示，第一像素连接线181可以形成为在与设置在第一板图案121上的平坦化层146的顶表面和侧表面接触的同时延伸到第一线图案122的顶表面。此外，如图3所示，第二像素连接线182形成为在与设置在第一板图案121上的平坦化层146的顶表面和侧表面接触的同时延伸到第一线图案122的顶表面。
然而，如图5所示，不需要在未设置第一像素连接线181和第二像素连接线182的区域中设置刚性图案。因此，作为刚性图案的第一线图案122不设置在第一像素连接线181和第二像素连接线182的下方。
此外，参照图3，在连接焊盘CNT、像素连接线181和182以及平坦化层146上形成堤部147。堤部147是划分相邻子像素SPX的组件。设置堤部147以便于覆盖焊盘PD、像素连接线181和182以及平坦化层146的至少一部分。堤部147可以由绝缘材料形成。此外，堤部147可以包括黑色材料。堤部147包括黑色材料以阻挡通过显示区域AA可见的布线。例如，堤部147可以由透明碳基混合物形成，具体地，包括炭黑。然而，不限于此，堤部147可以由透明绝缘材料形成。此外，尽管在图3中示出了堤部147的高度低于发光二极管170的高度，但是本公开不限于此，并且堤部147的高度可以等于发光二极管170的高度。
参照图3，发光二极管170设置在连接焊盘CNT和第一像素连接线181上。发光二极管170包括n型层171、有源层172、p型层173、n电极174和p电极175。根据本公开实施方式的显示装置100的发光二极管170具有其中n电极174和p电极175形成在一个表面上的倒装芯片结构。
可以通过将n型杂质注入到具有优异结晶度的氮化镓(GaN)中来形成n型层171。n型层171可以设置在由能够发光的材料形成的单独的基础基板上。
有源层172设置在n型层171上。有源层172是在发光二极管170中发光的发光层，并且可以由氮化物半导体(例如，氮化镓铟(InGaN))形成。p型层173设置在有源层172上。p型层173可以通过将p型杂质注入到氮化镓(GaN)中而形成。
如上所述，可以通过依次层叠n型层171、有源层172和p型层173，然后蚀刻预定部分以形成n电极174和p电极175来制造根据本公开的实施方式的发光二极管170。在这种情况下，作为用于将n电极174和p电极175彼此分离的空间的预定部分可以被蚀刻以暴露n型层171的一部分。换句话说，其上设置有n电极174和P电极175的发光二极管170的表面不是平坦表面，而是具有不同的高度。
如上所述，n电极174设置在蚀刻区域中并由导电材料形成。此外，p电极175设置在未蚀刻的区域中，并且也由导电材料形成。例如，n电极174设置在通过蚀刻工艺暴露的n型层171上，并且p电极175设置在p型层173上。p电极175可以由与n电极174相同的材料形成。
粘合剂层AD设置在连接焊盘CNT和第一像素连接线181的顶表面上以及连接焊盘CNT和第一像素连接线181之间，使得发光二极管170可以粘合到连接焊盘CNT和第一像素连接线181上。此时，n电极174设置在第一像素连接线181上，并且p电极175可以设置在连接焊盘CNT上。
粘合剂层AD可以是导电球分散在绝缘基础构件中的导电粘合剂层。因此，当向粘合剂层AD施加热或压力时，导电球在施加有热或压力的部分中被电连接以具有导电特性，并且未被加压的区域可具有绝缘特性。例如，n电极174借助于粘合剂层AD电连接到第一像素连接线181并且p电极175借助于粘合剂层AD电连接到连接焊盘CNT。在通过喷墨方法将粘合剂层AD施加到第一像素连接线181和连接焊盘CNT的顶表面上之后，将发光二极管170转移到粘合剂层AD上并加压和加热。通过这样做，连接焊盘CNT电连接到p电极，并且第一像素连接线181电连接到n电极174。然而，粘合剂层AD的除了设置在n电极174和第一像素连接线181之间的粘合剂层AD的一部分和设置在P电极175和连接焊盘CNT之间的粘合剂层AD的一部分之外的剩余部分具有绝缘特性。此外，粘合剂层AD可以被划分为分别设置在连接焊盘CNT和第一像素连接线181上。
此外，连接焊盘CNT电连接到驱动晶体管160的漏极电极164，以从驱动晶体管160施加驱动电压来驱动发光二极管170。此外，低电位驱动电压被施加到第一像素连接线181以驱动发光二极管170。因此，当显示装置100接通时，施加到连接焊盘CNT和第一像素连接线181的不同电压电平被传输到n电极174和p电极175，使得发光二极管170发光。
上基板112是支承设置在上基板112下方的各种组件的基板。具体地，通过在下基板111和第一板图案121上涂覆构成上基板112的材料，然后硬化与下基板111、第一板图案121、第一线图案122和像素连接线181和182接触的材料来形成上基板112。
上基板112可以由与下基板111相同的材料形成。例如，上基板112可以由诸如聚二甲基硅氧烷(PDMS)的硅橡胶或诸如聚氨酯(PU)或聚四氟乙烯(PTFE)的弹性体形成，因此具有柔性。然而，上基板112的材料不限于此。
此外，即使未在图3中示出，也可以在上基板112上设置偏振层。偏振层可以执行使从显示装置100的外部入射的光偏振以减少外部光反射的功能。此外，除了偏振层之外的光学薄膜可以设置在上基板112上。
此外，填充层190可以设置在下基板111的整个表面上，以填充在设置在上基板112和下基板111上的组件之间。填充层190可以由可固化粘合剂构成。具体地，构成填充层190的材料涂覆在下基板111的整个表面上，然后硬化，以使得填充层190可以设置在被设置在上基板112和下基板111上的组件之间。例如，填充层190可以是光学透明粘合剂(OCA)，并且可以由丙烯酸粘合剂、硅基粘合剂和氨基甲酸酯基粘合剂构成。
显示区域电路结构
图6是根据本公开的实施方式的显示装置的子像素的电路图。
在下文中，为了便于描述，将描述当根据本公开的实施方式的显示装置的子像素SPX是具有2T(晶体管)1C(电容器)的像素电路时的结构和操作，但是本公开不限于此。
参照图3和图6，根据本公开实施方式的显示装置的子像素SPX可以被配置为包括开关晶体管150、驱动晶体管160、存储电容器C和发光二极管170。
开关晶体管150根据通过第一像素连接线181提供的选通信号SCAN将通过第二像素连接线182提供的数据信号DATA施加到驱动晶体管160和存储电容器C。
此外，开关晶体管150的栅极电极151电连接到第一像素连接线181，开关晶体管150的源极电极153连接到第二像素连接线182，并且开关晶体管150的漏极电极154连接到驱动晶体管160的栅极电极161。
驱动晶体管160可操作为允许根据通过第一像素连接线181提供的高电位电压VDD和数据电压DATA的驱动电流响应于存储在存储电容器C中的数据电压DATA而流动。
此外，驱动晶体管160的栅极电极161电连接到开关晶体管150的漏极电极154，驱动晶体管160的源极电极连接到第一像素连接线181，并且驱动晶体管160的漏极电极164连接到发光二极管170。
发光二极管170可以根据通过驱动晶体管160形成的驱动电流来发光。此外，如上所述，发光二极管170的n电极174连接到第一像素连接线181以被施加低电位电压VSS。发光二极管170的p电极175连接到驱动晶体管160的漏极电极164，以施加对应于驱动电流的驱动电压。
如上所述，根据本公开实施方式的显示装置的子像素SPX由包括开关晶体管150、驱动晶体管160、存储电容器C和发光二极管170的2T1C结构配置。然而，当添加补偿电路时，子像素可以以诸如3T1C、4T2C、5T2C、6T1C、6T2C、7T1C或7T2C的各种方式配置。
如上所述，根据本公开实施方式的显示装置包括作为刚性基板的第一基板上的多个子像素，并且多个子像素SPX中的每一个包括开关晶体管、驱动晶体管、存储电容器和发光二极管。
因此，根据本公开的实施方式的显示装置不仅可以被下基板拉伸，而且可以包括在每个第一基板上具有2T1C结构的像素电路，以根据每个选通定时根据数据电压发光。
非显示区域的图案层
图7是根据本公开的实施方式的显示装置的非显示区域的放大平面图。
具体地，图7是图1所示的区域B的放大平面图。作为参考，在图7中，细波形线指示仅设置第二线图案，并且粗波形线指示作为第二连接线的缓冲线、选通连接线或电力线设置在第二线图案上。
如图7所示，非显示区域NA包括位于显示区域AA外部的第一区域A1，位于第一区域A1外部的第二区域A2，以及位于第二区域A2外部的第三区域A3。例如，非显示区域NA包括与显示区域AA相邻的第一区域A1，与第一区域A1相邻的第二区域A2，以及与第二区域A2相邻的第三区域A3。第二区域A2设置在第一区域A1和第三区域A3之间。
锚定孔AH设置在第一区域A1中，选通驱动器GD设置在第二区域A2中，并且构成电源PS的电力块(PB)设置在第三区域A3中。
第一区域A1、第二区域A2和第三区域A3相对于第一方向X依次设置在显示区域AA的外侧。因此，锚定孔AH、选通驱动器GD和电源PS相对于第一方向X依次设置在与显示区域AA相邻的区域中。
其中形成选通驱动器GD和电源PS的多个第二板图案123可以设置在非显示区域NA中。设置连接彼此相邻的第一板图案121和第二板图案123并且连接彼此相邻的多个第二板图案123的第二线图案124。第二线图案124可以被称为第二连接图案。例如，第二线图案124可以设置在彼此相邻的第一板图案121和第二板图案123之间，并且第二线图案124可以设置在彼此相邻的多个第二板图案123之间。
具体地，设置在非显示区域NA中的多个第二板图案123包括位于第一区域A1中的多个第一子板图案123a、位于第二区域A2中的多个第二子板图案123b以及位于第三区域A3中的多个第三子板图案123c。在多个第一子板图案123a中设置锚定孔AH，在多个第二子板图案123b中设置选通驱动器GD，并且在多个第三子板图案123c中设置电源PS。
更具体地，在非显示区域NA的一侧，多个第一子板图案123a在第一区域A1中沿着第二方向Y设置为一列，并且多个第二子板图案123b在第二区域A2中沿着第二方向Y设置为一列。多个第三子板图案123c在第三区域A3中沿着第二方向Y设置为多列。
例如，多个第一子板图案123a设置在第一区域A1中并且仅在第二方向Y上彼此间隔开，并且多个第二子板图案123b设置在第二区域A2中并且仅在第二方向Y上彼此间隔开。此外，多个第三子板图案123c设置在第三区域A3中，并且可以在第一方向X和第二方向Y上彼此间隔开。
多个第一子板图案123a的尺寸可以小于多个第二子板图案123b的尺寸。具体地，多个第一子板图案123a中的每一个的尺寸可以小于多个第二子板图案123b中的每一个的尺寸。如上所述，锚定孔AH可以设置在多个第一子板图案123a中的每一个中。设置在多个第一子板图案123a中的锚定孔AH的面积可以小于设置在多个第二子板图案123b中的选通驱动器GD的面积。
设置在非显示区域NA中的多个第二线图案124包括设置在第一区域A1中的第一子线图案124a，设置在第二区域A2中的第二子线图案124b，以及设置在第三区域A3中的第三子线图案124c。
第一子线图案124a可以连接设置在显示区域AA中的第一板图案121和设置在非显示区域NA中的第二板图案123的第一子板图案123a。此外，第一子线图案124a连接设置在非显示区域NA中的第一子板图案123a和第二子板图案123b。
更具体地，第一子线图案124a可以包括第1-1子线图案124a-1和第1-2子线图案124a-2。第1-1子线图案124a-1在第一方向X上延伸，连接第一板图案121和第一子板图案123a，并且可以连接第一子板图案123a和第二子板图案123b。此外，第1-2子线图案124a-2延伸到第1-1子线图案124a-1和第二方向Y，并且可以连接多个第一子板图案123a。
第二子线图案124b在第二方向Y上延伸并连接多个第二子板图案123b。
此外，第三子线图案124c包括第3-1子线图案124c-1和第3-2子线图案124c-2。第3-1子线图案124c-1在第一方向X上延伸并且可以连接在第一方向X上间隔开的第三子板图案123c。此外，第3-2子线图案124c-2在第二方向Y上延伸，并且可以连接在第二方向Y上间隔开的多个第三子板图案123c。
此外，多个选通连接线184设置在被设置在第二区域A2中的第二子线图案124b上，以电连接多个选通驱动器GD。也就是说，将选通驱动电压和选通时钟电压施加到设置在第二子线图案124b上的多个选通连接线184，以允许多个选通驱动器GD中的每一个输出选通电压。然而，尽管在图7中示出选通连接线184仅设置在多个第二子线图案124b中的一些中，但是本公开不限于此，选通连接线184可以设置在所有多个第二子线图案124b中。
此外，形成在第二子线图案124b上的选通连接线184可以具有与第二子线图案124b相同的形状。具体地，多个选通连接线184可以具有波状形状。例如，多条选通连接线184可以分别具有正弦形状。然而，多条选通连接线184的形状不限于此，并且例如，多个选通连接线184可以以Z字形图案延伸，或者可以形成为诸如通过在顶点处连接多个菱形基板而延伸的形状的各种形状。此外，图8所示的多条选通连接线184的数量和形状是示例性的，并且多条选通连接线184的数量和形状可以根据设计而变化。
然而，在图7中，选通连接线184未设置在所有第二子线图案124b上，而是可以存在其上未设置选通连接线184的第二子线图案124b。其上未设置选通连接线184的第二子线图案124b可以是另外设置以确保在第二方向Y上拉伸的刚性的结构。
第一区域的配置
图8是根据本公开的实施方式的显示装置的第一区域的放大平面图。
图9是沿图8的线IX-IX’截取的截面图。
如图8所示，在第一区域A1中，设置有连接选通驱动器GD和多个像素PX的缓冲线183。此外，在第一区域A1中，可以设置固定缓冲线183的锚定孔AH。例如，缓冲线183设置在连接第一板图案121和第一子板图案123a的第一子线图案124a上，以连接设置在第一子板图案123a中的选通驱动器GD和设置在第一板图案121中的像素PX。
此外，参照图8，位于第一板图案121和第一子板图案123a之间的第1-1子线图案124a-1的两端的宽度可以大于第1-1子线图案124a-1的中央区域的宽度。此外，位于第一子板图案123a和第二子板图案123b之间的第1-1子线图案124a-1的两端的宽度可以大于第1-1子线图案124a-1的中央区域的宽度。
因此，在形成于第1-1图案124a-1上的缓冲线183中，设置在与第一板图案121、第一子板图案123a或第二子板图案123b交叠的区域中的缓冲线183的宽度可以大于设置在与第1-1子线图案124a-1交叠的区域中的缓冲线183的宽度。
也就是说，缓冲线183的中央区域的宽度相对较薄，使得缓冲线183可以被较小的力拉伸。因此，可以提高缓冲线183的拉伸性。此外，由于缓冲线183的两端的宽度相对较厚，所以可以增大缓冲线183的与待固定的第一板图案121、第一子板图案123a或第二子板图案123b接触的面积。因此，即使缓冲线183被重复拉伸，缓冲线也不会与第一板图案121、第一子板图案123a或第二子板图案123b分离。因此，可以提高缓冲线183的拉伸可靠性。
每条缓冲线183在第一方向X上延伸以连接选通驱动器GD和多个像素PX，并且多条缓冲线183在第二方向Y上设置。
此外，多条缓冲线183设置在第一子板图案123a和第一子线图案124a上。具体地，第一子线图案124a由在第一方向X上延伸的第1-1子线图案124a-1和在第二方向Y上延伸的第1-2子线图案124a-2构成，但缓冲线183仅在第一方向X上延伸。因此，缓冲线183设置在第一子板图案123a和第1-1子线图案124a-1上。此外，缓冲线183可以不形成在第1-2子线图案124a-2上。此外，形成在第1-1子线图案124a-1上的缓冲线183可以具有与第1-1子线图案124a-1相同的形状。具体地，多条缓冲线183中的每一条具有波状形状。例如，多条缓冲线183可以具有正弦形状。然而，多条缓冲线183的形状不限于此。例如，多条缓冲线183可以以Z字形图案延伸，或者可以以各种形状(例如，通过在顶点连接多个菱形基板而延伸的形状)形成。此外，图8所示的多条缓冲线183的数量和形状是示例性的，并且多条缓冲线183的数量和形状可以根据设计而变化。
此外，形成在第一子板图案123a上的缓冲线183可以是在第一方向X上延伸的直线。然而，形成在第一子板图案123a上的缓冲线183的形状不限于此，并且可以具有如上所述的波状形状。形成在第一子板图案123a上的缓冲线183的宽度可以大于形成在第1-1子板图案124a-1上的缓冲线183的宽度。参照图8，第1-1子线图案124a-1的宽度可以变化。例如，设置在与第一子板图案123a或第一板图案121相邻的区域中的第1-1子线图案124a-1的宽度可以大于第1-1子线图案124a-1的波形区域的宽度。
因此，多条缓冲线183中的一些具有波状形状，使得非显示区域NA的第一区域A1可以在第一方向X上拉伸。此外，多条缓冲线183中的其它缓冲线具有线性形状，从而可以减小缓冲线183的电阻。因此，可以减小或最小化由多条缓冲线183传输的选通电压的延迟。
此外，多个锚定孔AH形成在第一子板图案123a上，以允许多条缓冲线183与设置在不同层上的金属图案MT(或导电图案MT)接触。
如图8所示，多个锚定孔AH可以形成为与形成在第一子板图案123a上的缓冲线183交叠。具体地，形成在第一子板图案123a上的缓冲线183在第一方向X上延伸，使得多个锚定孔AH可以沿着形成在第一子板图案123a上的缓冲线183在第一方向X上设置。
例如，在第一方向X上延伸的多条缓冲线183以在第二方向Y上彼此间隔开的方式排列在第一子板图案123a上，使得在第一方向X上设置的多个锚定孔AH可以以在第二方向Y上彼此间隔开的方式排列。
此外，参照图9，多条缓冲线183可以通过多个锚定孔AH与另一金属图案MT直接接触。
作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145以及作为有机绝缘层的平坦化层146可以设置在被设置于下基板111上的第一子板图案123a上。
此外，缓冲线183被设置在平坦化层146上，并且金属图案MT可以设置在作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145之间。
例如，在图9中，金属图案MT可以由与设置在第二层间绝缘层144和钝化层145之间的晶体管的源极电极和漏极电极相同的材料形成。也就是说，金属图案MT可以由与晶体管的源极电极和漏极电极在同一层上的相同材料形成。
然而，金属图案MT不限于此，并且金属图案MT可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成。另选地，金属图案MT可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅极电极相同的材料形成。
此外，填充层190和上基板112可以依次设置在缓冲线183和平坦化层上。
如上所述，根据本公开的实施方式的显示装置可以包括固定缓冲线183的锚定孔AH。因此，即使重复地拉伸显示装置，缓冲线183也不会与下部组件分离。此外，缓冲线183借助于锚定孔AH固定到第一子板图案123a上，从而可以减小缓冲线183柔性移动的区域。因此，可以可靠地减小施加到缓冲线183的拉伸应力。结果，在根据本公开的实施方式的显示装置中形成锚定孔AH，可以稳定地确保显示装置的拉伸可靠性。
此外，当制造显示装置时，组件被设置在下基板上并被剥离，然后粘接填充层和上基板。如上所述，当设置在下基板上的组件被剥离时，存在作为设置在下基板上的组件的缓冲线被撕开的问题。因此，在根据本公开的显示装置中，缓冲线通过锚定孔固定，使得显示装置在剥离期间不被损坏。结果，根据本公开实施方式的显示装置也可以实现工艺稳定性。
第三区域的配置
图10是根据本公开的实施方式的显示装置的第三区域的放大平面图。
图11是沿图10的线XI-XI’截取的截面图。
如图10所示，在第三区域A3中，配置有构成电源PS的多个电力块PB和连接多个电力块PB的电力线185。
多个电力块PB分别形成在彼此间隔开的多个第三子板图案123c上。如上所述，第三子板图案123c可以由在第一方向X上和第二方向Y上彼此间隔开的岛形形状形成。因此，多个电力块PB也可以被设置为具有在第一方向X上和第二方向Y上彼此间隔开的岛形形状。
尽管在图10中，已经示出了设置为4×2矩阵中的多个电力块PB，该4×2矩阵设置在设置为4×2矩阵的多个第三子板图案123c中，但是本公开不限于此，并且多个电力块PB可以以各种形式布置。例如，不仅在一个第三子板图案123c中设置一个电力块PB，而且也可以以矩阵形式设置多个电力块PB。
此外，如图11所示，多个电力块PB中的每一个可以包括设置在不同层上的多个电力图案PP。具体地，多个电力块PB可以包括设置在不同层上的第一电力图案PP1和第二电力图案PP2。
作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145以及作为有机绝缘层的平坦化层146可以设置在被设置于下基板111上的第三子板图案123c上。
此外，第一电力图案PP1可以设置在作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145之间。此外，第二电力图案PP2可以设置在平坦化层146上。
例如，在图11中，第一电力图案PP1可以由与设置在第二层间绝缘层144和钝化层145之间的晶体管的源极电极和漏极电极相同的材料形成。也就是说，第一电力图案PP1可以由与晶体管的源极电极和漏极电极在同一层上的相同材料形成。
然而，第一电力图案PP1不限于此，并且第一电力图案PP1可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成。另选地，第一电力图案PP1可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅极电极相同的材料形成。
然而，尽管在图11中示出了仅通过两个电力图案PP1和PP2来配置电力块PB，但是本公开不限于此，并且电力块PB可以由设置在电力块PB的不同层上的三个或更多个电力图案层来配置。
此外，填充层190和上基板112可以依次设置在第二电力图案PP2和平坦化层上。
多条电力线185连接以岛状形式设置的多个电力块PB。因此，多条电力线185包括在第一方向X上延伸的第一电力线185a和在第二方向Y上延伸的第二电力线185b。
在第一方向X上延伸的多条第一电力线185a设置在沿第一方向X延伸的第3-1子线图案124c-1上，并且在第二方向Y上延伸的多条第二电力线185b设置在沿第二方向Y延伸的第3-2子线图案124c-2上。
此外，形成在第3-1子线图案124c-1上的第一电力线185a可以具有与第3-1子线图案124c-1相同的形状，形成在第3-2子线图案124c-2上的第二电力线185b可以具有与第3-2子线图案124c-2相同的形状。具体地，多条第一电力线185a和多条第二电力线185b具有波状形状。例如，多条第一电力线185a和多条第二电力线185b具有正弦形状。然而，多条第一电力线185a和多条第二电力线185b的形状不限于此。例如，多条第一电力线185a和多条第二电力线185b可以以Z字形图案延伸，或者可以形成为各种形状(例如，通过在顶点处连接多个菱形基板而延伸的形状)。此外，在图10中，示出了六个第一电力线185a形成组并且电连接在第一方向X上相邻的多个电力块PB，并且三个第二电力线185b形成组并且电连接在第二方向Y上相邻的多个电力块PB。然而，示出的多条第一电力线185a和多条第二电力线185b的数量和形状是说明性的，并且多条第一电力线185a和多条第二电力线185b的数量和形状可以根据设计而变化。
此外，如图11所示，多条第一电力线185a和多条第二电力线185b中的每一个可以包括设置在不同层上的多个电力线层。具体地，多条第一电力线185a可包括设置在不同层上的第1-1电力线和第1-2电力线。多条第二电力线185b可以包括设置在不同层上的第2-1电力线185b-1和第2-2电力线185b-2。
图11是第二电力线185b的截面图，从而将描述第二电力线185b的夹层结构。
第2-1电力线185b-1设置在被设置于下基板111上的第3-2子线图案124c-2上。钝化层145和平坦化层146设置在第2-1电力线185b-1上，并且第2-2电力线185b-2设置在平坦化层146上。
第2-1电力线185b-1可以由与第一电力图案PP1相同的材料配置，并且第2-2电力线185b-2可以由与第二电力图案PP2相同的材料配置。
例如，在图11中，第2-1电力线185b-1可以由与晶体管的源极电极和漏极电极相同的材料形成。然而，第2-1电力线185b-1不限于此，并且第2-1电力线185b-1可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成。另选地，第2-1电力线185b-1可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅极电极相同的材料形成。
然而，尽管在图11中示出了第二电力线185b仅由两个电力线层185b-1和185b-2配置，但是本公开不限于此，并且可以由设置在第二电力线185b的不同层上的三个或更多个电力线层配置。
第一电力线185a的层间结构与第二电力线185b的层间结构相同。
具体地，第1-1电力线可以设置在被设置于下基板111上的第3-1子线图案124c-1上。此外，钝化层145和平坦化层146设置在第1-1电力线上，并且第1-2电力线设置在平坦化层146上。
第1-1电力线可以由与第一电力图案PP1相同的材料配置，并且第2-2电力线可以由与第二电力图案PP2相同的材料配置。
尽管示出了第一电力线185a仅由两个电力线层配置，但是本公开不限于此，并且可以由布置在第一电力线185a的不同层上的三个或更多个电力线层配置。
如上所述，第1-1电力线和第2-1电力线185b-1由与第一电力图案PP1相同的材料构成，使得第1-1电力线、第2-1电力线185b-1和第一电力图案PP1可以彼此电连接。因此，低电位驱动电压可以借助于链接线施加到设置在一侧的多个第一电力图案PP1。低电位驱动电压通过第1-1电力线和第2-1电力线185b-1存储在设置在另一侧的第一电力图案PP1中，并借助于第1-1电力线和第2-1电力线185b-1提供给多个像素。
第1-2电力线和第2-2电力线185b-2由与第二电力图案PP2相同的材料配置，使得第1-2电力线、第2-2电力线185b-2和第二电力图案PP2可以彼此电连接。因此，可以借助于链接线将高电位驱动电压施加到设置在一侧的多个第二电力图案PP2。高电位驱动电压通过第1-2电力线和第2-2电力线185b-2存储在位于另一侧的第二电力图案PP2中，并通过第1-2电力线和第2-2电力线185b-2提供给多个像素。
也就是说，如上所述，借助于作为电源PS的相对上层上的组件的第1-2电力线、第2-2电力线185b-2和第二电力图案PP2将高电位驱动电压提供给像素。此外，借助于作为电源PS的相对下层上的组件的第1-1电力线、第2-1电力线185b-1和第一电力图案PP1将低电位驱动电压提供给像素。
然而，本公开不限于此。因此，可以借助于链接线将高电位驱动电压提供给设置在作为电源PS的相对上层上的组件的第1-2电力线、第2-2电力线185b-2和第二电力图案PP2中的一个区域中的组件。此外，借助于链接线将低电位驱动电压提供给设置在第1-2电力线、第2-2电力线185b-2和第二电力图案PP2的其它区域中的组件。设置在其它区域中的第二电力图案PP2通过接触孔电连接到设置在相对下层上的第一电力图案PP1。因此，低电位驱动电压存储在第1-1电力线、第2-1电力线185b-1和第一电力图案PP1中，以便于借助于第1-1电力线、第2-1电力线185b-1和第一电力图案PP1将低电位驱动电压提供给像素。
例如，如图10所示，当电力块PB被设置为4×2矩阵时，相对地设置在第三区域A3的内侧的2×2矩阵中的电力块PB的第二电力图案PP2施加有来自链接线的高电位驱动电压，以借助于电力线185将高电位驱动电压施加到像素。
此外，相对地设置在第三区域A3的外侧的2×2矩阵中的电力块PB的第二电力图案PP2施加有来自链接线的低电位驱动电压。此外，借助于接触孔，将低电位驱动电压传输到设置在第三区域A3上的4×2矩阵中的电力块PB的第一电力图案PP1。此外，可以借助于连接到第一电力图案PP1的电力线185将低电位驱动电压施加到像素。
在以上描述中，高电位驱动电压被施加到设置在第三区域A3内侧的2×2矩阵中的电力块PB，并且低电位驱动电压被施加到设置在第三区域A3外侧的2×2矩阵中的电力块PB。因此，设置在第三区域A3内侧的2×2矩阵中的电力块PB和设置在第三区域A3外侧的2×2矩阵中的电力块PB不应当电连接。因此，电力线185可以不设置在被设置于第三区域A3内侧的2×2矩阵中的电力块PB与被设置于第三区域A3外侧的2×2矩阵中的电力块PB之间。
如上所述，在根据本公开实施方式的显示装置中，电源PS可以形成在以岛状形式彼此间隔开的多个第三子板图案123c上。也就是说，电源PS包括在双轴方向上彼此间隔开的电力块PB和连接它们的电力线185，使得电源PS自身不仅可以在第一方向X上拉伸，而且可以在第二方向Y上拉伸。因此，根据本公开的实施方式的显示装置的非显示区域NA也被双轴拉伸。因此，可拉伸显示装置的适用范围被扩展，从而可以提高可拉伸显示装置的适用性。此外，可拉伸显示装置的拉伸方向被扩展，使得在一个方向上施加的拉伸应力可以被显著减小。因此，可以提高根据本公开的实施方式的显示装置的拉伸性。此外，不同的电压被施加到显示装置的电源的上层和下层，使得各种类型的驱动电压可以被施加在电源受限的空间中。此外，电源的多条电力线并联连接以减小或最小化要传输的驱动电压降。
本公开的另一实施方式-附加电力块
在下文中，将详细描述根据本公开的另一实施方式的显示装置200。与根据本公开的实施方式的显示装置100相比，根据本公开的另一实施方式的显示装置200具有设置在第三区域中的附加电力块的差异。因此，将省略对根据本公开的另一实施方式的显示装置和根据本公开的一个实施方式的显示装置的重复描述，并且将具体描述上述差异。
图12是根据本公开的另一实施方式的显示装置的第三区域的放大平面图。
图13是沿图12的线XIII-XIII’截取的截面图。
根据本公开的另一实施方式的显示装置200还包括设置在第四子板图案123d(或第四子板结构123d)上的多个附加电力块APB(或多个补充电力块APB)和连接附加电力块APB的附加电力线186。
如图12所示，在根据本公开的另一实施方式的显示装置200的非显示区域的第三区域中，设置有配置电源PS的多个电力块PB和连接多个电力块PB的电力线185。此外，可以设置多个附加电力块APB和连接附加电力块APB的附加电力线186。在一些实施方式中，多个附加电力块APB和附加电力线186也是电源电路PS的一部分。
多个附加电力块APB形成在彼此间隔开的多个第四子板图案123d上。如上所述，第四子板图案123d可以在第三方向Z和Z’上设置在多个第三子板图案123c之间。此外，第四子板图案123d也可以以在第一方向X和第二方向Y上彼此间隔开的岛状形式设置。因此，多个附加电力块APB也可以以在第一方向X和第二方向Y上彼此间隔开的岛状形式设置。
换句话说，参照图12，多个附加电力块APB在第三方向Z和Z’上设置在多个电力块PB之间，或设置在多条第一电力线185a之间，或设置在多条第二电力线185b之间。
上述第四子板图案123d是第二板图案的组件，使得第四子板图案123d可以是四边形刚性图案。
尽管在图12中，针对每个第四子板图案123d示出了一个附加电力块APB，但是本公开不限于此，并且附加电力块APB的放置类型可以以各种形式变化。例如，不仅在一个第四子板图案123d中设置一个附加电力块APB，而且也可以以矩阵形式设置多个附加电力块APB。
参照图13，多个附加电力块APB中的每一个可以包括设置在不同层上的多个附加电力图案APP1和APP2。具体地，多个附加电力块APB可以包括设置在不同层上的第一附加电力图案APP1和第二附加电力图案APP2。
第一附加电力图案APP1可以在与第一电力图案PP1相同的层上由相同的材料形成，并且第二附加电力图案APP2可以在与第二电力图案PP2相同的层上由相同的材料形成。
第一附加电力图案APP1可以设置在作为无机绝缘层的缓冲层141、栅极绝缘层142、第一层间绝缘层143、第二层间绝缘层144和钝化层145之间。第二附加电力图案APP2设置在平坦化层146上。
例如，第一附加电力图案APP1可以由与设置在第二层间绝缘层144和钝化层145之间的晶体管的源极电极和漏极电极相同的材料形成。也就是说，第一附加电力图案APP1可以由与晶体管的源极电极和漏极电极在同一层上的相同材料形成。
然而，第一附加电力图案APP1不限于此，并且第一电力图案PP1可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成。另选地，第一附加电力图案APP1可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅极电极相同的材料形成。
然而，尽管在图13中例示了仅由两个附加电力图案PP1和PP2来配置附加电力块APB，但是本公开不限于此。因此，附加电力块APB可以由设置在附加电力块APB的不同层上的三个或更多个附加电力图案层来配置。
此外，多个附加电力线186连接电力块PB和附加电力块APB。电力块PB和附加电力块APB在第三方向Z和Z’上彼此间隔开，使得连接电力块PB和附加电力块APB的多条附加电力线186可以在第三方向Z和Z’上延伸。
此外，在第三方向Z和Z’上延伸的多条附加电力线186中的每一个可以设置在在第三方向Z和Z’上延伸的多个第四子线图案124d上。
此外，多条附加电力线186的形状可以与多个第四子线图案124d的形状相同。具体地，多个第四子线图案124d和多条附加电力线186中的每一个具有波状形状。例如，多个第四子线图案124d和多条附加电力线186中的每一个具有正弦形状。然而，多个第四子线图案124d和多条附加电力线186中的每一个的形状不限于此。例如，多个第四子线图案124d和多条附加电力线186中的每一个可以以Z字形图案延伸，或者可以形成为各种形状(例如，通过在顶点处连接多个菱形基板而延伸的形状)。
如图13所示，多条附加电力线186中的每一条可以包括设置在不同层上的多个电力线层。具体地，多条附加电力线186可以包括设置在不同层上的第一附加电力线186-1和第二附加电力线186-2。
第一附加电力线186-1设置在被设置于下基板111上的第四子线图案124d上，钝化层145和平坦化层146设置在第一附加电力线186-1上，变为第二附加电力线186-2设置在平坦化层146上。
第一附加电力线186-1由与第一附加电力图案APP1和第一电力图案PP1相同的材料配置，并且第二附加电力线186-2由与第一附加电力图案APP1和第二电力图案PP2相同的材料配置。
例如，在图13中，第一附加电力线186-1可以由与晶体管的源极电极和漏极电极相同的材料形成。然而，第一附加电力线186-1不限于此，并且第一附加电力线186-1可以由与设置在第一层间绝缘层143和第二层间绝缘层144之间的中间金属层相同的材料形成。另选地，第一附加电力线186-1可以由与设置在栅极绝缘层142和第一层间绝缘层143之间的晶体管的栅极电极相同的材料形成。
然而，尽管在图13中例示了附加电力线186仅由两个附加电力线层186-1和186-2配置，但是本公开不限于此。因此，附加电力线186可以由布置在不同层上的三个或更多个附加电力线层配置。
在根据本公开的另一实施方式的显示装置中，设置在相对上层的电源PS的组件不仅可以包括第1-2电力线、第2-2电力线185b-2和第二电力图案PP2，而且可以包括第二附加电力图案APP2和第二附加电力线186-2。也就是说，根据本公开的另一实施方式，还包括第二附加电力图案APP2和第二附加电力线186-2，使得可以增大存储高电位电压的组件的面积。也就是说，根据本公开的另一实施方式，电源减小或最小化存储高电位电压的组件的电阻，以减小或最小化高电位电压的电压降。
此外，设置在相对较低层上的电源PS的组件不仅可以包括第1-1电力线、第2-1电力线185b-1和第一电力图案PP1，而且可以包括第一附加电力图案APP1和第一附加电力线186-1。也就是说，根据本公开的另一实施方式，还包括第一附加电力图案APP1和第二附加电力线186-1，使得可以增大存储低电位电压的组件的面积。也就是说，根据本公开的另一实施方式，电源减小或最小化存储低电位电压的组件的电阻，以减小或最小化低电位电压的电压降。
也就是说，在根据本公开的另一实施方式的显示装置中，电源包括附加电力块以减小或最小化驱动电压降。因此，均匀电压被施加到根据本公开的另一实施方式的显示装置的所有像素，使得图像质量可以被均匀化。
本公开的实施方式还可以描述如下：
根据本公开的一个方面，显示装置包括：下基板，所述下基板包括显示区域和非显示区域并且是可拉伸的；图案层，所述图案层设置在所述下基板上，并且包括形成在所述显示区域中的多个第一板图案和多个第一线图案以及形成在所述非显示区域中的多个第二板图案和多个第二线图案；多个像素，所述多个像素形成在所述多个第一板图案上；多条第一连接线，所述多条第一连接线分别联接到所述多个像素；选通驱动器，所述选通驱动器形成在所述多个第二板图案上；电源，所述电源形成在所述多个第二板图案上；多条第二连接线，所述多条第二连接线设置在所述非显示区域中；以及上基板，所述上基板覆盖所述选通驱动器、所述电源和所述多个像素并且是可拉伸的；其中，所述非显示区域包括：位于所述显示区域外部的第一区域、位于所述第一区域外部并包括设置在第二区域中的所述多个选通驱动器的所述第二区域以及位于所述第二区外部并包括设置在第三区域中的所述多个电源的所述第三区域，并且其中，设置在所述第一区域中的所述多个第二连接线通过锚定孔与设置在与所述多个第二连接线不同的层上的金属图案接触。
所述多个第二板图案包括设置在所述第一区域中的多个第一子板图案、设置在所述第二区域中的多个第二子板图案以及设置在所述第三区域中的多个第三子板图案，所述多个第二线图案包括设置在所述第一区域中的多个第一子线图案、设置在所述第二区域中的多个第二子线图案以及设置在所述第三区域中的多个第三子线图案，并且所述锚定孔形成在所述多个第一子板图案上。
多个像素中的每一个可以包括包含栅极电极、源极电极和漏极电极的晶体管，并且金属图案可以形成在与所述源极电极和所述漏极电极相同的层上。
多个像素中的每一个可以包括包含栅极电极、源极电极和漏极电极的晶体管，并且金属图案可以形成在与所述栅极电极相同的层上。
所述多个第二子板图案可以仅在所述第二方向上彼此间隔开，并且所述多个第三子板图案可以在所述第一方向和所述第二方向上彼此间隔开。
构成选通驱动器的多个级可以设置在多个第二子板图案上，并且构成电源的多个电力块可以设置在多个第三子板图案上。
多个电力块可以包括设置在不同层上的第一电力图案和第二电力图案。
多个像素中的每一个可以包括包含栅极电极、源极电极和漏极电极的晶体管，所述第一电力图案可以由与所述源极电极和所述漏极电极相同的材料形成，并且所述第二电力图案可以由与所述第二连接线相同的材料形成。
所述多个第三分线图案可以包括：第3-1子线图案，所述第3-1子线图案可以连接在所述第一方向上彼此间隔开的多个第三子板图案；以及第3-2子线图案，所述第3-2子线图案可以连接在所述第二方向上彼此间隔开的多个第三子板图案。
设置在第三区域中的多条第二连接线可以连接多个电力块，并且设置在第三区域中的多条第二连接线可以包括设置在第3-1子线图案上的第一电力线和设置在第3-2子线图案上的第二电力线。
第一电力线可以包括设置在不同层上的第1-1电力线和第1-2电力线，并且第二电力线可以包括设置在不同层上的第2-1电力线和第2-2电力线。
第1-1电力线和第2-1电力线可以由与第一电力图案相同的材料配置，并且第1-2电力线和第2-2电力线可以由与第二电力图案相同的材料配置。
所述显示装置还可以包括多个附加电力块，所述多个附加电力块设置在所述多个电力块之间，所述多个附加电力块在第三方向上彼此间隔开。
多个附加电力块可以包括设置在不同层上的第一附加电力图案和第二附加电力图案。
第一附加电力图案可以电连接到第一电力图案，并且第二附加电力图案可以电连接到第二电力图案。
根据本公开的另一方面，一种显示装置包括：柔性基板；多个刚性图案，所述多个刚性图案形成在所述柔性基板上，所述多个刚性图案包括多个第一板图案和多个第二板图案；多个像素，所述多个像素形成在所述多个刚性图案当中的彼此间隔开的所述多个第一板图案上方；以及电源，所述电源形成在所述多个刚性图案当中的彼此间隔开的所述多个第二板图案中的一些第二板图案上方，其中，所述电源提供所述多个像素的驱动电压，并且由在第一方向和第二方向上彼此间隔开的多个电力块配置。
多个电力块可以包括设置在不同层上的第一电力图案和第二电力图案。
可以将不同的驱动电压施加到第一电力图案和第二电力图案。
多个电力块可以通过在第一方向上延伸的多个第一电力线和在第二方向上延伸的多个第二电力线连接。
第一电力线可以包括设置在不同层上的第1-1电力线和第1-2电力线，并且第二电力线可以包括设置在不同层上的第2-1电力线和第2-2电力线。
第1-1电力线和第2-1电力线可以电连接到第一电力图案，并且第1-2电力线和第2-2电力线可以电连接到第二电力图案。
显示装置还可以包括多个附加电力块，所述多个附加电力块设置在多条第一电力线之间和多条第二电力线之间。
多个附加电力块可以包括设置在不同层上的第一附加电力图案和第二附加电力图案。
第一附加电力图案可以电连接到第一电力图案，并且第二附加电力图案可以电连接到第二电力图案。
显示装置还可以包括在电源和多个像素之间的选通驱动器，并且选通驱动器和多个像素可以通过多条缓冲线连接，并且多条缓冲线可以借助于锚定孔固定到形成在与多条缓冲线不同的层上的金属层。
锚定孔可以形成在所述多个刚性图案中的彼此间隔开的所述多个第二板图案中的其它第二板图案上方。
虽然已经参照附图详细描述了本公开的实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实现。因此，提供本公开的实施方式仅用于说明目的，而不旨在限制本公开的技术概念。本公开的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是说明性的，并且不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术概念应被解释为落入本公开的范围内。
上述各种实施方式可以组合以提供另外的实施方式。在本说明书中提及和/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利公开通过引用以其整体并入本文。如果需要，可以修改实施方式的各方面以采用各种专利、申请和公开的概念来提供另外的实施方式。
根据上述详细描述，可以对实施方式进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制到在说明书和权利要求中公开的特定实施方式，而是应该被解释为包括所有可能的实施方式以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。
相关申请的交叉引用
本申请要求于2021年12月14日在韩国知识产权局提交的韩国专利申请No.10-2021-0178782的优先权，其公开内容通过引用并入本文。

Claims (33)

1.一种显示装置，所述显示装置包括：
下基板，所述下基板包括显示区域和非显示区域并且是可拉伸的；
图案层，所述图案层设置在所述下基板上，并且包括形成在所述显示区域中的多个第一板图案和多个第一线图案以及形成在所述非显示区域中的多个第二板图案和多个第二线图案；
多个像素，所述多个像素形成在所述多个第一板图案上；
多条第一连接线，所述多条第一连接线分别联接到所述多个像素；
多个选通驱动器，所述多个选通驱动器形成在所述多个第二板图案上；
多个电源，所述多个电源形成在所述多个第二板图案上；
多条第二连接线，所述多条第二连接线设置在所述非显示区域中；以及
上基板，所述上基板覆盖所述选通驱动器、所述电源和所述多个像素并且是可拉伸的，
其中，所述非显示区域包括：位于所述显示区域外部的第一区域、位于所述第一区域外部并包括设置在第二区域中的所述多个选通驱动器的所述第二区域以及位于所述第二区域外部并包括设置在第三区域中的所述多个电源的所述第三区域，并且
其中，设置在所述第一区域中的所述多条第二连接线借助于锚定孔与设置在与所述多条第二连接线不同的层上的金属图案接触。
2.根据权利要求1所述的显示装置，其中，所述多个第二板图案包括设置在所述第一区域中的多个第一子板图案、设置在所述第二区域中的多个第二子板图案以及设置在所述第三区域中的多个第三子板图案，所述多个第二线图案包括设置在所述第一区域中的多个第一子线图案、设置在所述第二区域中的多个第二子线图案以及设置在所述第三区域中的多个第三子线图案，并且所述锚定孔形成在所述多个第一子板图案上。
3.根据权利要求2所述的显示装置，其中，所述多个像素中的每一个包括包含栅极电极、源极电极和漏极电极的晶体管，并且所述金属图案形成在与所述源极电极和所述漏极电极相同的层上。
4.根据权利要求2所述的显示装置，其中，所述多个像素中的每一个包括包含栅极电极、源极电极和漏极电极的晶体管，并且所述金属图案形成在与所述栅极电极相同的层上。
5.根据权利要求2所述的显示装置，其中，所述多个第二子板图案仅在第二方向上彼此间隔开，并且所述多个第三子板图案在第一方向和所述第二方向上彼此间隔开。
6.根据权利要求5所述的显示装置，其中，构成所述选通驱动器的多个级被设置在所述多个第二子板图案上，并且构成所述电源的多个电力块被设置在所述多个第三子板图案上。
7.根据权利要求6所述的显示装置，其中，所述多个电力块包括设置在不同层上的第一电力图案和第二电力图案。
8.根据权利要求7所述的显示装置，其中，所述多个像素中的每一个包括包含栅极电极、源极电极和漏极电极的晶体管，所述第一电力图案由与所述源极电极和所述漏极电极相同的材料形成，并且所述第二电力图案由与所述第二连接线相同的材料形成。
9.根据权利要求7所述的显示装置，其中，所述多个第三子线图案包括：
第3-1子线图案，所述第3-1子线图案联接在所述第一方向上彼此间隔开的多个第三子板图案；以及
第3-2子线图案，所述第3-2子线图案联接在所述第二方向上彼此间隔开的多个第三子板图案。
10.根据权利要求9所述的显示装置，其中，设置在所述第三区域中的多条第二连接线联接所述多个电力块，并且设置在所述第三区域中的所述多条第二连接线包括设置在所述第3-1子线图案上的第一电力线和设置在所述第3-2子线图案上的第二电力线。
11.根据权利要求10所述的显示装置，其中，
所述第一电力线包括设置在不同层上的第1-1电力线和第1-2电力线；并且
所述第二电力线包括设置在不同层上的第2-1电力线和第2-2电力线。
12.根据权利要求11所述的显示装置，其中，所述第1-1电力线和所述第2-1电力线由与所述第一电力图案相同的材料配置，并且所述第1-2电力线和所述第2-2电力线由与所述第二电力图案相同的材料配置。
13.根据权利要求7所述的显示装置，所述显示装置还包括：
多个附加电力块，所述多个附加电力块设置在所述多个电力块之间并且在第三方向上彼此间隔开。
14.根据权利要求13所述的显示装置，其中，所述多个附加电力块包括：
第一附加电力图案和第二附加电力图案，所述第一附加电力图案和所述第二附加电力图案设置在不同层上。
15.根据权利要求14所述的显示装置，其中，所述第一附加电力图案电连接到所述第一电力图案，并且所述第二附加电力图案电连接到所述第二电力图案。
16.一种显示装置，所述显示装置包括：
柔性基板；
多个刚性图案，所述多个刚性图案形成在所述柔性基板上，所述多个刚性图案包括多个第一板图案和多个第二板图案；
多个像素，所述多个像素形成在所述多个刚性图案当中的彼此间隔开的所述多个第一板图案上方；以及
电源，所述电源形成在所述多个刚性图案当中的彼此间隔开的所述多个第二板图案中的一些第二板图案上方，
其中，所述电源提供所述多个像素的驱动电压，并且由在第一方向和第二方向上彼此间隔开的多个电力块配置。
17.根据权利要求16所述的显示装置，其中，所述多个电力块包括设置在不同层上的第一电力图案和第二电力图案。
18.根据权利要求17所述的显示装置，其中，不同的驱动电压被施加到所述第一电力图案和所述第二电力图案。
19.根据权利要求17所述的显示装置，其中，所述多个电力块通过所述第一方向上的多条第一电力线和所述第二方向上的多条第二电力线联接。
20.根据权利要求19所述的显示装置，其中，所述第一电力线包括设置在不同层上的第1-1电力线和第1-2电力线，并且所述第二电力线包括设置在不同层上的第2-1电力线和第2-2电力线。
21.根据权利要求20所述的显示装置，其中，所述第1-1电力线和所述第2-1电力线电连接到所述第一电力图案，并且
其中，所述第1-2电力线和所述第2-2电力线电连接到所述第二电力图案。
22.根据权利要求19所述的显示装置，所述显示装置还包括：
多个附加电力块，所述多个附加电力块设置在所述多条第一电力线之间和所述多条第二电力线之间。
23.根据权利要求22所述的显示装置，其中，所述多个附加电力块包括设置在不同层上的第一附加电力图案和第二附加电力图案。
24.根据权利要求23所述的显示装置，其中，所述第一附加电力图案电连接到所述第一电力图案，并且所述第二附加电力图案电连接到所述第二电力图案。
25.根据权利要求16所述的显示装置，所述显示装置还包括：
所述电源和所述多个像素之间的选通驱动器，
其中，所述选通驱动器和所述多个像素通过多条缓冲线联接，并且所述多条缓冲线借助于锚定孔固定到形成在与所述多条缓冲线不同的层上的金属层。
26.根据权利要求25所述的显示装置，其中，所述锚定孔形成在所述多个刚性图案当中的彼此间隔开的所述多个第二板图案中的其它第二板图案上方。
27.一种显示装置，所述显示装置包括：
柔性基板，所述柔性基板上具有显示区域和与所述显示区域相邻的非显示区域；
多个第一板结构，所述多个第一板结构在所述柔性基板的所述显示区域上；
多个第二板结构，所述多个第二板结构在所述柔性基板的所述非显示区域上，所述多个第二板结构中的每一个彼此间隔开；
至少一个线图案，所述至少一个线图案联接至所述多个第二板结构中的至少一个第二板结构；
至少一条缓冲线，所述至少一条缓冲线在所述多个第二板结构中的所述至少一个第二板结构上；以及
至少一个锚定孔，所述至少一个锚定孔在所述至少一个第二板结构上，并且将所述至少一条缓冲线与所述多个第二板结构中的所述至少一个第二板结构电连接，所述至少一个锚定孔将所述至少一条缓冲线固定在所述多个第二板结构中的所述至少一个第二板结构上。
28.根据权利要求27所述的显示装置，所述显示装置包括：
所述至少一个第二板结构上的导电图案，所述导电图案设置在与所述至少一条缓冲线不同的层中，所述导电图案经由所述至少一个锚定孔电连接到所述至少一条缓冲线。
29.根据权利要求28所述的显示装置，其中，所述导电图案由与设置在所述柔性基板的所述显示区域中的驱动晶体管的源极电极或漏极电极中的一者相同的材料制成。
30.根据权利要求28所述的显示装置，其中，所述柔性基板的所述非显示区域包括第一非显示区域和第二非显示区域，所述第一非显示区域位于所述显示区域与所述第二非显示区域之间，
其中，所述第一非显示区域包括其上具有所述至少一个锚定孔的所述至少一个第二板结构，
其中，所述第二非显示区域包括其上具有驱动电路的所述多个第二板结构的第一组，所述第一组的所述第二板结构中的每一个彼此间隔开并且通过多条第一连接线电连接在一起。
31.根据权利要求27所述的显示装置，其中，所述柔性基板的所述非显示区域包括第一非显示区域、第二非显示区域和第三非显示区域，所述第一非显示区域位于所述显示区域与所述第二非显示区域之间，所述第二非显示区域位于所述第一非显示区域与所述第三非显示区域之间，
其中，所述第一非显示区域包括其上具有所述至少一个锚定孔的所述至少一个第二板结构，
其中，所述第三非显示区域包括其上具有电源电路的所述多个第二板结构的第二组，所述第二组的所述第二板结构中的每一个彼此间隔开并且通过多条电力线电连接在一起，
其中，所述多条电力线包括在各个不同的层处在彼此相同的方向上设置的第一电力图案和第二电力图案，并且
其中，在操作中，不同的电压被施加到所述第一电力图案和所述第二电力图案。
32.根据权利要求31所述的显示装置，所述显示装置包括：
所述第三非显示区域中的至少一个子板结构，所述至少一个子板结构设置在未被所述第二组的第二板结构和所述多条电力线占用的区域中；
附加电力块，所述附加电力块在所述至少一个子板结构上；以及
附加电力线，所述附加电力线联接到所述附加电力块，所述附加电力线包括第一附加电力图案和第二附加电力图案，所述附加电力线联接到与所述至少一个子板结构相邻的所述第二组的第二板结构。
33.根据权利要求32所述的显示装置，其中，所述第一附加电力图案和所述第二附加电力图案在各个不同层处设置在彼此相同的方向上，并且
其中，所述第一附加电力图案由与所述第一电力图案相同的材料形成，并且所述第二附加电力图案由与所述第二电力图案相同的材料形成。
CN202211233667.7A 2021-12-14 2022-10-10 显示装置 Pending CN116264234A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0178782 2021-12-14
KR1020210178782A KR20230089962A (ko) 2021-12-14 2021-12-14 표시 장치

Publications (1)

Publication Number Publication Date
CN116264234A true CN116264234A (zh) 2023-06-16

Family

ID=84358716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211233667.7A Pending CN116264234A (zh) 2021-12-14 2022-10-10 显示装置

Country Status (5)

Country Link
US (1) US20230187451A1 (zh)
EP (1) EP4199684A1 (zh)
JP (2) JP7442598B2 (zh)
KR (1) KR20230089962A (zh)
CN (1) CN116264234A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9841548B2 (en) 2015-06-30 2017-12-12 Apple Inc. Electronic devices with soft input-output components
KR102447507B1 (ko) * 2015-12-17 2022-09-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
JP2020107660A (ja) 2018-12-26 2020-07-09 ソニー株式会社 フレキシブル配線基板及び電子機器
EP3675178A1 (en) 2018-12-27 2020-07-01 LG Display Co., Ltd. Display device
KR20210048807A (ko) * 2019-10-24 2021-05-04 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210074627A (ko) 2019-12-12 2021-06-22 엘지디스플레이 주식회사 스트레쳐블 표시 장치

Also Published As

Publication number Publication date
JP2023088267A (ja) 2023-06-26
EP4199684A1 (en) 2023-06-21
KR20230089962A (ko) 2023-06-21
JP2024059752A (ja) 2024-05-01
JP7442598B2 (ja) 2024-03-04
US20230187451A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11751459B2 (en) Stretchable display device capable of preventing damage caused by static electricity
US11437462B2 (en) Stretchable display device
CN112447102B (zh) 可拉伸显示装置
US20220139888A1 (en) Display device
US20220165720A1 (en) Stretchable display device
CN116264234A (zh) 显示装置
CN114373385B (zh) 可伸展显示装置
US20230217707A1 (en) Display device
US20240032362A1 (en) Display device
EP4202609A1 (en) Display panel and display device including the same
US20240097092A1 (en) Display device
US20240113134A1 (en) Display device
US20230215874A1 (en) Display device
US20240186475A1 (en) Display device
EP4002457A1 (en) Display device
US20230215873A1 (en) Display device
KR20240064409A (ko) 표시 장치
KR20230102978A (ko) 표시 장치
CN117497529A (zh) 显示装置
CN118159079A (zh) 显示装置
CN116367590A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination