CN116264790A - 具有氧化物半导体的显示设备 - Google Patents

具有氧化物半导体的显示设备 Download PDF

Info

Publication number
CN116264790A
CN116264790A CN202211076926.XA CN202211076926A CN116264790A CN 116264790 A CN116264790 A CN 116264790A CN 202211076926 A CN202211076926 A CN 202211076926A CN 116264790 A CN116264790 A CN 116264790A
Authority
CN
China
Prior art keywords
light blocking
thin film
driving
switching
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211076926.XA
Other languages
English (en)
Inventor
金在铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116264790A publication Critical patent/CN116264790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了具有氧化物半导体的显示设备。像素驱动电路和电连接到该像素驱动电路的发光器件可以设置在像素区域上。像素驱动电路可以包括至少一个开关薄膜晶体管和驱动薄膜晶体管。挡光图案和覆盖该挡光图案的上缓冲层可以设置在器件基板与驱动薄膜晶体管的驱动半导体图案之间。设置在器件基板与上缓冲层之间的中间绝缘层可以包括与挡光图案和驱动半导体图案交叠的开口。因此，在显示设备中，可以在不改变开关薄膜晶体管的特性的情况下减小根据施加到驱动薄膜晶体管的驱动栅极的电压的电流变化率。

Description

具有氧化物半导体的显示设备
技术领域
本公开涉及显示设备，并且更具体地涉及其中像素驱动电路的薄膜晶体管中的至少一个薄膜晶体管包括氧化物半导体的显示设备。
背景技术
通常，显示设备向用户提供图像。例如，显示设备可以包括至少一个发光器件。发光器件可以发射显示特定颜色的光。例如，发光器件可以包括顺序层叠的第一电极、发光层和第二电极。
发光器件可以设置在器件基板的像素区域上。用于控制发光器件的操作的像素驱动电路可以设置在器件基板的像素区域中。发光器件可以电连接到像素驱动电路。像素驱动电路可以根据扫描信号来向发光器件提供与数据信号相对应的驱动电流。例如，像素驱动电路可以包括多个薄膜晶体管和存储电容器。
为了防止静止图像中的泄漏电流，构成像素驱动电路的薄膜晶体管中的至少一个薄膜晶体管可以包括氧化物半导体。例如，生成与数据信号相对应的驱动电流的驱动薄膜晶体管可以包括由氧化物半导体制成的半导体图案。然而，在包括氧化物半导体的薄膜晶体管中，根据施加到栅极的电压的电流变化值可能较大。也就是说，在驱动薄膜的半导体图案包括氧化物半导体的显示设备中，在低灰度级中可能出现斑点。
并且，如果控制设置在半导体图案与驱动薄膜晶体管的栅极之间的栅极绝缘层的厚度以减小根据施加到驱动薄膜晶体管的栅极的电压的电流变化值，则与驱动薄膜晶体管同时形成的开关薄膜晶体管的特性由于栅极绝缘层的厚度变化而劣化。因此，在显示设备中，图像的质量可能劣化。
发明内容
因此，本公开涉及一种显示设备，该显示设备基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本公开的目的是提供一种能够防止在低灰度级中出现斑点的包括氧化物半导体的显示设备。
本公开的另一目的是提供一种能够在不改变开关薄膜晶体管的特性的情况下减小根据施加到驱动薄膜晶体管的栅极的电压的电流变化值的显示设备。
本公开的其它优点、目的和特征将在下面的描述中部分地阐述，并且部分地对于本领域普通技术人员在检查以下内容后将变得显而易见或者可以从本公开的实践中得知。本公开的目的和其它优点可以通过在书面说明书和其权利要求以及附图中特别指出的结构来实现和获得。
为了实现这些目的和其它优点，并且根据本公开的目的，如本文所实施和广义描述的，提供了一种包括器件基板的显示设备。第一挡光图案和上缓冲层设置在器件基板上。第一挡光图案设置在器件基板的像素区域上。上缓冲层覆盖挡光图案。驱动薄膜晶体管设置在像素区域的上缓冲层上。驱动薄膜晶体管包括与第一挡光图案交叠的驱动半导体图案。第一中间绝缘层设置在器件基板与所述上缓冲层之间。第一中间绝缘层包括与第一挡光图案和驱动半导体图案交叠的第一开口。
第一开口可以具有比第一挡光图案和驱动半导体图案大的尺寸。
开关薄膜晶体管可以设置在像素区域的上缓冲层上。开关薄膜晶体管可以包括开关半导体图案。开关半导体图案可以与驱动半导体图案间隔开。所述第一中间绝缘层可以包括与开关半导体图案交叠的部分。
开关半导体图案可以包括与驱动半导体图案相同的材料。
第二挡光图案可以设置在器件基板与第一中间绝缘层之间。第二挡光图案可以与开关半导体图案交叠。
第二挡光图案可以包括与第一挡光图案相同的材料。
分离绝缘层可以设置在器件基板与所述第二挡光图案之间。分离绝缘层可以在器件基板与第一挡光图案之间延伸。
第二中间绝缘层可以设置在第一中间绝缘层与上缓冲层之间。第二中间绝缘层可以包括与第一开口交叠的第二开口。
在另一实施方式中，提供了一种包括器件基板的显示设备。中间绝缘层设置在器件基板上。中间绝缘层包括开口。第一挡光图案设置在中间绝缘层的开口中。上缓冲层设置在中间绝缘层和第一挡光图案上。驱动薄膜晶体管和第一开关薄膜晶体管设置在上缓冲层上。驱动薄膜晶体管包括与第一挡光图案交叠的驱动半导体图案。第一开关薄膜晶体管包括与开口间隔开的第一开关半导体图案。外涂层设置在第一开关薄膜晶体管和驱动薄膜晶体管上。发光器件设置在外涂层上。发光器件电连接到驱动薄膜晶体管。
驱动半导体图案和第一开关半导体图案可以包括氧化物半导体。
第二开关薄膜晶体管可以设置在器件基板与外涂层之间。第二开关薄膜晶体管可以包括第二开关半导体图案和与第二开关半导体图案的一部分交叠的栅极。栅极绝缘层可以设置在器件基板与中间绝缘层之间。栅极绝缘层可以在第二开关半导体图案与栅极之间延伸。
第二开关半导体图案可以包括与驱动半导体图案和第一开关半导体图案不同的材料。
与第一开关半导体图案交叠的第二挡光图案可以与第一挡光图案间隔开。第二挡光图案可以与第二开关薄膜晶体管的栅极设置在同一层上。
第二挡光图案可以包括与第二开关薄膜晶体管的栅极相同的材料。
第一挡光图案可以设置在与第二挡光图案不同的层上。
在又一实施方式中，提供了一种显示设备。该显示设备包括设置在器件基板上的第一挡光图案和第二挡光图案。一个或更多个绝缘层设置在第一挡光图案和第二挡光图案上。显示设备还包括位于一个或更多个绝缘层上的第一薄膜晶体管，第一薄膜晶体管包括与第一挡光图案交叠的第一半导体图案，第一半导体图案包括氧化物半导体并且电连接到发光器件。显示设备还包括位于一个或更多个绝缘层上的第二薄膜晶体管，第二薄膜晶体管包括与第二挡光图案交叠的第二半导体图案。一个或更多个中间绝缘层的至少一部分可以设置在第二挡光图案与第二薄膜晶体管之间，其中，第一挡光图案与第一半导体图案之间的距离比第二挡光图案与第二半导体图案之间的距离短。
附图说明
附图被包括以提供对本公开的进一步理解并且被包含在本申请中并构成本申请的一部分，附图例示了本公开的实施方式，并且与描述一起用于解释本公开的原理。
图1是示意性地示出根据本公开的实施方式的显示设备的图。
图2是根据本公开的实施方式的根据图1中的I-I’的截面。
图3是根据本公开的实施方式的图2中的P1区域的放大图。
图4是根据本公开的实施方式的图2中的P2区域的放大图。
图5至图9是分别示出根据本公开的另一实施方式的显示设备的图。
具体实施方式
在下文中，通过参照例示本公开的一些实施方式的附图的以下详细描述，将清楚地理解与本公开的实施方式的上述目的、技术配置和操作效果有关的细节。这里，提供本公开的实施方式是为了允许本公开的技术精神令人满意地传达给本领域技术人员，因此本公开可以以其它形式实施，并且不限于以下描述的实施方式。
另外，在整个说明书中，相同或极其相似的元件可以由相同的附图标记表示，并且在附图中，为了方便，可能夸大层和区域的长度和厚度。应当理解，当第一元件被称为在第二元件“上”时，尽管第一元件可以设置在第二元件上以便与第二元件接触，但是第三元件也可以插置在第一元件与第二元件之间。
这里，诸如“第一”和“第二”的用语可能用于将任一个元件与另一元件区分开。然而，在不脱离本公开的技术精神的情况下，根据本领域技术人员的方便，第一元件和第二元件可以任意命名。
在本公开的说明书中使用的用语仅用于描述特定实施方式，而不旨在限制本公开的范围。例如，除非上下文另有明确指示，否则以单数形式描述的元件旨在包括多个元件。另外，在本公开的说明书中，将进一步理解，用语“包括”和“包含”指定所陈述的特征、整数、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或组合的存在或添加。
除非另有定义，否则本文使用的所有用语(包括技术和科学术语)具有与示例性实施方式所属的领域中的普通技术人员通常理解的相同含义。将要进一步理解的是，例如在常用的字典中所定义的用语应当被解释为具有与其在相关领域的上下文中的含义相一致的含义，并且除非在本文有明确定义，否则这些用语将不会以理想化或在过于正式的意义上进行解释。
(实施方式)
图1是示意性地示出根据本公开的实施方式的显示设备的图。图2是根据本公开的实施方式的根据图1中的I-I’的截面。图3是根据本公开的实施方式的图2中的P1区域的放大图。图4是根据本公开的实施方式的图2中的P2区域的放大图。
参照图1至图4，根据本公开的实施方式的显示设备可以包括显示面板DP和驱动部件SD、DD和TC。显示面板DP可以实现向用户提供的图像。例如，显示面板DP可以包括多个像素区域PA。驱动部件SD、DD和TC可以向显示面板DP的每个像素区域PA提供用于实现图像的各种信号。例如，驱动部件SD、DD和TC可以包括扫描驱动器SD、数据驱动器DD和定时控制器TC。
扫描驱动器SD可以通过扫描线向显示面板DP的每个像素区域PA顺序地施加扫描信号。数据驱动器DD可以通过数据线向显示面板DP的每个像素区域PA施加数据信号。例如，显示面板DP可以包括其中设置有像素区域PA的显示区域AA和设置在显示区域AA外部的边框区域BZ，并且扫描线和数据线可以与边框区域BZ交叉。定时控制器TC可以控制扫描驱动器SD的操作和数据驱动器DD的操作。例如，定时控制器TC可以向扫描驱动器SD提供时钟信号、复位时钟信号和起始信号，并且向数据驱动器DD提供数字视频数据和源极定时控制信号。
显示面板DP中的像素区域PA中的每个像素区域可以实现特定颜色。例如，发光器件500可以设置在每个像素区域PA中。每个像素区域PA的发光器件500可以由器件基板100支撑。器件基板100可以具有多层结构。例如，器件基板100可以具有第一基板层101、基板绝缘层102和第二基板层103的层叠结构。第二基板层103可以包括与第一基板层101相同的材料。例如，第一基板层101和第二基板层103可以包括例如聚酰亚胺(PI)的聚合物材料。基板绝缘层102可以包括绝缘材料。例如，基板绝缘层102可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。因此，在根据本公开的实施方式的显示设备中，可以防止由于外部冲击和弯曲而导致的器件基板100和/或发光器件500的损坏。
发光器件500可以发出显示特定颜色的光。例如，发光器件500可以包括顺序层叠在器件基板100上的第一电极510、发光层520和第二电极530。
第一电极510可以包括导电材料。第一电极510可以包括具有高反射率的材料。例如，第一电极510可以包括金属，诸如铝(Al)和银(Ag)。第一电极510可以具有多层结构。例如，第一电极510可以具有这样的结构，其中由金属制成的反射电极插置在由诸如ITO和IZO的透明导电材料制成的透明电极之间。
发光层520可以产生具有与第一电极510和第二电极530之间的电压差相对应的亮度的光。例如，发光层520可以包括具有发光材料的发光材料层(EML)。发光材料可以包括有机材料、无机材料或混合材料。例如，根据本公开的实施方式的显示设备的显示面板DP可以是包括有机发光材料的有机发光显示设备。
发光层520可以具有多层结构。例如，发光层520还可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。因此，在根据本公开的实施方式的显示设备的显示面板DP中，可以提高每个像素区域PA中的发光层520的发光效率。
第二电极530可以包括导电材料。第二电极530可以包括与第一电极510不同的材料。第二电极530的透射率可以比第一电极510的透射率高。例如，第二电极530可以是由诸如ITO和IZO的透明导电材料制成的透明电极。因此，在根据本公开的实施方式的显示设备的显示面板DP中，由每个像素区域PA的发光层520产生的光可以通过对应像素区域PA的第二电极530发射到外部。
电连接到发光器件500的像素驱动电路可以设置在器件基板100的每个像素区域PA上。例如，每个像素区域PA中的发光器件500的操作可以由对应像素区域PA的像素驱动电路控制。每个像素区域PA的像素驱动电路可以电连接到驱动部件SD、DD和TC。例如，每个像素区域PA的像素驱动电路可以电连接到扫描线中的一条扫描线和数据线中的一条数据线。每个像素区域PA的像素驱动电路可以根据扫描信号来向对应像素区域PA的发光器件500提供与数据信号相对应的驱动电流。例如，每个像素区域PA的像素驱动电路可以包括第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400。
第一开关薄膜晶体管200可以包括第一开关半导体图案210、第一开关栅极230、第一开关源极250和第一开关漏极270。
第一开关半导体图案210可以包括半导体材料。例如，第一开关半导体图案210可以包括例如IGZO的氧化物半导体。第一开关半导体图案210可以包括第一源极区域、第一沟道区域和第一漏极区域。第一沟道区域可以设置在第一源极区域与第一漏极区域之间。第一源极区域和第一漏极区域可以具有比第一沟道区域低的电阻。例如，第一源极区域和第一漏极区域可以包括氧化物半导体的导电区域。第一沟道区域可以是氧化物半导体的不导电的区域。
第一开关栅极230可以包括导电材料。例如，第一开关栅极230可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第一开关栅极230可以设置在第一开关半导体图案210上方。第一开关栅极230可以与第一开关半导体图案210绝缘。例如，在第一开关半导体图案210与第一开关栅极230之间延伸的上栅极绝缘层122可以设置在器件基板100上。上栅极绝缘层122可以包括绝缘材料。例如，上栅极绝缘层122可以包括例如氧化硅(SiO)的无机绝缘材料。上栅极绝缘层122可以延伸超过第一开关半导体图案210。例如，第一开关半导体图案210的一侧可以被上栅极绝缘层122覆盖。
第一开关栅极230可以与第一开关半导体图案210的第一沟道区域交叠。例如，第一开关半导体图案210的第一沟道区域可以具有与施加到第一开关栅极230的电压相对应的电导率。
第一开关源极250可以包括导电材料。例如，第一开关源极250可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第一开关源极250可以与第一开关栅极230绝缘。第一开关源极250可以包括与第一开关栅极230不同的材料。第一开关源极250可以设置在与第一开关栅极230不同的层上。例如，在第一开关栅极230与第一开关源极250之间延伸的上层间绝缘层132可以设置在上栅极绝缘层122上。上层间绝缘层132可以包括绝缘材料。例如，上层间绝缘层132可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。上层间绝缘层132可以延伸超过第一开关半导体图案210和第一开关栅极230。例如，第一开关栅极230的一侧可以被上层间绝缘层132覆盖。
第一开关源极250可以电连接到第一开关半导体图案210的第一源极区域。例如，穿透上栅极绝缘层122和上层间绝缘层132的第一源极接触孔可以部分地暴露第一开关半导体图案210的第一源极区域。第一开关源极250可以通过第一源极接触孔与第一开关半导体图案210的第一源极区域直接接触。
第一开关漏极270可以包括导电材料。例如，第一开关漏极270可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第一开关漏极270可以与第一开关栅极230绝缘。第一开关漏极270可以包括与第一开关栅极230不同的材料。第一开关漏极270可以设置在与第一开关栅极230不同的层上。例如，第一开关漏极270可以设置在上层间绝缘层132上。第一开关漏极270可以与第一开关源极250设置在同一层上。例如，第一开关漏极270可以包括与第一开关源极250相同的材料。
第一开关漏极270可以电连接到第一开关半导体图案210的第一漏极区域。第一开关漏极270可以与第一开关源极250间隔开。例如，穿透上栅极绝缘层122和上层间绝缘层132的第一漏极接触孔可以部分地暴露第一开关半导体图案210的第一漏极区域。第一开关漏极270可以与第一开关半导体图案210的第一漏极区域直接接触。
第二开关薄膜晶体管300可以具有与第一开关薄膜晶体管200相同的结构。例如，第二开关薄膜晶体管300可以包括第二开关半导体图案310、第二开关栅极330、第二开关源极350和第二开关漏极370。第二开关薄膜晶体管300可以与第一开关薄膜晶体管200间隔开。例如，第二开关半导体图案310可以与第一开关半导体图案210间隔开。
第二开关半导体图案310可以包括半导体材料。第二开关半导体图案310可以包括与第一开关半导体图案210不同的材料。例如，第二开关半导体图案310可以包括低温多晶硅(LTPS)。第二开关半导体图案310可以包括第二源极区域、第二沟道区域和第二漏极区域。第二沟道区域可以设置在第二源极区域与第二漏极区域之间。第二源极区域和第二漏极区域可以具有比第二沟道区域低的电阻。例如，第二源极区域和第二漏极区域可以包括导电杂质。
第二开关半导体图案310可以设置在与第一开关半导体图案210不同的层上。第二开关半导体图案310可以设置为比第一开关半导体图案210更靠近器件基板100。例如，分离绝缘层140可以设置在器件基板100与上层间绝缘层132之间，第一开关半导体图案210可以设置在分离绝缘层140上方，并且第二开关半导体图案310可以设置在器件基板100与分离绝缘层140之间。分离绝缘层140可以包括绝缘材料。例如，分离绝缘层140可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。因此，在根据本公开的实施方式的显示设备中，可以防止由于形成第二开关半导体图案310的工艺引起的第一开关半导体图案210的损坏。
第二开关栅极330可以包括导电材料。例如，第二开关栅极330可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第二开关栅极330可以设置在第二开关半导体图案310上方。第二开关栅极330可以与第二开关半导体图案310绝缘。第二开关栅极330可以设置在与第一开关栅极230不同的层上。例如，覆盖第二开关半导体图案310的下栅极绝缘层121可以设置在器件基板100与分离绝缘层140之间，并且第二开关栅极330可以设置在下栅极绝缘层121与分离绝缘层140之间。下栅极绝缘层121可以包括绝缘材料。例如，下栅极绝缘层121可以是无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。第二开关半导体图案310的一侧可以由下栅极绝缘层121覆盖。
第二开关栅极330可以与第二开关半导体图案310的第二沟道区域交叠。例如，第二开关半导体图案310的第二沟道区域可以具有与施加到第二开关栅极330的电压相对应的电导率。
第二开关源极350可以包括导电材料。例如，第二开关源极350可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第二开关源极350可以与第二开关栅极330绝缘。例如，第二开关源极350可以包括与第二开关栅极330不同的材料。第二开关源极350可以设置在与第二开关栅极330不同的层上。例如，覆盖第二开关栅极330的下层间绝缘层131可以设置在下栅极绝缘层121与分离绝缘层140之间，并且第二开关源极350可以设置在下层间绝缘层131与分离绝缘层140之间。下层间绝缘层131可以包括绝缘材料。例如，下层间绝缘层131可以是无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。第二开关栅极330的一侧可以由下层间绝缘层131覆盖。
第二开关源极350可以电连接到第二开关半导体图案310的第二源极区域。例如，穿透下栅极绝缘层121和下层间绝缘层131的第二源极接触孔可以部分地暴露第二开关半导体图案310的第二源极区域。第二开关源极350可以通过第二源极接触孔与第二开关半导体图案310的第二源极区域直接接触。
第二开关源极350可以与第一开关源极250和第一开关漏极270设置在同一层上。例如，第二开关源极350可以设置在上层间绝缘层132上。第二源极接触孔可以穿透分离绝缘层140、上栅极绝缘层122和上层间绝缘层132。第二开关源极350可以包括与第一开关源极250和第一开关漏极270相同的材料。
第二开关漏极370可以包括导电材料。例如，第二开关漏极370可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。第二开关漏极370可以与第二开关栅极330绝缘。例如，第二开关漏极370可以包括与第二开关栅极330不同的材料。第二开关漏极370可以设置在与第二开关栅极330不同的层上。例如，下层间绝缘层131可以在第二开关栅极330与第二开关漏极370之间延伸。
第二开关漏极370可以电连接到第二开关半导体图案310的第二漏极区域。例如，穿透下栅极绝缘层121和下层间绝缘层131的第二漏极接触孔可以部分地暴露第二开关半导体图案310的第二漏极区域。第二开关漏极370可以通过第二漏极接触孔与第二开关半导体图案310的第二漏极区域直接接触。
第二开关漏极370可以设置在与第二开关源极350相同的层上。例如，第二开关漏极370可以设置在上层间绝缘层132上。第二漏极接触孔可以穿透分离绝缘层140、上栅极绝缘层122和上层间绝缘层132。第二开关漏极370可以包括与第二开关源极350相同的材料。
驱动薄膜晶体管400可以具有与第二开关薄膜晶体管300相同的结构。例如，驱动薄膜晶体管400可以包括驱动半导体图案410、驱动栅极430、驱动源极450和驱动漏极470。驱动薄膜晶体管400可以与第一开关薄膜晶体管200和第二开关薄膜晶体管300间隔开。例如，驱动半导体图案410可以与第一开关半导体图案210和第二开关半导体图案310间隔开。
驱动半导体图案410可以包括半导体材料。驱动半导体图案410可以包括与第二开关半导体图案310不同的材料。例如，驱动半导体图案410可以包括例如IGZO的氧化物半导体。驱动半导体图案410可以包括与第一开关半导体图案210相同的材料。驱动半导体图案410可以与第一开关半导体图案210设置在同一层上。例如，驱动半导体图案410可以设置在分离绝缘层140上方。驱动半导体图案410可以包括驱动源极区域、驱动沟道区域和驱动漏极区域。驱动沟道区域可以设置在驱动源极区域与驱动漏极区域之间。驱动源极区域和驱动漏极区域可以具有比驱动沟道区域低的电阻。例如，驱动源极区域和驱动漏极区域可以包括氧化物半导体的导电区域。驱动半导体图案410的驱动源极区域和驱动漏极区域可以分别具有与第一开关半导体图案210的第一源极区域和第一漏极区域相同的电阻。例如，驱动沟道区域可以是氧化物半导体的不导电的区域。驱动半导体图案410的驱动沟道区域可以具有与第一开关半导体图案210的第一沟道区域相同的电阻。例如，驱动半导体图案410可以与第一开关半导体图案同时形成。
驱动栅极430可以包括导电材料。例如，驱动栅极430可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。驱动栅极430可以设置在驱动半导体图案410上方。驱动栅极430可以与驱动半导体图案410绝缘。例如，上栅极绝缘层122可以在驱动半导体图案410与驱动栅极430之间延伸。驱动半导体图案410的一侧可以由上栅极绝缘层122覆盖。驱动栅极430可以包括与第一开关薄膜晶体管200的第一栅极230相同的材料。
驱动栅极430可以与驱动半导体图案410的驱动沟道区域交叠。例如，驱动半导体图案410的驱动沟道区域可以具有与施加到驱动栅极430的电压相对应的电导率。
驱动源极450可以包括导电材料。例如，驱动源极450可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。驱动源极450可以与驱动栅极430绝缘。例如，驱动源极450可以包括与驱动栅极430不同的材料。驱动源极450可以设置在与驱动栅极430不同的层上。例如，上层间绝缘层132可以在驱动栅极430与驱动源极450之间延伸。驱动源极450可以包括与第一开关源极250和第一开关漏极270相同的材料。例如，驱动源极450可以设置在与第一开关源极250和第一开关漏极270相同的层上。
驱动源极450可以电连接到驱动半导体图案410的驱动源极区域。例如，穿透上栅极绝缘层122和上层间绝缘层132的第三源极接触孔可以部分地暴露驱动半导体图案410的驱动源极区域。驱动源极450可以通过第三源极接触孔与驱动半导体图案410的驱动源极区域直接接触。
驱动漏极470可以包括导电材料。例如，驱动漏极470可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。驱动漏极470可以与驱动栅极430绝缘。例如，驱动漏极470可以包括与驱动栅极430不同的材料。驱动漏极470可以设置在与驱动栅极430不同的层上。例如，上层间绝缘层132可以在驱动栅极430与驱动漏极470之间延伸。驱动漏极470可以与驱动源极450设置在同一层上。例如，驱动漏极470可以包括与驱动源极450相同的材料。
驱动漏极470可以电连接到驱动半导体图案410的驱动漏极区域。例如，穿透上栅极绝缘层122和上层间绝缘层132的第三漏极接触孔可以部分地暴露驱动半导体图案410的驱动漏极区域。驱动漏极470可以通过第三漏极接触孔与驱动半导体图案410的驱动漏极区域直接接触。
扫描线和数据线可以通过在每个像素区域PA中形成第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400的工艺形成。例如，扫描线可以与每个像素驱动电路的第二开关栅极330设置在同一层上，并且数据线可以与每个像素驱动电路的第一开关源极250和第一开关漏极270设置在同一层上。扫描线可以包括与每个像素驱动电路的第二开关栅极330相同的材料。例如，扫描线可以设置在下栅极绝缘层121与下层间绝缘层131之间。数据线可以包括与每个像素驱动电路的第一开关源极250、第一开关漏极270、第二开关源极350、第二开关漏极370、驱动源极450和驱动漏极470相同的材料。例如，数据线可以设置在上层间绝缘层132上。
下缓冲层110可以设置在器件基板100与每个像素驱动电路之间。下缓冲层110可以防止在形成每个像素驱动电路的工艺中由于器件基板100造成的污染。例如，器件基板100的朝向每个像素驱动电路的第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400的上表面可以完全被下缓冲层110覆盖。下缓冲层110可以包括绝缘材料。例如，下缓冲层110可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。下缓冲层110可以具有多层结构。例如，下缓冲层110可以具有第一下层111和第二下层112的层叠结构。第二下层112可以包括与第一下层111不同的材料。例如，下缓冲层110可以具有由氧化硅(SiO)制成的无机绝缘层和由氮化硅(SiN)制成的无机绝缘层的层叠结构。
每个像素区域PA的发光器件500可以电连接到对应像素区域PA中的像素驱动电路的驱动薄膜晶体管400。例如，每个像素区域PA中的发光器件500的第一电极510可以电连接到对应像素区域PA中的驱动薄膜晶体管400的驱动漏极470。每个像素区域PA中的发光器件500的第一电极510可以与对应像素区域PA中的第一开关源极250、第一开关漏极270、第二开关源极350、第二开关漏极370和驱动源极450绝缘。每个像素区域PA的第一电极510可以设置在与对应像素区域PA的第一开关源极250、第一开关漏极270、第二开关源极350、第二开关漏极370、驱动源极450和驱动漏极470不同的层上。例如，覆盖第一开关源极250、第一开关漏极270、第二开关源极350、第二开关漏极370、驱动源极450和驱动漏极470的外涂层170可以设置在上层间绝缘层132上，并且每个像素区域PA的第一电极510、发光层520和第二电极530可以层叠在外涂层170上。外涂层170可以包括绝缘材料。外涂层170可以包括与上层间绝缘层132不同的材料。例如，外涂层170可以是有机绝缘材料。由于每个像素区域PA的像素驱动电路引起的厚度差可以通过外涂层170来去除。例如，外涂层170可以去除由于每个像素区域PA的第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400引起的厚度差。外涂层170的与器件基板100相对的上表面可以是平坦表面。
每个像素区域PA的第一电极510可以通过穿透外涂层170而电连接到对应像素区域PA的驱动漏极470。例如，外涂层170可以包括部分地暴露每个像素区域PA的驱动漏极470的电极接触孔。每个像素区域PA的第一电极510可以通过电极接触孔中的一个电极接触孔与对应像素区域PA的驱动漏极470直接接触。
每个像素区域PA的发光器件500可以发射具有与邻近像素区域PA的发光器件500不同的亮度的光。例如，每个像素区域PA中的发光器件500的第一电极510可以与邻近像素区域PA中的发光器件500的第一电极510间隔开。每个像素区域PA中的发光器件500的第一电极510可以与邻近像素区域PA中的发光器件500的第一电极510绝缘。例如，堤部绝缘层180可以设置在外涂层170上，并且每个像素区域PA中的第一电极510的边缘可以被堤部绝缘层180覆盖。堤部绝缘层180可以包括绝缘材料。例如，堤部绝缘层180可以是有机绝缘材料。堤部绝缘层180可以包括与外涂层170不同的材料。每个像素区域PA的发光层520和第二电极530可以顺序层叠在对应第一电极510的由堤部绝缘层180暴露的部分上。
从每个像素区域PA的发光器件500发射的光可以显示与从邻近像素区域PA的发光器件500发射的光不同的颜色。例如，每个像素区域PA的发光层520可以与邻近像素区域PA的发光层520间隔开。每个像素区域PA中的发光层520可以包括设置在堤部绝缘层180上的端部。每个像素区域PA的发光层520可以单独形成。例如，每个像素区域PA的发光层520可以使用精细金属掩模(FMM)来形成。间隔件190可以设置在堤部绝缘层180上。间隔件190可以防止由于精细金属掩模引起的堤部绝缘层180和发光层520的损坏。间隔件190可以包括绝缘材料。例如，间隔件190可以是有机绝缘材料。间隔件190可以包括与堤部绝缘层180相同的材料。例如，可以通过使用半色调掩模的图案化工艺来同时形成堤部绝缘层180和间隔件190。每个像素区域PA中的发光层520的端部可以与间隔件190间隔开。
施加到每个像素区域PA的第二电极530的电压可以与施加到邻近像素区域PA的第二电极530的电压相同。例如，每个像素区域PA的第二电极530可以电连接到邻近像素区域PA的第二电极530。每个像素区域PA的第二电极530可以包括与邻近像素区域PA的第二电极530相同的材料。例如，每个像素区域PA的第二电极530可以与邻近像素区域PA的第二电极530直接接触。堤部绝缘层180和间隔件190可以由第二电极530覆盖。因此，在根据本公开的实施方式的显示设备中，从每个像素区域PA的发光器件500发射的光的亮度可以由对应像素区域PA的像素驱动电路生成的驱动电流来控制。并且，在根据本公开的实施方式的显示设备中，可以简化形成每个像素区域PA的第二电极530的工艺。
封装元件600可以设置在每个像素区域PA的发光器件500上。封装元件600可以防止由于外部冲击和湿气引起的发光器件500的损坏。封装元件600可以具有多层结构。例如，封装元件600可以包括顺序层叠的第一封装层610、第二封装层620和第三封装层630。第一封装层610、第二封装层620和第三封装层630可以包括绝缘材料。第二封装层620可以包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可以是无机绝缘材料，并且第二封装层620可以是有机绝缘材料。因此，在根据本公开的实施方式的显示设备中，可以有效地防止由于外部冲击和湿气引起的每个像素区域PA中的发光器件500的损坏。可以通过第二封装层620来去除每个像素区域PA的发光器件500的厚度差。例如，封装元件600的与器件基板100相对的上表面可以是平坦表面。
根据本公开的实施方式的显示设备可以防止由于外部光而引起包括氧化物半导体的半导体图案210和410的特性的改变。例如，挡光图案710和720可以设置在每个像素区域PA中。挡光图案710和720可以阻挡在包括氧化物半导体的半导体图案210和410的方向上传播的外部光。例如，每个像素区域PA的挡光图案710和720可以包括在器件基板100与驱动半导体图案410之间的第一挡光图案710，以及在器件基板100与第一开关半导体图案210之间的第二挡光图案720。
第一挡光图案710可以阻挡穿过器件基板100在驱动半导体图案410的方向上传播的外部光。第一挡光图案710可以设置在器件基板100与驱动半导体图案410之间。例如，第一挡光图案710可以设置在分离绝缘层140与驱动半导体图案410之间。第一挡光图案710可以具有比驱动半导体图案410大的尺寸。例如，驱动半导体图案410可以与第一挡光图案710的一部分交叠。第一挡光图案710可以与第一开关薄膜晶体管200和第二开关薄膜晶体管300间隔开。例如，第一开关薄膜晶体管200和第二开关薄膜晶体管300可以设置在第一挡光图案710的外部。
第一挡光图案710可以包括导电材料。例如，第一挡光图案710可以包括金属。第一挡光图案710可以包括能够阻挡氢渗透的材料。第一挡光图案710可以包括与氢稳定耦合的材料。例如，第一挡光图案710可以包括钛(Ti)。因此，在根据本公开的实施方式的显示设备中，由于形成第二开关半导体图案310和第二开关栅极330的工艺而残留在器件基板100与分离绝缘层140之间的氢可能不会通过第一挡光图案710而渗透到驱动半导体图案410中。也就是说，在根据本公开的实施方式的显示设备中，可以通过第一挡光图案710来防止每个像素区域PA中的驱动半导体图案410的非预期导电。因此，在根据本公开的实施方式的显示设备中，可以提高每个像素区域PA中的驱动薄膜晶体管400的操作特性的可靠性。
第一挡光图案710可以与驱动半导体图案410间隔开。例如，覆盖第一挡光图案710的上缓冲层160可以设置在分离绝缘层140上，并且驱动半导体图案410可以设置在上缓冲层160上。上缓冲层160可以防止在形成每个像素区域PA中的驱动半导体图案410的工艺中由于第一挡光图案710引起的污染。上缓冲层160可以包括绝缘材料。例如，上缓冲层160可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。上缓冲层160可以具有多层结构。例如，上缓冲层160可以具有第一上层161和第二上层162的层叠结构。第二上层162可以包括与第一上层161不同的材料。例如，第一上层161可以是由氮化硅(SiN)制成的无机绝缘层，并且设置在第一上层161上的第二上层162可以是由氧化硅(SiO)制成的无机绝缘层。由氮化硅(SiN)制成的无机绝缘层具有比由氧化硅(SiO)制成的无机绝缘层更好的捕获氢粒子的能力。因此，在根据本公开的实施方式的显示设备中，第一上层161可以防止残留在器件基板100与上缓冲层160之间的氢穿透驱动半导体图案410，并且第二上层162可以防止每个像素区域PA中的驱动半导体图案410通过捕获在第一上层161中的氢而非预期导电。
第二挡光图案720可以阻挡穿过器件基板100在第一开关半导体图案210的方向传播的外部光。第二挡光图案720可以设置在器件基板100与第一开关半导体图案210之间。例如，第二挡光图案720可以设置在分离绝缘层140与第一开关半导体图案210之间。第二挡光图案720可以与第一挡光图案710设置在同一层上。第二挡光图案720可以具有比第一开关半导体图案210大的尺寸。例如，第一开关半导体图案210可以与第二挡光图案720的一部分交叠。第二挡光图案720可以与第二开关薄膜晶体管300和驱动薄膜晶体管400间隔开。例如，第二开关薄膜晶体管300和驱动薄膜晶体管400可以设置在第二挡光图案720的外部。
第二挡光图案720可以包括导电材料。例如，第二挡光图案720可以包括金属。第二挡光图案720可以包括能够阻挡氢渗透的材料。第二挡光图案720可以包括与氢稳定耦合的材料。第二挡光图案720可以包括与第一挡光图案710相同的材料。例如，第二挡光图案720可以包括钛(Ti)。第二挡光图案720可以与第一挡光图案710同时形成。因此，在根据本公开的实施方式的显示设备中，由于形成第二开关半导体图案310和第二开关栅极330的工艺而残留在器件基板100与分离绝缘层140之间的氢可能不会通过第二挡光图案720而渗透到第一开关半导体图案210中。也就是说，在根据本公开的实施方式的显示设备中，可以通过第二挡光图案720来防止每个像素区域PA中的第一开关半导体图案210的非预期导电。因此，在根据本公开的实施方式的显示设备的显示面板DP中，可以提高每个像素区域PA中的第一开关薄膜晶体管200的操作特性的可靠性。
第二挡光图案720可以与第一开关半导体图案210绝缘。例如，上缓冲层160可以在第二挡光图案720与第一开关半导体图案210之间延伸。
第二挡光图案720可以与第一开关半导体图案210绝缘。例如，上缓冲层160的第一上层161和第二上层162可以在第二挡光图案720与第一开关半导体图案210之间延伸。例如，驱动半导体图案410和第一开关半导体图案210可以设置在同一上缓冲层160上。因此，在根据本公开的显示设备中，可以通过上缓冲层160来防止由于残留氢而改变第一开关半导体图案210的特性。
第一挡光图案710与驱动半导体图案410之间的第一直线距离d1可以比第二挡光图案720与第一开关半导体图案210之间的第二直线距离d2小。例如，一个或更多个绝缘层(例如，上缓冲层160)可以设置在第一挡光图案710和第二挡光图案720上，并且第一直线距离d1可以比第二直线距离d2短，其中中间绝缘层150的至少一部分设置在第二挡光图案720与第一开关半导体图案210之间。例如，覆盖第二挡光图案720的中间绝缘层150可以设置在分离绝缘层140和上缓冲层160之间，并且中间绝缘层150可以包括与第一挡光图案710和驱动半导体图案410交叠的开口151h和152h。因此，可以产生中间绝缘层150的由开口151h和152h暴露的侧表面，并且中间绝缘层150的该侧表面可以位于第一挡光图案710与第二挡光图案720之间。中间绝缘层150可以包括绝缘材料。例如，中间绝缘层150可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。中间绝缘层150可以具有多层结构。例如，中间绝缘层150可以包括第一中间层151和第二中间层152的层叠结构。第二中间层152可以包括与第一中间层151不同的材料。例如，第一中间层151可以是由氮化硅(SiN)制成的无机绝缘层，并且第一中间层151上的第二中间层152可以是由氧化硅(SiO)制成的无机绝缘层。开口151h和152h可以包括穿透第一中间层151的第一开口151h和穿透第二中间层152的第二开口152h。开口151h和152h可以具有比第一挡光图案710和驱动半导体图案410大的尺寸。例如，第一挡光图案710可以设置在开口151h和152h中的第一开口151h中。第一挡光图案710的一侧可以由第一上层161覆盖。第一挡光图案710的与器件基板100相对的上表面可以与第一上层161直接接触。因此，在根据本公开的实施方式的显示设备中，可以仅减小每个像素区域PA中的第一挡光图案710与驱动半导体图案410之间的第一直线距离d1，而不管每个像素区域PA中的第二挡光图案720与第一开关半导体图案210之间的第二直线距离d2如何。
可以向第一挡光图案710施加特定电压。例如，第一挡光图案710可以电连接到驱动源极450。可以向第一挡光图案710施加恒定电压，而不管与施加到驱动栅极430的电压如何。因此，在根据本公开的实施方式的显示设备中，具有电容C1的第一寄生电容器可以形成在每个像素区域PA中的第一挡光图案710与驱动半导体图案410之间。也就是说，在根据本公开的实施方式的显示设备中，影响施加到像素区域PA中的发光器件500的驱动电流的有效栅极电压的变化量可以由下式确定。在本文中，ΔVeff表示有效栅极电压的变化量，C1表示每个像素区域PA中的第一挡光图案710与驱动半导体图案410之间的第一寄生电容器的电容，C2表示每个像素区域PA中的驱动半导体图案410与驱动栅极430之间的第二寄生电容器的电容，CACT表示由施加到驱动半导体图案410的驱动源极区域和驱动漏极区域的电压在驱动半导体图案410内部形成的寄生电容器的电容，并且ΔVGAT表示施加到驱动栅极430的电压的变化量。
式1
Figure BDA0003831867140000181
参照式1，当形成在第一挡光图案710与驱动半导体图案410之间的第一寄生电容器的电容可以增大时，第二寄生电容器的电容与第一寄生电容器的电容的比率减小，使得有效栅极电压的变化量可以减小。例如，当第一寄生电容器的电容比第二寄生电容器的电容大时，影响驱动电流的产生的有效栅极电压可以非常小。通常，当薄膜晶体管的有效栅极电压减小时，可以增大S因子，并且可以减小根据所施加的电压的电流变化率。也就是说，当第二寄生电容器的电容与第一寄生电容器的电容的比率减小时，可以增大驱动薄膜晶体管400的S因子，并且可以防止在需要精确控制电流的低灰度级中出现斑点。因此，在通过中间绝缘层150的开口151h和152h减小了第一挡光图案710与驱动半导体图案410之间的第一直线距离d1的根据本公开的实施方式的显示设备中，可以增大第一寄生电容器的电容，可以减小第二寄生电容器的电容与第一寄生电容器的电容的比率，可以减小驱动薄膜晶体管400的有效栅极电压，可以增大驱动薄膜晶体管400的S因子，并且可以减小根据施加到驱动薄膜晶体管400的驱动栅极430的电压的驱动电流变化率。并且，在根据本公开的实施方式的显示设备中，第二挡光图案720与第一开关半导体图案210之间的第二直线距离d2可以不被中间绝缘层150的开口151h和152h改变。因此，在根据本公开的实施方式的显示设备中，可以在不改变每个像素区域PA中的第一开关薄膜晶体管200和第二开关薄膜晶体管300的特性的情况下防止在低灰度级中出现斑点。
因此，根据本公开的实施方式的显示设备可以包括设置在显示面板DP的每个像素区域PA中的第一开关薄膜晶体管200、第二开关薄膜晶体管300、驱动薄膜晶体管400、第一挡光图案710和第二挡光图案720，其中，第一挡光图案710和第二挡光图案720可以设置在分离绝缘层140上，其中，第一开关薄膜晶体管200和驱动薄膜晶体管400可以设置在覆盖第一挡光图案710和第二挡光图案720的上缓冲层160上，并且其中，第二挡光图案720与上缓冲层160之间的中间绝缘层150可以包括与驱动半导体图案410和第一挡光图案710交叠的开口151h和152h。因此，在根据本公开的实施方式的显示设备中，可以在不改变每个像素区域PA中的第一开关薄膜晶体管200和第二开关薄膜晶体管300的结构的情况下控制每个像素区域PA中的驱动薄膜晶体管400的特性。也就是说，在根据本公开的实施方式的显示设备中，可以在不改变第一开关薄膜晶体管200和第二开关薄膜晶体管300的特性的情况下有效地防止在低灰度级中出现斑点。因此，在根据本公开的实施方式的显示设备中，可以提高提供给用户的图像的质量。
并且，在根据本公开的实施方式的显示设备中，第一挡光图案710可以具有比驱动半导体图案410大的尺寸，并且第二挡光图案720可以具有比第一开关半导体图案210大的尺寸。因此，在根据本公开的实施方式的显示设备中，可以使由从第一挡光图案710的端部和第二挡光图案720的端部衍射的光引起的第一开关半导体图案210和/或驱动半导体图案410的特性的改变减少或最小化。因此，在根据本公开的实施方式的显示设备中，可以防止由于外部光引起的图像劣化。
在根据本公开的另一实施方式的显示设备中，可以向第二挡光图案720施加特定电压。例如，施加到第二挡光图案720的电压可以与施加到第一开关栅极230的电压相同。第二挡光图案720可以电连接到第一开关栅极230。因此，在根据本公开的另一实施方式的显示设备中，每个像素区域PA中的第二挡光图案720可以用作对应像素区域PA中的第一开关薄膜晶体管200的栅极。也就是说，在根据本公开的另一实施方式的显示设备中，每个像素区域PA中的第一开关半导体图案210的第一沟道区域可以具有与施加到对应像素区域PA中的第一开关栅极230的电压和施加到对应像素区域PA中的第二挡光图案720的电压相对应的电导率。因此，在根据本公开的另一实施方式的显示设备中，可以改进每个像素区域PA中的第一开关薄膜晶体管200的操作特性。例如，在根据本公开的另一实施方式的显示设备中，每个像素区域PA中的第一开关薄膜晶体管200可以快速导通。
根据本公开的实施方式的显示设备被描述为中间绝缘层150和上缓冲层160分别具有两层结构。然而，在根据本公开的另一实施方式的显示设备中，中间绝缘层150和上缓冲层160中的每一者可以具有单层结构，如图5所示。例如，穿透中间绝缘层150的开口150h可以设置在第一挡光图案710与驱动半导体图案410之间。
在根据本公开的另一实施方式的显示设备中，分离绝缘层140可以具有多层结构。例如，分离绝缘层140可以具有第一分离层141和第二分离层142的层叠结构。第二分离层142可以包括与第一分离层141不同的材料。例如，第一分离层141可以是由氧化硅(SiO)制成的无机绝缘层，并且第二分离层142可以是由氮化硅(SiN)制成的无机绝缘层。
第一挡光图案710和第二挡光图案720可以设置在分离绝缘层140中。例如，第一挡光图案710和第二挡光图案720可以设置在第一分离层141与第二分离层142之间。第一挡光图案710的上表面和侧面可以由第二分离层142覆盖。中间绝缘层150的开口150h可以填充有上缓冲层160。因此，在根据本公开的另一实施方式的显示设备中，可以改进分离绝缘层140、中间绝缘层150和上缓冲层160的材料和结构的自由度。
根据本公开的实施方式的显示设备被描述为第一挡光图案710和第二挡光图案720设置在分离绝缘层140上。然而，在根据本公开的另一实施方式的显示设备中，可以使层叠在每个像素区域PA的器件基板100与发光器件500之间的绝缘层的数量减少或最小化。例如，在根据本公开的另一实施方式的显示设备中，第一挡光图案710和第二挡光图案720可以与第二开关薄膜晶体管300的第二开关栅极设置在同一层上，如图6所示。例如，第一挡光图案710和第二挡光图案720可以设置在下栅极绝缘层121上。第一挡光图案710和第二挡光图案720可以包括与第二开关薄膜晶体管300的第二开关栅极相同的材料。第二开关薄膜晶体管300的第二开关栅极可以被中间绝缘层150覆盖。例如，第二开关薄膜晶体管300的第二开关栅极可以与第一中间层151直接接触。因此，在根据本公开的另一实施方式的显示设备中，无论层叠在每个像素区域PA的器件基板100和发光器件500之间的绝缘层的数量如何，都可以防止在低灰度级中出现斑点。
根据本公开的实施方式的显示设备被描述为第二挡光图案720与第一挡光图案710设置在同一层上。然而，在根据本公开的另一实施方式的显示设备中，第二挡光图案720可以设置在与第一挡光图案710不同的层上。例如，在根据本公开的另一实施方式的显示设备中，第一挡光图案710可以设置在中间绝缘层150的开口151h和152h中，并且第二挡光图案720可以设置在下栅极绝缘层121与下层间绝缘层131之间，如图7所示。例如，第二挡光图案720可以设置在与第二开关薄膜晶体管300的第二开关栅极相同的层上。第二挡光图案720可以包括与第一挡光图案710不同的材料。例如，第二挡光图案720可以包括与第二开关薄膜晶体管300的第二开关栅极相同的材料。因此，在根据本公开的另一实施方式的显示设备中，在不改变第一开关薄膜晶体管200的结构的情况下，形成在第一挡光图案710与驱动薄膜晶体管400的驱动半导体图案之间的寄生电容器的电容可以被增大或最大化。因此，在根据本公开的另一实施方式的显示设备中，可以使每个像素区域PA中的驱动薄膜晶体管400的有效栅极电压减小或最小化，并且可以有效地防止在低灰度级中出现斑点。
根据本公开的实施方式的显示设备被描述为每个像素区域PA的像素驱动电路包括第二开关薄膜晶体管300，该第二开关薄膜晶体管300包括由低温多晶硅(LPTS)制成的第二开关半导体图案310。然而，在根据本公开的另一实施方式的显示设备中，每个像素区域PA的像素驱动电路可以仅由包括由氧化物半导体制成的半导体图案的薄膜晶体管构成。例如，在根据本公开的另一实施方式的显示设备中，在每个像素区域PA中可以仅设置包括由氧化物半导体制成的半导体图案的第一开关薄膜晶体管200和驱动薄膜晶体管400，如图8中所示。
在根据本公开的另一实施方式的显示设备中，驱动部件SD、DD和TC中的至少一者可以设置在器件基板100的边框区域BZ上。例如，根据本公开的另一实施方式的显示设备的显示面板DP可以包括在器件基板100的边框区域BZ上的至少一个控制薄膜晶体管800。控制薄膜晶体管800可以具有与第一开关薄膜晶体管200相同的结构。例如，控制薄膜晶体管可以包括控制半导体图案810、控制栅极830、控制源极850和控制漏极870。
控制半导体图案810可以包括半导体材料。控制半导体图案810可以包括与第一开关薄膜晶体管200的第一开关半导体图案不同的材料。例如，控制半导体图案810可以包括低温多晶硅(LTPS)。控制半导体图案810可以包括控制源极区域、控制沟道区域和控制漏极区域。控制沟道区域可以设置在控制源极区域与控制漏极区域之间。控制源极区域和控制漏极区域可以具有比控制沟道区域低的电阻。例如，控制源极区域和控制漏极区域可以包括导电杂质。
控制半导体图案810可以设置在与第一开关薄膜晶体管的第一开关半导体图案不同的层上。例如，控制半导体图案810可以设置在下缓冲层110与下栅极绝缘层121之间。因此，在根据本公开的另一实施方式的显示设备中，可以防止由于形成控制半导体图案810的工艺而改变第一开关薄膜晶体管200和驱动薄膜晶体管400的特性。
控制栅极830可以包括导电材料。例如，控制栅极830可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。控制栅极830可以设置在控制半导体图案810上。控制栅极830可以与控制半导体图案810绝缘。控制栅极830可以设置在与第一开关薄膜晶体管200的第一开关栅极不同的层上。例如，控制栅极830可以设置在下栅极绝缘层121与下层间绝缘层131之间。控制栅极830可以与控制半导体图案810的控制沟道区域交叠。例如，控制半导体图案810的控制沟道区域可以具有与施加到控制栅极830的电压相对应的电导率。
控制源极850可以包括导电材料。例如，控制源极850可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。控制源极850可以与控制栅极830绝缘。例如，控制源极850可以包括与控制栅极830不同的材料。控制源极850可以设置在与控制栅极830不同的层上。例如，控制源极850可以设置在上层间绝缘层132上。控制源极850可以包括与第一开关薄膜晶体管200的第一开关源极和第一开关漏极相同的材料。
控制源极850可以电连接到控制半导体图案810的控制源极区域。例如，穿过下栅极绝缘层121、下层间绝缘层131、分离绝缘层140、中间绝缘层150、上缓冲层160、上栅极绝缘层122和上层间绝缘层132的控制源极接触孔可以部分地暴露控制半导体图案810的控制源极区域。控制源极850可以通过控制源极接触孔与控制半导体图案810的控制源极区域直接接触。
控制漏极870可以包括导电材料。例如，控制漏极870可以包括金属，诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)。控制漏极870可以与控制栅极830绝缘。例如，控制漏极870可以包括与控制栅极830不同的材料。控制漏极870可以设置在与控制栅极830不同的层上。控制漏极870可以与控制源极850处于同一层。例如，控制漏极870可以设置在上层间绝缘层132上。控制漏极870可以包括与控制源极850相同的材料。
控制漏极870可以电连接到控制半导体图案810的控制漏极区域。例如，穿过下栅极绝缘层121、下层间绝缘层131、分离绝缘层140、中间绝缘层150、上缓冲层160、上栅极绝缘层122和上层间绝缘层132的控制漏极接触孔可以部分地暴露控制半导体图案810的控制漏极区域。控制漏极870可以通过控制漏极接触孔与控制半导体图案810的控制漏极区域直接接触。
因此，在根据本公开的另一实施方式的显示设备中，可以增大每个像素区域PA中的驱动薄膜晶体管400的S因子，而不管用于生成扫描信号和/或数据信号的控制薄膜晶体管800的类型如何。因此，在根据本公开的另一实施方式的显示设备中，可以有效地防止在低灰度级中出现斑点。
根据本公开的实施方式的显示设备被描述为第二挡光图案720设置在器件基板100与第一开关薄膜晶体管200之间。然而，在根据本公开的另一实施方式的显示设备中，外部光可以通过设置在器件基板100与第一开关薄膜晶体管200之间的绝缘层110、121、131、140、150、160之间的折射率差来阻挡。因此，在根据本公开的另一实施方式的显示设备中，可以省略第二挡光图案720。
在根据本公开的另一实施方式的显示设备中，驱动薄膜晶体管400的驱动半导体图案410可以设置在驱动栅极730的与器件基板100相对的上表面上方，如图9中所示。例如，驱动栅极730可以设置在分离绝缘层140与驱动半导体图案410之间。驱动栅极730的尺寸可以比穿透中间绝缘层150的开口的尺寸小。例如，驱动栅极730可以设置在中间绝缘层150的开口中。因此，在根据本公开的另一实施方式的显示设备中，上缓冲层160可以用作驱动薄膜晶体管400的栅极绝缘层。
与驱动半导体图案410的驱动沟道区域交叠的虚设电极900可以设置在上栅极绝缘层122与上层间绝缘层132之间。虚设电极900可以电连接到驱动源极450。因此，在根据本公开的另一实施方式的显示设备中，可以在驱动半导体图案410与虚设电极900之间形成寄生电容器。参照式1，具有电容C1的第一寄生电容器形成在驱动半导体图案410与虚设电极900之间，具有电容C2的第二寄生电容器形成在驱动栅极730与驱动半导体图案410之间，并且第一寄生电容器的电容C1可以比第二寄生电容器的电容C2大。也就是说，在根据本公开的另一实施方式的显示设备中，形成在驱动半导体图案410与虚设电极900之间的寄生电容器可以具有比驱动栅极730与驱动半导体图案410之间的电容C2大的电容C1，从而可以减小驱动薄膜晶体管400的有效栅极电压Veff。因此，在根据本公开的另一实施方式的显示设备中，无论驱动薄膜晶体管400的结构如何，都可以防止在低灰度级中出现斑点。
结果，根据本公开的实施方式的显示设备可以包括位于器件基板上的至少一个开关薄膜晶体管和驱动薄膜晶体管，其中，中间绝缘层、上缓冲层和栅极绝缘层可以层叠在器件基板上，其中，中间绝缘层可以包括与驱动薄膜晶体管的驱动半导体图案交叠的开口，该中间绝缘层设置在上缓冲层与栅极绝缘层之间，并且其中，与驱动半导体图案交叠的挡光图案可以设置在中间绝缘层的开口中。因此，在根据本公开的实施方式的显示设备中，可以在不改变开关薄膜晶体管的特性的情况下减小根据施加到设置在栅极绝缘层上的驱动薄膜晶体管的驱动栅极的电压的电流变化值。因此，在根据本公开的实施方式的显示设备中，可以防止在低灰度级中出现斑点。
相关申请的交叉引用
本专利申请要求于2021年12月13日提交的韩国专利申请No.10-2021-0177510的权益和优先权，该韩国专利申请通过引用并入于此，如同在本文中完全阐述一样。

Claims (26)

1.一种显示设备，所述显示设备包括：
第一挡光图案，所述第一挡光图案位于器件基板的像素区域上；
上缓冲层，所述上缓冲层位于所述器件基板上，所述上缓冲层覆盖所述第一挡光图案；
驱动薄膜晶体管，所述驱动薄膜晶体管位于所述器件基板的所述像素区域上，所述驱动薄膜晶体管包括与所述第一挡光图案交叠的驱动半导体图案；以及
第一中间绝缘层，所述第一中间绝缘层位于所述器件基板与所述上缓冲层之间，
其中，所述第一中间绝缘层包括与所述第一挡光图案和所述驱动半导体图案交叠的第一开口。
2.根据权利要求1所述的显示设备，其中，所述第一开口具有比所述第一挡光图案和所述驱动半导体图案大的尺寸。
3.根据权利要求1所述的显示设备，所述显示设备还包括位于所述像素区域的所述上缓冲层上的开关薄膜晶体管，
其中，所述开关薄膜晶体管包括与所述驱动半导体图案间隔开的开关半导体图案，并且
其中，所述第一中间绝缘层包括与所述开关半导体图案交叠的部分。
4.根据权利要求3所述的显示设备，其中，所述开关半导体图案包括与所述驱动半导体图案相同的材料。
5.根据权利要求3所述的显示设备，所述显示设备还包括位于所述器件基板与所述第一中间绝缘层之间的第二挡光图案，所述第二挡光图案与所述开关半导体图案交叠。
6.根据权利要求5所述的显示设备，所述显示设备还包括位于所述器件基板与所述第二挡光图案之间的分离绝缘层，
其中，所述分离绝缘层延伸以设置在所述器件基板与所述第一挡光图案之间。
7.根据权利要求1所述的显示设备，所述显示设备还包括位于所述第一中间绝缘层与所述上缓冲层之间的第二中间绝缘层，
其中，所述第二中间绝缘层包括与所述第一开口交叠的第二开口。
8.根据权利要求1所述的显示设备，其中，所述驱动薄膜晶体管的驱动源极电连接到所述第一挡光图案。
9.根据权利要求1所述的显示设备，其中，所述第一挡光图案与所述驱动半导体图案之间的第一寄生电容器的电容比所述驱动薄膜晶体管的驱动栅极与所述驱动半导体图案之间的第二寄生电容器的电容大。
10.一种显示设备，所述显示设备包括：
中间绝缘层，所述中间绝缘层位于器件基板上，所述中间绝缘层包括开口；
第一挡光图案，所述第一挡光图案位于所述中间绝缘层的所述开口中；
上缓冲层，所述上缓冲层位于所述中间绝缘层和所述第一挡光图案上；
驱动薄膜晶体管，所述驱动薄膜晶体管位于所述上缓冲层上，所述驱动薄膜晶体管包括与所述第一挡光图案交叠的驱动半导体图案；
第一开关薄膜晶体管，所述第一开关薄膜晶体管位于所述上缓冲层上，所述第一开关薄膜晶体管包括与所述开口间隔开的第一开关半导体图案；
外涂层，所述外涂层位于所述第一开关薄膜晶体管和所述驱动薄膜晶体管上；以及
发光器件，所述发光器件位于所述外涂层上，所述发光器件电连接到所述驱动薄膜晶体管。
11.根据权利要求10所述的显示设备，其中，所述驱动半导体图案和所述第一开关半导体图案包括氧化物半导体。
12.根据权利要求10所述的显示设备，所述显示设备还包括：
第二开关薄膜晶体管，所述第二开关薄膜晶体管位于所述器件基板与所述外涂层之间，所述第二开关薄膜晶体管包括第二开关半导体图案和与所述第二开关半导体图案的一部分交叠的栅极；以及
栅极绝缘层，所述栅极绝缘层位于所述器件基板与所述中间绝缘层之间，所述栅极绝缘层在所述第二开关半导体图案与所述栅极之间延伸。
13.根据权利要求12所述的显示设备，其中，所述第二开关半导体图案包括与所述驱动半导体图案和所述第一开关半导体图案不同的材料。
14.根据权利要求12所述的显示设备，所述显示设备还包括与所述第一挡光图案间隔开的第二挡光图案，所述第二挡光图案与所述第一开关半导体图案交叠，
其中，所述第二挡光图案与所述第二开关薄膜晶体管的所述栅极设置在同一层上。
15.根据权利要求14所述的显示设备，其中，所述第二挡光图案包括与所述第二开关薄膜晶体管的所述栅极相同的材料。
16.一种显示设备，所述显示设备包括：
第一挡光图案和第二挡光图案，所述第一挡光图案和第二挡光图案设置在器件基板上；
一个或更多个绝缘层，所述一个或更多个绝缘层设置在所述第一挡光图案和所述第二挡光图案上；
第一薄膜晶体管，所述第一薄膜晶体管位于所述一个或更多个绝缘层上，所述第一薄膜晶体管包括与所述第一挡光图案交叠的第一半导体图案，所述第一半导体图案包括氧化物半导体并且电连接到发光器件；
第二薄膜晶体管，所述第二薄膜晶体管位于所述一个或更多个绝缘层上，所述第二薄膜晶体管包括与所述第二挡光图案交叠的第二半导体图案；以及
一个或更多个中间绝缘层的至少一部分，所述一个或更多个中间绝缘层的所述至少一部分位于所述第二挡光图案与所述第二薄膜晶体管之间，
其中，所述第一挡光图案与所述第一半导体图案之间的距离比所述第二挡光图案与所述第二半导体图案之间的距离短。
17.根据权利要求16所述的显示设备，其中，所述第一薄膜晶体管是用于驱动所述发光器件的驱动晶体管，并且所述第二薄膜晶体管是开关晶体管。
18.根据权利要求16所述的显示设备，其中，所述一个或更多个绝缘层包括上缓冲层，其中，所述第一半导体图案和所述第二半导体图案设置在所述上缓冲层上，并且所述第二半导体图案包括氧化物半导体。
19.根据权利要求16所述的显示设备，其中，所述一个或更多个中间绝缘层形成有开口，所述第一挡光图案设置在所述开口内，并且所述第一半导体图案与所述开口交叠。
20.根据权利要求16所述的显示设备，其中，所述一个或更多个中间绝缘层的侧表面位于所述第一挡光图案与所述第二挡光图案之间。
21.根据权利要求20所述的显示设备，
其中，所述一个或更多个绝缘层包括位于所述第一挡光图案和所述第二挡光图案上的第二分离层，以及位于所述第二分离层上的上缓冲层，并且
其中，所述一个或更多个中间绝缘层的所述部分设置在所述第二分离层与所述上缓冲层之间。
22.根据权利要求16所述的显示设备，所述显示设备还包括位于所述器件基板上的第三薄膜晶体管，所述第三薄膜晶体管包括包含多晶硅的第三半导体图案。
23.根据权利要求22所述的显示设备，所述显示设备还包括位于所述第三薄膜晶体管上的分离绝缘层，并且其中，所述第一挡光图案和所述第二挡光图案设置在所述分离绝缘层上。
24.根据权利要求22所述的显示设备，其中，所述第三薄膜晶体管还包括栅极和下栅极绝缘层的至少一部分，并且其中，所述第一挡光图案和所述第二挡光图案设置在所述下栅极绝缘层上。
25.根据权利要求22所述的显示设备，其中，所述第一薄膜晶体管和所述第二薄膜晶体管设置在像素区域中，并且所述第三薄膜晶体管设置在边框区域中。
26.根据权利要求16所述的显示设备，其中，所述第一挡光图案设置在所述第二挡光图案下方。
CN202211076926.XA 2021-12-13 2022-09-05 具有氧化物半导体的显示设备 Pending CN116264790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210177510A KR20230089119A (ko) 2021-12-13 2021-12-13 산화물 반도체를 포함하는 디스플레이 장치
KR10-2021-0177510 2021-12-13

Publications (1)

Publication Number Publication Date
CN116264790A true CN116264790A (zh) 2023-06-16

Family

ID=82899224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211076926.XA Pending CN116264790A (zh) 2021-12-13 2022-09-05 具有氧化物半导体的显示设备

Country Status (5)

Country Link
US (1) US20230189580A1 (zh)
EP (1) EP4195277A1 (zh)
JP (1) JP2023087648A (zh)
KR (1) KR20230089119A (zh)
CN (1) CN116264790A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240030748A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200048910A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
JP7370375B2 (ja) * 2019-03-11 2023-10-27 株式会社ジャパンディスプレイ 表示装置及び半導体装置
KR20210016114A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210126187A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN112838098A (zh) * 2020-12-30 2021-05-25 厦门天马微电子有限公司 一种显示面板及显示装置
CN113192985A (zh) * 2021-04-23 2021-07-30 武汉华星光电技术有限公司 Tft基板及其制备方法、显示面板和显示装置

Also Published As

Publication number Publication date
JP2023087648A (ja) 2023-06-23
KR20230089119A (ko) 2023-06-20
US20230189580A1 (en) 2023-06-15
TW202337038A (zh) 2023-09-16
EP4195277A1 (en) 2023-06-14

Similar Documents

Publication Publication Date Title
US9252268B2 (en) Array substrate for display device
CN108269831B (zh) 具有连接包层电极的有机发光显示装置
US9312319B2 (en) Organic light emitting diode device and method for fabricating the same
KR20090056865A (ko) 표시패널 및 그 제조방법
CN112148144B (zh) 在封装元件上具有触摸电极的显示装置
US20220077431A1 (en) Display apparatus having a narrow viewing angle
KR20090040224A (ko) 표시 장치 유닛 및 그 제조 방법
JP2001100655A (ja) Ｅｌ表示装置
CN116264790A (zh) 具有氧化物半导体的显示设备
US20210202812A1 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
JP6974546B2 (ja) タッチ電極を含むディスプレイ装置
US20220149319A1 (en) Display Apparatus Having a Light-Emitting Device and a Touch Electrode
CN113130549B (zh) 具有氧化物半导体图案的显示装置
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
US11094774B2 (en) Organic light emitting diode display device
TWI835233B (zh) 具有氧化物半導體的顯示設備
CN113161385A (zh) 具有跨越弯曲区域的连接电极的显示装置
US11894504B2 (en) Display apparatus having a substrate hole
US20230217761A1 (en) Display apparatus having a storage capacitor
US20210280610A1 (en) Semiconductor device and display device
US20230061983A1 (en) Display apparatus having an oxide semiconductor
US20220199715A1 (en) Display Apparatus Realizing a Narrow Viewing Angle
CN115696982A (zh) 具有发光器件和驱动电路的显示设备
KR20230171538A (ko) 발광 표시 장치 및 이의 제조 방법
CN117641981A (zh) 具有氧化物半导体的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination