CN115696982A - 具有发光器件和驱动电路的显示设备 - Google Patents

具有发光器件和驱动电路的显示设备 Download PDF

Info

Publication number
CN115696982A
CN115696982A CN202210783182.9A CN202210783182A CN115696982A CN 115696982 A CN115696982 A CN 115696982A CN 202210783182 A CN202210783182 A CN 202210783182A CN 115696982 A CN115696982 A CN 115696982A
Authority
CN
China
Prior art keywords
electrode
semiconductor pattern
layer
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210783182.9A
Other languages
English (en)
Inventor
洪基相
李永旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115696982A publication Critical patent/CN115696982A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

具有发光器件和驱动电路的显示设备。提供了一种在各个像素区域中设置发光器件和驱动电路的显示设备。电连接到发光器件的驱动电路可包括第一薄膜晶体管、第二薄膜晶体管和存储电容器。第二薄膜晶体管的第二半导体图案可由与第一薄膜晶体管的第一半导体图案不同的材料制成。分离绝缘层可设置在第一半导体图案和第二半导体图案之间。存储电容器可包括依次层叠在分离绝缘层上的第一电容器电极和第二电容器电极。第一电容器电极可具有第一电极层和第二电极层的层叠结构，第一电极层包括与第二半导体图案相同的材料，第二电极层包括电阻低于第一电极层的材料。因此，在该显示设备中，工艺效率的劣化可最小化，并且图像质量可改进。

Description

具有发光器件和驱动电路的显示设备
技术领域
本公开涉及一种在各个像素区域中设置发光器件和驱动电路的显示设备。
背景技术
通常，显示设备向用户提供图像。例如，显示设备可包括多个像素区域。各个像素区域可实现特定颜色。例如，可在各个像素区域中设置发光器件。发光器件可发射显示特定颜色的光。例如，发光器件可包括在第一电极和第二电极之间的发光层。
用于控制发光器件的操作的驱动电路可设置在各个像素区域中。例如，各个像素区域的驱动电路可向对应像素区域的发光器件提供用于一帧的驱动电流。驱动电路可包括至少一个薄膜晶体管。例如，驱动电路可包括具有第一半导体图案的第一薄膜晶体管、具有第二半导体图案的第二薄膜晶体管和存储电容器。
存储电容器可具有电容器电极的层叠结构。为了改进工艺效率，存储电容器的各个电容器电极可与构成第一薄膜晶体管和第二薄膜晶体管的导电层之一同时形成。因此，在显示设备中，各个像素区域中的至少一个电容器电极可靠近电连接到对应驱动电路的信号线设置。并且，在显示设备中，各个驱动电路的存储电容器可形成在由构成对应驱动电路的薄膜晶体管的数量和对应像素区域中的薄膜晶体管的布置方式限制的区域中。因此，在显示设备中，存储在各个驱动电路的存储电容器中的电压可能由于通过信号线施加的信号而失真。即，在显示设备中，所实现的图像的质量可能劣化。
发明内容
因此，本公开涉及一种显示设备，其基本上消除了由于现有技术的限制和缺点而引起的一个或更多个问题。
本公开的目的在于提供一种能够使工艺效率的劣化最小化并改进图像质量的显示设备。
本公开的另一目的在于提供一种可稳定地维持存储在各个驱动电路中的存储电容器的电压的显示设备。
本公开的附加优点、目的和特征将在以下描述中部分地阐述并且对于本领域普通技术人员而言部分地将在检查以下内容时变得显而易见，或者可从本公开的实践学习。本公开的目的和其它优点可通过所撰写的说明书及其权利要求以及附图中具体指出的结构来实现和获得。
为了实现这些目的和其它优点并且根据本公开的目的，如本文中具体实现并广义描述的，提供了一种包括器件基板的显示设备。分离绝缘层和第一薄膜晶体管设置在器件基板上。第一薄膜晶体管包括第一半导体图案。第一半导体图案设置在器件基板和分离绝缘层之间。第二薄膜晶体管和存储电容器设置在分离绝缘层上。第二薄膜晶体管包括第二半导体图案。第二半导体图案包括与第一半导体图案不同的材料。存储电容器包括依次层叠的第一电容器电极和第二电容器电极。第一电容器电极具有第一电极层和第二电极层的层叠结构。第一电极层包括与第二半导体图案相同的材料。第二电极层包括电阻低于第一电极层的材料。覆盖层设置在第一薄膜晶体管、第二薄膜晶体管和存储电容器上。发光器件设置在覆盖层上。发光器件电连接到第二薄膜晶体管。
第一半导体图案可包括多晶硅，第二半导体图案可包括氧化物半导体。
第三薄膜晶体管可设置在分离绝缘层上。第三薄膜晶体管可与第二薄膜晶体管和存储电容器间隔开。第三薄膜晶体管可包括第三半导体图案。第三半导体图案可设置在与第二半导体图案相同的层上。
第三半导体图案可包括氧化物半导体。
第二电极层可与第一电极层的与器件基板相对的上表面接触。
第一电极层的一侧可与第二电极层的一侧连续。
第二电容器电极可包括与第二薄膜晶体管的栅电极相同的材料。
第二薄膜晶体管的栅极绝缘层可在第一电容器电极和第二电容器电极之间延伸。
在另一实施方式中，提供了一种包括器件基板的显示设备。第一薄膜晶体管、第二薄膜晶体管和存储电容器设置在器件基板上。第一薄膜晶体管包括第一半导体图案、第一栅极绝缘层、第一栅电极、第一源电极和第一漏电极。第二薄膜晶体管与第一薄膜晶体管间隔开。第二薄膜晶体管包括第二半导体图案、第二栅极绝缘层、第二栅电极、第二源电极和第二漏电极。第二半导体图案包括氧化物半导体。存储电容器与第一薄膜晶体管和第二薄膜晶体管间隔开。存储电容器具有第一电容器电极、电容器绝缘层和第二电容器电极的层叠结构。第一电容器电极具有第一电极层和第二电极层的层叠结构。第一电极层包括氧化物半导体。第二电极层包括电导率高于第一电极层的材料。第二半导体图案和第一电极层设置在与第一半导体图案不同的层上。覆盖层设置在第一薄膜晶体管、第二薄膜晶体管和存储电容器上。发光器件设置在覆盖层上。发光器件具有第一电极、发光层和第二电极的层叠结构。
分离绝缘层可设置在器件基板和第二薄膜晶体管之间。分离绝缘层可覆盖第一薄膜晶体管的第一栅电极。上层间绝缘层可设置在分离绝缘层和覆盖层之间。上层间绝缘层可覆盖存储电容器。第一源电极、第一漏电极、第二源电极和第二漏电极可设置在上层间绝缘层和覆盖层之间。
第二半导体图案可包括源极区域、漏极区域和沟道区域。沟道区域可设置在源极区域和漏极区域之间。第二薄膜晶体管可包括源极连接图案和漏极连接图案。源极连接图案可设置在第二半导体图案的源极区域和第二源电极之间。漏极连接图案可设置在第二半导体图案的漏极区域和第二漏电极之间。源极连接图案和漏极连接图案可包括与第一电容器电极的第二电极层相同的材料。
第二半导体图案的源极区域和漏极区域可具有与第二半导体图案的沟道区域相同的电阻。
源极连接图案可与第二半导体图案的源极区域的上表面接触。漏极连接图案可与第二半导体图案的漏极区域的上表面接触。
源极连接图案和漏极连接图案中的每一个可包括与第二半导体图案的一侧垂直对准的一侧。
第二栅电极的水平宽度可小于第二半导体图案的源极区域和漏极区域之间的距离。
第二半导体图案还可包括源极低电阻区域和漏极低电阻区域。源极低电阻区域可设置在源极区域和沟道区域之间。漏极低电阻区域可设置在沟道区域和漏极区域之间。第二半导体图案的源极低电阻区域和漏极低电阻区域可分别具有低于第二半导体图案的沟道区域的电阻。
第二栅极绝缘层、源极连接图案和漏极连接图案可暴露第二半导体图案的源极低电阻区域和漏极低电阻区域。第二半导体图案的源极低电阻区域和漏极低电阻区域可包括氧化物半导体的导电化(conductorized)区域。
附图说明
附图被包括以提供本公开的进一步理解，并且被并入本申请并构成本申请的一部分，附图示出本公开的实施方式并且与说明书一起用于说明本公开的原理。附图中：
图1是示意性地示出根据本公开的实施方式的显示设备的示图；
图2是根据图1的I-I’的横截面；
图3A至图3H是依次示出根据本公开的实施方式的显示设备的形成方法的示图；
图4、图6、图9、图10和图11分别是示出根据本公开的另一实施方式的显示设备的示图；
图5A和图5B是依次示出根据本公开的另一实施方式的显示设备的形成方法的示图；
图7是图6中的K区域的放大图；以及
图8A至图8C是依次示出根据本公开的另一实施方式的显示设备的形成方法的示图。
具体实施方式
以下，与本公开的实施方式的上述目的、技术配置和操作效果有关的细节将通过参照附图的以下详细描述清楚地理解，附图示出本公开的一些实施方式。这里，提供本公开的实施方式以便允许本公开的技术精神令人满意地传递给本领域技术人员，因此本公开可按其它形式具体实现，而不限于下面所描述的实施方式。
另外，相同或极其相似的元件可贯穿说明书由相同的标号指代，并且在附图中，为了方便，层和区域的长度和厚度可能被夸大。将理解，当第一元件被称为在第二元件“上”时，尽管第一元件可设置在第二元件上以与第二元件接触，但第三元件可插置在第一元件和第二元件之间。
这里，诸如例如“第一”和“第二”的术语可用于将任一个元件与另一元件相区分。然而，在不脱离本公开的技术精神的情况下，第一元件和第二元件可根据本领域技术人员的方便任意命名。
本公开的说明书中使用的术语仅用于描述特定实施方式，并非旨在限制本公开的范围。例如，除非上下文清楚地另外指示，否则以单数形式描述的元件旨在包括多个元件。另外，在本公开的说明书中，将进一步理解，术语“包括”和“包含”指定存在所述特征、整数、步骤、操作、元件、组件和/或其组合，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或组合的存在或添加。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有示例实施方式所属领域的普通技术人员通常理解的相同含义。将进一步理解，诸如常用字典中定义的那些术语应该被解释为具有与其在相关技术的上下文中的含义一致的含义，不应从理想化或过于正式的意义上解释，除非本文中明确地如此定义。
(实施方式)
图1是示意性地示出根据本公开的实施方式的显示设备的示图。图2是根据图1的I-I’的横截面。
参照图1和图2，根据本公开的实施方式的显示设备可包括显示面板DP和驱动部件SD、DD和TC。显示面板DP可实现可提供给用户的图像。例如，显示面板DP可包括多个像素区域PA。驱动部件SD、DD和TC可向显示面板DP的各个像素区域PA提供用于实现图像的各种信号。例如，驱动部件SD、DD和TC可包括扫描驱动器SD、数据驱动器DD和定时控制器TC。
扫描驱动器SD可通过扫描线将扫描信号依次施加到显示面板DP的各个像素区域PA。数据驱动器DD可通过数据线将数据信号施加到显示面板DP的各个像素区域PA。定时控制器TC可控制扫描驱动器SD的操作和数据驱动器DD的操作。例如，定时控制器TC可向扫描驱动器SD供应时钟信号、重置时钟信号和起始信号，并且向数据驱动器DD供应数字视频数据和源极定时控制信号。
显示面板DP的各个像素区域PA可实现特定颜色。例如，发光器件500可设置在各个像素区域PA中。发光器件500可发射显示特定颜色的光。例如，发光器件500可包括依次层叠的第一电极510、发光层520和第二电极530。
第一电极510可包括导电材料。第一电极510可包括具有高反射率的材料。例如，第一电极510可包括诸如铝(Al)和银(Ag)的金属。第一电极510可具有多层结构。例如，第一电极510可具有由金属制成的反射电极插置在由诸如ITO和IZO的透明导电材料制成的透明电极之间的结构。
发光层520可生成具有与第一电极510和第二电极520之间的电压差对应的亮度的光。例如，发光层520可包括具有发光材料的发光材料层(EML)。发光材料可包括有机材料、无机材料或混合材料。例如，根据本公开的实施方式的显示设备的显示面板DP可以是有机发光显示设备。发光层520可具有多层结构。例如，发光层520还可包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。因此，在根据本公开的实施方式的显示设备中，各个像素区域PA中的发光层520的发光效率可改进。
第二电极530可包括导电材料。第二电极530可包括与第一电极510不同的材料。第二电极530的透射率可高于第一电极510的透射率。例如，第二电极530可包括诸如ITO和IZO的透明导电材料。因此，在根据本公开的实施方式的显示设备中，由各个像素区域PA的发光层520生成的光可通过对应像素区域PA的第二电极530发射到外部。
各个像素区域PA的发光器件500可由器件基板100支撑。器件基板100可具有多层结构。例如，器件基板100可具有第一基板层101、基板绝缘层102和第二基板层103的层叠结构。第二基板层103可包括与第一基板层101相同的材料。例如，第一基板层101和第二基板层103可包括诸如聚酰亚胺(PI)的聚合物材料。基板绝缘层102可包括绝缘材料。例如，基板绝缘层102可包括诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料。因此，在根据本公开的实施方式的显示设备的显示面板DP中，可防止器件基板100和/或发光器件500由于外部冲击和弯曲的损坏。
驱动电路可设置在器件基板100的各个像素区域PA上。各个像素区域PA的驱动电路可电连接到驱动部件SD、DD和TC。例如，各个像素区域PA的驱动电路可电连接到扫描线之一和数据线之一。各个像素区域PA的驱动电路可根据扫描信号生成与数据信号对应的驱动电流。例如，各个像素区域PA的驱动电路可包括第一薄膜晶体管200和第二薄膜晶体管300。
第一薄膜晶体管200可包括第一半导体图案210、第一栅极绝缘层220、第一栅电极230、第一源电极240和第一漏电极250。
第一半导体图案210可靠近器件基板100设置。第一半导体图案210可包括半导体材料。例如，第一半导体图案210可包括低温多晶硅(LTPS)。第一半导体图案210可包括第一源极区域、第一沟道区域和第一漏极区域。第一沟道区域可设置在第一源极区域和第一漏极区域之间。第一源极区域和第一漏极区域可具有低于第一沟道区域的电阻。例如，第一源极区域和第一漏极区域可包括导电杂质。
第一栅极绝缘层220可设置在第一半导体图案210上。第一栅极绝缘层220可延伸超出第一半导体图案210。例如，第一半导体图案210的一侧可被第一栅极绝缘层220覆盖。第一栅极绝缘层220可包括绝缘材料。例如，第一栅极绝缘层220可包括诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料。
第一栅电极230可设置在第一栅极绝缘层220上。第一栅电极230可包括导电材料。例如，第一栅电极230可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第一栅电极230可通过第一栅极绝缘层220与第一半导体图案210绝缘。第一栅电极230可与第一半导体图案210的第一沟道区域交叠。例如，第一半导体图案210的第一沟道区域可具有与施加到第一栅电极230的电压对应的电导率。
第一源电极240可设置在第一栅极绝缘层220上。第一源电极240可包括导电材料。例如，第一源电极240可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第一源电极240可与第一栅电极230绝缘。第一源电极240可包括与第一栅电极230不同的材料。第一源电极240可设置在与第一栅电极230不同的层上。例如，下层间绝缘层120可设置在第一栅电极230上，第一源电极240可设置在下层间绝缘层120上。下层间绝缘层120可包括绝缘材料。例如，下层间绝缘层120可包括诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料。下层间绝缘层120可延伸超过第一半导体图案210和第一栅电极230。例如，第一栅电极230的一侧可被下层间绝缘层120覆盖。
第一源电极240可电连接到第一半导体图案210的第一源极区域。例如，第一栅极绝缘层220和下层间绝缘层120可包括部分地暴露第一半导体图案210的第一源极区域的第一源极接触孔。第一源电极240可通过第一源极接触孔与第一半导体图案210的第一源极区域直接接触。
第一漏电极250可设置在第一栅极绝缘层220上。第一漏电极250可包括导电材料。例如，第一漏电极250可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第一漏电极250可与第一栅电极230绝缘。第一漏电极250可包括与第一栅电极230不同的材料。第一漏电极250可设置在与第一栅电极230不同的层上。例如，第一漏电极250可设置在下层间绝缘层120上。第一漏电极250可设置在与第一源电极240相同的层上。例如，第一漏电极250可包括与第一源电极240相同的材料。
第一漏电极250可电连接到第一半导体图案210的第一漏极区域。例如，第一栅极绝缘层220和下层间绝缘层120可包括部分地暴露第一半导体图案210的第一漏极区域的第一漏极接触孔。第一漏电极250可与第一半导体图案210的第一漏极区域直接接触。
第二薄膜晶体管300可具有与第一薄膜晶体管200相同的结构。例如，第二薄膜晶体管300可包括第二半导体图案310、第二栅极绝缘层320、第二栅电极330、第二源电极340和第二漏电极350。
第二半导体图案310可包括半导体材料。第二半导体图案310可包括与第一半导体图案210不同的材料。例如，第二半导体图案310可包括诸如IGZO的氧化物半导体。第二半导体图案310可包括第二源极区域、第二沟道区域和第二漏极区域。第二沟道区域可设置在第二源极区域和第二漏极区域之间。第二源极区域和第二漏极区域可具有低于第二沟道区域的电阻。例如，第二源极区域和第二漏极区域可包括导电杂质。
第二半导体图案310可设置在与第一半导体图案210不同的层上。例如，分离绝缘层130可设置在下层间绝缘层120上，并且第二半导体图案310可设置在分离绝缘层130上。分离绝缘层130可包括绝缘材料。例如，分离绝缘层130可包括诸如氧化硅(SiO)的无机绝缘材料。分离绝缘层130可比下层间绝缘层120厚。因此，在根据本公开的实施方式的显示设备的显示面板DP中，可防止由于形成第二半导体图案310的工艺而引起的第一半导体图案210的损坏。
第二栅极绝缘层320可设置在第二半导体图案310上。第二栅极绝缘层320可延伸超过第二半导体图案310。例如，第二半导体图案310的一侧可被第二栅极绝缘层320覆盖。第二栅极绝缘层320可包括绝缘材料。例如，第二栅极绝缘层320可包括诸如氧化硅(SiO)的无机绝缘材料。
第二栅电极330可设置在第二栅极绝缘层320上。第二栅电极330可包括导电材料。例如，第二栅电极330可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第二栅电极330可通过第二栅极绝缘层320与第二半导体图案310绝缘。第二栅电极330可与第二半导体图案310的第二沟道区域交叠。例如，第二半导体图案310的第二沟道区域可具有与施加到第二栅电极330的电压对应的电导率。
第二源电极340可设置在第二栅极绝缘层320上。第二源电极340可包括导电材料。例如，第二源电极340可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第二源电极340可与第二栅电极330绝缘。第二源电极340可包括与第二栅电极330不同的材料。第二源电极340可设置在与第二栅电极330不同的层上。例如，上层间绝缘层140可设置在第二栅电极330上，并且第二源电极340可设置在上层间绝缘层140上。上层间绝缘层140可包括绝缘材料。例如，上层间绝缘层140可包括诸如氧化硅(SiO)的无机绝缘材料。上层间绝缘层140可延伸超过第二半导体图案310和第二栅电极330。例如，第二栅电极330的一侧可被上层间绝缘层140覆盖。
第二源电极340可包括与第一源电极240和第一漏电极250相同的材料。第一源电极240和第一漏电极250可设置在与第二源电极340相同的层上。例如，第一源电极240和第一漏电极250可设置在上层间绝缘层140上。第一源极接触孔和第一漏极接触孔可穿透分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140。
第二源电极340可电连接到第二半导体图案310的第二源极区域。例如，第二栅极绝缘层320和上层间绝缘层140可包括部分地暴露第二半导体图案310的第二源极区域的第二源极接触孔。第二源电极340可通过第二源极接触孔与第二半导体图案310的第二源极区域直接接触。
第二漏电极350可设置在第二栅极绝缘层320上。第二漏电极350可包括导电材料。例如，第二漏电极350可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第二漏电极350可与第二栅电极330绝缘。第二漏电极350可包括与第二栅电极330不同的材料。第二漏电极350可设置在与第二栅电极330不同的层上。例如，第二漏电极350可设置在上层间绝缘层140上。第二漏电极350可设置在与第二源电极340相同的层上。例如，第二漏电极350可包括与第二源电极340相同的材料。
第二漏电极350可电连接到第二半导体图案310的第二漏极区域。例如，第二栅极绝缘层320和上层间绝缘层140可包括部分地暴露第二半导体图案310的第二漏极区域的第二漏极接触孔。第二漏电极350可通过第二漏极接触孔与第二半导体图案310的第二漏极区域直接接触。
各个驱动电路中的第一薄膜晶体管200可根据扫描信号来传输数据信号。例如，在各个像素区域中，第一薄膜晶体管200的第一栅电极210可电连接到扫描线之一，第一薄膜晶体管200的第一源电极240可电连接到数据线之一。扫描线和数据线可通过在各个像素区域PA中形成第一薄膜晶体管200的工艺来形成。例如，扫描线可设置在与各个驱动电路的第一栅电极230相同的层上，数据线可设置在与各个驱动电路的第一源电极240和第一漏电极250相同的层上。扫描线可包括与各个驱动电路的第一栅电极230相同的材料。数据线可包括与各个驱动电路的第一源电极240和第一漏电极250相同的材料。
各个驱动电路的第二薄膜晶体管300可生成与数据信号对应的驱动电流。例如，各个驱动电路的第二薄膜晶体管200可用作驱动薄膜晶体管。在各个像素区域PA中，第二薄膜晶体管300的第二栅电极330可电连接到第一薄膜晶体管200的第一漏电极250，第二薄膜晶体管300的第二源电极340可电连接到电源电压供给线之一。电源电压供给线可通过在各个像素区域PA中形成第二薄膜晶体管300的工艺来形成。例如，电源电压供给线可设置在与各个驱动电路的第二源电极340和第二漏电极350相同的层上。电源电压供给线可设置在与数据线相同的层上。例如，数据线和电源电压供给线可设置在上层间绝缘层140上。电源电压供给线可与数据线间隔开。电源电压供给线可包括与第二源电极340和第二漏电极350相同的材料。电源电压供给线可包括与数据线相同的材料。
各个像素区域PA的发光器件500可电连接到对应像素区域PA的驱动电路。由各个像素区域PA的驱动电路生成的驱动电流可被供应给对应像素区域PA的发光器件500。例如，各个像素区域PA中的发光器件500的第一电极510可电连接到对应像素区域PA中的第二薄膜晶体管300的第二漏电极350。各个像素区域PA的第一电极510可设置在与对应像素区域PA的第二漏电极350不同的层上。例如，覆盖层150可设置在各个像素区域PA的驱动电路上，并且各个像素区域PA的发光器件500可设置在覆盖层150上。覆盖层150可包括绝缘材料。覆盖层150可包括与上层间绝缘层140不同的材料。例如，覆盖层150可包括有机绝缘材料。可通过覆盖层150去除由于各个像素区域PA的驱动电路而引起的厚度差。例如，覆盖层150的与器件基板100相对的上表面可以是平坦表面。
各个像素区域PA的第一电极510可通过穿透覆盖层150来电连接到对应像素区域PA的第二漏电极350。例如，覆盖层150可包括部分地暴露各个像素区域PA的第二漏电极350的电极接触孔。各个像素区域PA的第一电极510可通过电极接触孔之一与对应像素区域PA的第二漏电极350直接接触。
存储电容器400可具有电容器电极410和420的层叠结构。例如，存储电容器400可具有第一电容器电极410和第二电容器电极420的层叠结构。存储电容器400可靠近第二薄膜晶体管300设置。例如，第一电容器电极410和第二电容器电极420可依次层叠在分离绝缘层130上。因此，在根据本公开的实施方式的显示设备中，由于各个像素区域PA中连接存储电容器400和第二薄膜晶体管300的第二栅电极330的引线的电阻而引起的亮度的劣化可最小化。并且，在根据本公开的实施方式的显示设备中，由于各个像素区域PA中的导电层而引起的存储在存储电容器400中的电压的失真可最小化。
第一电容器电极410可具有第一电极层411和第二电极层412的层叠结构。第一电极层411可设置在与第二薄膜晶体管300的第二半导体图案310相同的层上。第一电极层411可由与第二薄膜晶体管300的第二半导体图案310相同的材料制成。例如，第一电极层411可包括氧化物半导体。第二电极层412可与第一电极层411的与器件基板100相对的上表面接触。例如，第一电极层411的一侧可与第二电极层412的一侧垂直对准。第二电极层412可包括电阻低于第一电极层411的材料。例如，第二电极层412可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第二电极层412可具有高于第一电极层411的电导率。
第二电容器电极420可与第一电容器电极410交叠。第二电容器电极420可包括导电材料。第二电容器电极420可与第一电容器电极410绝缘。例如，第二薄膜晶体管300的第二栅极绝缘层320可在第一电容器电极410和第二电容器电极420之间延伸。上层间绝缘层140可设置在第二电容器电极420上。例如，第二电容器电极420可设置在与第二薄膜晶体管300的第二栅电极330相同的层上。第二电容器电极420可包括与第二薄膜晶体管300的第二栅电极330相同的材料。
在根据本公开的实施方式的显示设备中，各个像素区域PA中的存储电容器400的电容器电极410和420可以是与电连接到对应像素区域PA的信号引线(例如，扫描线、数据线和电源电压供给线)不同的层。因此，在根据本公开的实施方式的显示设备中，可防止由于通过信号引线施加的信号而引起的存储在各个驱动电路的存储电容器400中的电压的失真。并且，在根据本公开的实施方式的显示设备中，各个像素区域PA中的存储电容器400的尺寸可增加。因此，在根据本公开的实施方式的显示设备中，可稳定地维持存储在各个驱动电路的存储电容器400中的电压。
缓冲绝缘层110可设置在器件基板100和各个驱动电路之间。缓冲绝缘层110可防止在形成各个驱动电路的工艺中由于器件基板100而引起的污染。例如，器件基板100的面向各个驱动电路的第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400的上表面可被缓冲绝缘层110完全覆盖。缓冲绝缘层110可包括绝缘材料。例如，缓冲绝缘层110可包括诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料。缓冲绝缘层110可具有多层结构。例如，缓冲绝缘层110可具有第一缓冲层111和第二缓冲层112的层叠结构。第二缓冲层112可包括与第一缓冲层111不同的材料。例如，缓冲绝缘层110可具有由氧化硅(SiO)制成的层和由氮化硅(SiN)制成的层的层叠结构。
光阻挡图案305可设置在器件基板100和各个驱动电路的第二薄膜晶体管300之间。光阻挡图案305可防止由于外部光而引起的各个像素区域PA中的第二薄膜晶体管300的特性改变。例如，各个驱动电路的第二半导体图案310可与光阻挡图案305交叠。光阻挡图案305可包括能够阻挡或吸收光的材料。例如，光阻挡图案305可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。光阻挡图案305可设置在与第一薄膜晶体管200的第一栅电极230相同的层上。例如，光阻挡图案305可设置在第一栅极绝缘层220和下层间绝缘层120之间。光阻挡图案305可包括与各个驱动电路的第一栅电极230相同的材料。
特定电压可被施加到光阻挡图案。例如，在各个像素区域PA中，光阻挡图案305可电连接到第二薄膜晶体管300的第二源电极340。下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140可包括部分地暴露各个像素区域PA的光阻挡图案305的光阻挡接触孔。各个像素区域PA的第二源电极340可通过光阻挡接触孔之一与对应像素区域PA中的光阻挡图案305直接接触。因此，在根据本公开的实施方式的显示设备中，可有效地执行通过光阻挡图案305对外部光的阻挡。
可独立地控制各个像素区域PA的发光器件500。例如，各个像素区域PA中的发光器件500的第一电极510可与相邻像素区域PA中的发光器件500的第一电极510绝缘。各个像素区域PA中的发光器件500的第一电极510可与相邻像素区域PA中的发光器件500的第一电极510间隔开。堤绝缘层160可设置在相邻两个像素区域PA的第一电极510之间。例如，堤绝缘层160可覆盖各个像素区域PA中的第一电极510的边缘。各个像素区域PA中的发光层520和第二电极530可依次层叠在对应第一电极510的通过堤绝缘层160暴露的部分上。堤绝缘层可与相邻两个像素区域PA的第一电极510之间的覆盖层150的上表面接触。堤绝缘层160可包括绝缘材料。例如，堤绝缘层160可包括有机绝缘材料。堤绝缘层160可包括与覆盖层150不同的材料。
各个像素区域PA的发光器件500可发射显示与相邻像素区域PA的发光器件500不同的颜色的光。例如，各个像素区域PA中的发光层520可包括设置在堤绝缘层160上的端部。各个像素区域PA的发光层520可单独地形成。例如，间隔物170可设置在堤绝缘层160上。间隔物170可与各个像素区域PA的发光层520间隔开。间隔物170可包括绝缘材料。例如，间隔物170可包括有机绝缘材料。因此，在根据本公开的实施方式的显示设备中，可防止在各个像素区域PA中形成发光层520的工艺中设置在相邻像素区域PA中的堤绝缘层160和发光层520的损坏。
施加到各个像素区域PA的第二电极530的电压可与施加到相邻像素区域PA的第二电极530的电压相同。例如，各个像素区域PA的第二电极530可电连接到相邻像素区域PA的第二电极530。各个像素区域PA的第二电极530可包括与相邻像素区域PA的第二电极530相同的材料。例如，各个像素区域PA的第二电极530可与相邻像素区域PA的第二电极530直接接触。各个像素区域PA的第二电极530可在堤绝缘层160和间隔物170上延伸。因此，在根据本公开的实施方式的显示设备中，从各个像素区域PA的发光器件500发射的光的亮度可由对应像素区域PA的驱动电路生成的驱动电流来控制。
封装元件600可设置在各个像素区域PA的发光器件500上。封装元件600可防止由于外部冲击和水分而引起的各个像素区域PA中的发光器件的损坏。封装元件600可包括绝缘材料。封装元件600可具有多层结构。例如，封装元件600可包括依次层叠的第一封装层610、第二封装层620和第三封装层630。第二封装层620可包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可包括无机绝缘材料，第二封装层620可包括有机绝缘材料。因此，在根据本公开的实施方式的显示设备中，可有效地防止由于外部冲击和水分而引起的各个像素区域PA中的发光器件500的损坏。可通过第二封装层620去除各个像素区域PA的发光器件500的厚度差。例如，封装元件600的与器件基板100相对的上表面可以是平坦表面。
图3A至图3H是依次示出根据本公开的实施方式的显示设备的形成方法的示图。
将参照图2和图3A至图3H描述根据本公开的实施方式的显示设备的形成方法。首先，如图3A所示，根据本公开的实施方式的显示设备的形成方法可包括：制备器件基板100的步骤、在器件基板100上形成缓冲绝缘层110的步骤、在缓冲绝缘层110上形成第一半导体图案210的步骤、形成覆盖第一半导体图案210的第一栅极绝缘层220的步骤、在第一栅极绝缘层220上形成第一栅电极230和光阻挡图案305的步骤、形成覆盖第一栅电极230和光阻挡图案305的下层间绝缘层120的步骤以及在下层间绝缘层120上形成分离绝缘层130的步骤。
器件基板100可具有多层结构。例如，制备器件基板100的步骤可包括联接第一基板层101、基板绝缘层102和第二基板层103的步骤。第二基板层103可由与第一基板层101相同的材料形成。例如，第一基板层101和第二基板层103可由诸如聚酰亚胺(PI)的聚合物材料形成。基板绝缘层102可由绝缘材料形成。例如，基板绝缘层102可由无机绝缘材料形成。
缓冲绝缘层110可由绝缘材料形成。例如，缓冲绝缘层110可由诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料形成。缓冲绝缘层110可具有多层结构。例如，形成缓冲绝缘层110的步骤可包括在器件基板100上形成第一缓冲层111的步骤以及在第一缓冲层111上形成第二缓冲层112的步骤。第二缓冲层112可由与第一缓冲层111不同的材料形成。
第一半导体图案210可由半导体材料形成。例如，第一半导体图案210可由低温多晶硅(LTPS)形成。形成第一半导体图案210的步骤可包括沉积工艺和结晶工艺。例如，形成第一半导体图案210的步骤可包括在缓冲绝缘层110上形成非晶硅层的步骤、通过使非晶硅层结晶来形成低温多晶硅层的步骤、对低温多晶硅层进行构图的步骤。
第一源极区域、第一沟道区域和第一漏极区域可形成在第一半导体图案210中。第一沟道区域可形成在第一源极区域和第一漏极区域之间。第一源极区域和第一漏极区域可具有低于第一沟道区域的电阻。例如，第一源极区域和第一漏极区域可通过导电杂质的掺杂工艺来形成。第一沟道区域可以是未掺杂导电杂质的区域。可在形成第一栅电极230之后执行用于形成第一源极区域和第一漏极区域的导电杂质的掺杂工艺。例如，在第一半导体图案210中形成第一源极区域、第一沟道区域和第一漏极区域的步骤可包括在第一栅极绝缘层220上形成与第一半导体图案210的中央区域交叠的第一栅电极230的步骤以及使用第一栅电极230作为掩模向通过第一栅电极230暴露的第一半导体图案210的两端掺杂导电杂质的步骤。因此，在根据本公开的实施方式的显示设备的形成方法中，可在第一半导体图案210中形成第一源极区域、第一沟道区域和第一漏极区域，而无需用于导电杂质的掺杂工艺的附加掩模。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
第一栅极绝缘层220可由绝缘材料形成。例如，第一栅极绝缘层220可由诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料形成。
第一栅电极230可由导电材料形成。例如，第一栅电极230可由诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属形成。光阻挡图案305可由与第一栅电极230相同的材料形成。例如，形成第一栅电极230和光阻挡图案305的步骤可包括在第一栅极绝缘层220上形成导电材料层的步骤以及对导电材料层进行构图的步骤。光阻挡图案305可与第一栅电极230同时形成。因此，在根据本公开的实施方式的显示设备的形成方法中，用于形成光阻挡图案305的附加沉积工艺和附加构图工艺可省略。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
下层间绝缘层120和分离绝缘层130可由绝缘材料形成。例如，下层间绝缘层120和分离绝缘层130可由诸如氧化硅(SiO)和氮化硅(SiN)的无机绝缘材料形成。分离绝缘层130可由与下层间绝缘层120相同的材料形成。例如，下层间绝缘层120和分离绝缘层130可由氧化硅(SiO)形成。分离绝缘层130可形成为比下层间绝缘层120厚。
在根据本公开的实施方式的显示设备的形成方法中，用于将扫描信号依次施加到各个像素区域PA的扫描线可与第一栅电极230同时形成。例如，扫描线可形成在第一栅极绝缘层220和下层间绝缘层120之间。
如图3B所示，根据本公开的实施方式的显示设备的形成方法可包括在分离绝缘层130上形成半导体层710的步骤、在半导体材料层710上形成电极材料层720的步骤以及在电极材料层720上形成第一掩模图案910的步骤。
半导体材料层710可由半导体材料形成。半导体材料层710可由与第一半导体图案210不同的材料形成。例如，半导体材料层710可由诸如IGZO的氧化物半导体形成。
电极材料层720可与半导体材料层710的与器件基板100相对的上表面直接接触。电极材料层720可由电阻低于半导体材料层710的材料形成。例如，电极材料层720可由诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属形成。电极材料层720可具有高于半导体材料层710的电导率。
第一掩模图案910可包括第一图案部分911和第二图案部分912。第一图案部分911可形成在要通过后续工艺形成第一电容器电极的区域上。例如，第一图案部分911的朝着器件基板110的下表面可具有与第一电容器电极的与器件基板100相对的上表面基本上相同的水平宽度。第二图案部分912可形成在要通过后续工艺形成第二半导体图案的区域上。例如，第二图案部分912的朝着器件基板110的下表面可具有与第二半导体图案的与器件基板100相对的上表面基本上相同的水平宽度。第二图案部分912可形成为比第一图案部分911薄。例如，第一掩模图案910可以是半色调掩模。
如图3C所示，根据本公开的实施方式的显示设备的形成方法可包括在分离绝缘层130上形成第一电容器电极410、第二半导体图案310和虚设图案720p的步骤。
第一电容器电极410可形成在分离绝缘层130和第一图案部分911之间。例如，第一电容器电极410可形成为第一电极层411和第二电极层412的层叠结构。第一电极层411可包括与半导体材料层710相同的材料。第二电极层412可包括与电极材料层720相同的材料。第二电极层412的朝着器件基板100的下表面可与第一电极层411的与器件基板100相对的上表面直接接触。
第二半导体图案310可形成在分离绝缘层130和第二图案部分912之间。第二半导体图案310可包括与半导体材料层710相同的材料。例如，第二半导体图案310可与第一电极层411同时形成。虚设图案720p可形成在第二半导体图案310和第二图案部分912之间。例如，虚设图案720p可包括与电极材料层720相同的材料。虚设图案720p可与第二电极层412同时形成。虚设图案720p的朝着器件基板100的下表面可与第二半导体图案310的与器件基板100相对的上表面直接接触。
形成第一电容器电极410、第二半导体图案310和虚设图案720p的步骤可包括使用第一掩模图案910依次对半导体材料层710和电极材料层720进行构图的步骤。例如，第一电极层411的一侧可与第二电极层412的一侧连续，第二半导体图案310的一侧可与虚设图案720p的一侧连续。第一电极层411的一侧可与第二电极层412的一侧垂直对准。第二半导体图案310的一侧可与虚设图案720p的一侧垂直对准。
在根据本公开的实施方式的显示设备的形成方法中，具有与第二半导体图案310相同的材料所制成的第一电极层411和电阻低于第一电极层411的材料所制成的第二电极层412的层叠结构的第一电容器电极410可使用第一掩模图案910与第二半导体图案310同时形成。因此，在根据本公开的实施方式的显示设备的形成方法中，总掩模数量可减少。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
如图3D所示，根据本公开的实施方式的显示设备的形成方法可包括在第一电容器电极410上形成第二掩模图案920的步骤。
虚设图案720p可设置在第二掩模图案920的外侧。例如，形成第二掩模图案920的步骤可包括暴露虚设图案720p的与器件基板100相对的上表面的步骤。第二掩模图案920可使用第一掩模图案910来形成。例如，形成第二掩模图案920的步骤可包括通过清洁工艺完全去除第一掩模图案910的第二图案部分912的步骤。第二掩模图案920可以是作为清洁工艺之后的剩余区域的第一图案部分911。
如图3E所示，根据本公开的实施方式的显示设备的形成方法可包括暴露第二半导体图案310的上表面的步骤以及去除第二掩模图案920的步骤。
暴露第二半导体图案310的上表面的步骤可包括使用第二掩模图案920完全去除虚设图案720p的步骤。例如，可在第二半导体图案310的上表面暴露之后执行去除第二掩模图案920的步骤。
如图3F所示，根据本公开的实施方式的显示设备的形成方法可包括形成覆盖第一电容器电极410和第二半导体图案310的第二栅极绝缘层320的步骤、在第二栅极绝缘层320上形成第二栅电极330和第二电容器电极420的步骤以及在第二半导体图案310中形成第二源极区域、第二沟道区域和第二漏极区域的步骤。
第二栅极绝缘层320可由绝缘材料形成。例如，第二栅极绝缘层320可由诸如氧化硅(SiO)的无机绝缘材料形成。
第二栅电极330可由导电材料形成。例如，第二栅电极330可由诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属形成。第二栅电极330可形成为与第二半导体图案310的一部分交叠。例如，第二栅电极330可形成为与第二半导体图案310的中央区域交叠。
第二电容器电极420可形成在第一电容器电极410上。第一电容器电极410和第二电容器电极420可构成存储电容器400。例如，第二电容器电极420可形成为与第一电容器电极410交叠。第二电容器电极420可由与第二栅电极330相同的材料形成。例如，形成第二电容器电极420和第二栅电极330的步骤可包括在第二栅极绝缘层320上形成导电材料层的步骤以及对导电材料层进行构图的步骤。第二电容器电极420可与第二栅电极330同时形成。因此，在根据本公开的实施方式的显示设备的形成方法中，用于形成第二电容器电极420的附加沉积工艺和附加构图工艺可省略。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
第二沟道区域可形成在第二源极区域和第二漏极区域之间。第二源极区域和第二漏极区域可具有低于第二沟道区域的电阻。例如，第二源极区域和第二漏极区域可通过导电杂质的掺杂工艺来形成。第二沟道区域可以是未掺杂导电杂质的区域。可在形成第二栅电极330之后执行用于形成第二源极区域和第二漏极区域的导电杂质的掺杂工艺。例如，在第二半导体图案310中形成第二源极区域、第二沟道区域和第二漏极区域的步骤可包括使用第二栅电极330作为掩模向通过第二栅电极330暴露的第二半导体图案310的两端中掺杂导电杂质的步骤。因此，在根据本公开的实施方式的显示设备的形成方法中，可在第二半导体图案210中形成第二源极区域、第二沟道区域和第二漏极区域，而无需用于导电杂质的掺杂工艺的附加掩模。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
如图3G所示，根据本公开的实施方式的显示设备的形成方法可包括形成覆盖第二栅电极330和第二电容器电极420的上层间绝缘层140的步骤以及在上层间绝缘层140上形成第一源电极240、第一漏电极250、第二源电极340和第二漏电极350的步骤。
上层间绝缘层140可由绝缘材料形成。例如，上层间绝缘层140可由诸如氧化硅(SiO)的无机绝缘材料形成。
第一源电极240、第一漏电极250、第二源电极340和第二漏电极350可由导电材料形成。例如，第一源电极240、第一漏电极250、第二源电极340和第二漏电极350可由诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属形成。
第一源电极240可通过穿透第一栅极绝缘层220、下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140电连接到第一半导体图案210的第一源极区域。第一漏电极250可通过穿透第一栅极绝缘层220、下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140电连接到第一半导体图案210的第一漏极区域。第二源电极340可通过穿透下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140电连接到光阻挡图案305。第二源电极340可通过穿透第二栅极绝缘层320和上层间绝缘层140电连接到第二半导体图案310的第二源极区域。第二漏电极340可通过穿透第二栅极绝缘层320和上层间绝缘层140电连接到第二半导体图案310的第二漏极区域。
第一源电极240、第一漏电极250、第二源电极340和第二漏电极350可由相同的材料形成。例如，形成第一源电极240、第一漏电极250、第二源电极340和第二漏电极350的步骤可包括通过穿透第一栅极绝缘层220、下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140形成部分地暴露第一半导体图案210的第一源极区域的第一源极接触孔的步骤、通过穿透第一栅极绝缘层220、下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140形成部分地暴露第一半导体图案210的第一漏极区域的第一漏极接触孔的步骤、通过穿透下层间绝缘层120、分离绝缘层130、第二栅极绝缘层320和上层间绝缘层140形成部分地暴露光阻挡图案305的光阻挡连接孔的步骤、通过穿透第二栅极绝缘层320和上层间绝缘层140形成部分地暴露第二半导体图案310的第二源极区域的第二源极接触孔的步骤、通过穿透第二栅极绝缘层320和上层间绝缘层140形成部分地暴露第二半导体图案310的第二漏极区域的第二漏极接触孔的步骤、在形成有第一源极接触孔、第一漏极接触孔、光阻挡连接孔、第二源极接触孔和第二漏极接触孔的器件基板100上形成向第一源极接触孔、第一漏极接触孔、光阻挡连接孔、第二源极接触孔和第二漏极接触孔的内侧延伸的导电材料层的步骤以及对导电材料层进行构图的步骤。第一漏极接触孔可与第一源极接触孔同时形成。第二漏极接触孔可与第二源极接触孔同时形成。光阻挡连接孔可使用形成第一源极接触孔和第一漏极接触孔的工艺来形成。第一源电极240、第一漏电极250、第二源电极340和第二漏电极350可同时形成。
第一半导体图案210、第一栅极绝缘层220、第一栅电极230、第一源电极240和第一漏电极250可构成第一薄膜晶体管200。第二半导体图案310、第二栅极绝缘层320、第二栅电极330、第二源电极340和第二漏电极350可构成第二薄膜晶体管300。第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400可构成驱动电路。即，在根据本公开的实施方式的显示设备的形成方法中，形成驱动电路所需的掩模的数量可减少。因此，在根据本公开的实施方式的显示设备的形成方法中，工艺效率可改进。
在根据本公开的实施方式的显示设备的形成方法中，用于将数据信号施加到各个像素区域PA的数据线和用于将电源电压施加到各个像素区域PA的电源电压供给线可与第一源电极240、第一漏电极250、第二源电极340和第二漏电极350同时形成。例如，数据线和电源电压供给线可形成在上层间绝缘层140上。即，在根据本公开的实施方式的显示设备的形成方法中，存储电容器400的第一电容器电极410和第二电容器电极420可形成在与扫描线、数据线和电源电压供给线不同的层上。因此，在根据本公开的实施方式的显示设备的形成方法中，由于扫描线、数据线和电源电压供给线而引起的第一电容器电极410和第二电容器电极420的尺寸限制可放宽。因此，在根据本公开的实施方式的显示设备的形成方法中，存储电容器400的面积可增加。
如图3H所示，根据本公开的实施方式的显示设备的形成方法可包括在驱动电路上形成覆盖层150的步骤以及在覆盖层150上形成发光器件500、堤绝缘层160和间隔物170的步骤。
覆盖层150可由绝缘材料形成。覆盖层150可由与上层间绝缘层140不同的材料形成。例如，覆盖层150可由有机绝缘材料形成。可通过覆盖层150去除由于驱动电路而引起的厚度差。
发光器件500可具有第一电极510、发光层520和第二电极530的层叠结构。第一电极510和第二电极530可由导电材料形成。第二电极530可由与第一电极510不同的材料形成。例如，第二电极530可形成为具有高于第一电极510的透射率。发光层520可包括发光材料。发光层520可具有多层结构。
堤绝缘层160和间隔物170可由绝缘材料形成。例如，堤绝缘层160和间隔物170可由有机绝缘材料形成。堤绝缘层160和间隔物170可由与覆盖层150不同的材料形成。间隔物170可由与堤绝缘层160相同的材料形成。例如，堤绝缘层160和间隔物170可通过半色调掩模同时形成。
第一电极510的边缘可被堤绝缘层160覆盖。发光层520的端部可设置在堤绝缘层160上。例如，发光层520可使用精细金属掩模(FMM)来形成。发光层520的端部可与间隔物170间隔开。例如，形成发光器件500、堤绝缘层160和间隔物170的步骤可包括在覆盖层150上形成第一电极510的步骤、形成覆盖第一电极510的边缘的堤绝缘层160的步骤、在堤绝缘层160上形成间隔物170的步骤、将具有与第一电极510的通过堤绝缘层160暴露的部分交叠的开口的精细金属掩模定位在间隔物170上的步骤、使用精细金属掩模形成发光层520的步骤、去除精细金属掩模的步骤以及在发光层520上形成第二电极530的步骤。因此，在根据本公开的实施方式的显示设备的形成方法中，可防止由于精细金属掩模而引起的堤绝缘层160和发光层520的损坏。
如图2所示，根据本公开的实施方式的显示设备的形成方法可包括在发光器件500的第二电极530上形成封装元件600的步骤。
封装元件600可具有多层结构。例如，形成封装元件600的步骤可包括在第二电极530上形成第一封装层610的步骤、在第一封装层610上形成第二封装层620的步骤以及在第二封装层620上形成第三封装层630的步骤。第一封装层610、第二封装层620和第三封装层630可由绝缘材料形成。第二封装层620可由与第一封装层610和第三封装层630不同的材料形成。例如，第一封装层610和第三封装层630可由无机绝缘材料形成，第二封装层620可由有机绝缘材料形成。
因此，在根据本公开的实施方式的显示设备中，各个像素区域PA的存储电容器400可包括依次层叠在覆盖对应像素区域PA的第一栅电极230的分离绝缘层130上的第一电容器电极410和第二电容器电极420，其中，第一电容器电极410可具有通过半色调掩模与第二半导体图案310同时形成的第一电极层411和在第一电极层411上的第二电极层412的层叠结构，并且其中，第二电容器电极420可与对应像素区域PA的第二栅电极330同时形成。因此，在根据本公开的实施方式的显示设备中，存储电容器400的第一电容器电极410和第二电容器电极420可形成在与用于向各个像素区域PA施加各种信号以实现图像的信号线(例如，扫描线、数据线和电源电压供给线)不同的层上。因此，在根据本公开的实施方式的显示设备中，工艺效率的劣化可最小化，可稳定地维持存储在各个像素区域PA的存储电容器400中的电压。并且，在根据本公开的实施方式的显示设备中，各个像素区域PA的存储电容器400可靠近对应像素区域PA的第二薄膜晶体管300(用作驱动薄膜晶体管)设置。即，在根据本公开的实施方式的显示设备中，所实现的图像的质量可改进。
根据本公开的实施方式的显示设备被描述为驱动部件SD、DD和TC设置在显示面板DP外侧。然而，在根据本公开的另一实施方式的显示设备中，驱动部件SD、DD和TC中的至少一个可设置在显示面板DP上。例如，根据本公开的实施方式的显示设备可以是面板中栅极(GIP)型显示设备，其中扫描驱动器SD被安装在显示面板DP的非显示区域上。
根据本公开的实施方式的显示设备被描述为第二栅极绝缘层320在存储电容器400的第一电容器电极410和第二电容器电极420之间延伸。然而，在根据本公开的另一实施方式的显示设备中，第二栅极绝缘层320可仅设置在第二半导体图案310的第二沟道区域和第二栅电极330之间，并且存储电容器400可包括在第一电容器电极410的第二电极层412和第二电容器电极420之间的电容器绝缘层430，如图4所示。电容器绝缘层430可与第二栅极绝缘层320间隔开。电容器绝缘层430可包括绝缘材料。例如，电容器绝缘层430可包括诸如氧化硅(SiO)的无机绝缘材料。电容器绝缘层430可包括与第二栅极绝缘层320相同的材料。例如，形成第二栅极绝缘层320和电容器绝缘层430的步骤可包括形成覆盖第二半导体图案320和第一电容器电极410的绝缘材料层的步骤以及对绝缘材料层进行构图的步骤。电容器绝缘层430可延伸到第一电容器电极410一侧上。例如，第一电极层411的一侧和第二电极层412的一侧可被电容器绝缘层430覆盖。
根据本公开的实施方式的显示设备被描述为第二半导体图案310的第二源极区域、第二沟道区域和第二漏极区域通过导电杂质的掺杂工艺形成。然而，在根据本公开的另一实施方式的显示设备中，第二半导体图案310的第二源极区域、第二沟道区域和第二漏极区域可通过各种方法形成。例如，在根据本公开的另一实施方式的显示设备中，第二源极区域、第二沟道区域和第二漏极区域可通过第二栅极绝缘层320的构图工艺形成在第二半导体图案中。
图5A和图5B是依次示出根据本公开的另一实施方式的显示设备的形成方法的示图。
将参照图4、图5A和图5B描述根据本公开的另一实施方式的显示设备的形成方法。首先，如图5A所示，根据本公开的另一实施方式的显示设备的形成方法可包括在形成有缓冲绝缘层110、第一半导体图案210、第一栅极绝缘层220、第一栅电极230、光阻挡图案305、下层间绝缘层120、分离绝缘层130、第一电容器电极410和第二半导体图案310的器件基板100上形成中间绝缘层325的步骤以及在中间绝缘层325上形成与第一电容器电极410交叠的第二电容器电极和与第二半导体图案310的中央区域交叠的第二栅电极330的步骤。
中间绝缘层325可由绝缘材料形成。例如，中间绝缘层325可由诸如氧化硅(SiO)的无机绝缘材料形成。
如图5B所示，根据本公开的另一实施方式的显示设备的形成方法可包括在第二半导体图案310的中央区域和第二栅电极330之间形成第二栅极绝缘层320的步骤以及在第一电容器电极410和第二电容器电极420之间形成电容器绝缘层430的步骤。
电容器绝缘层430可由与第二栅极绝缘层320相同的材料形成。第二栅极绝缘层320和电容器绝缘层430可使用中间绝缘层325来形成。例如，形成第二栅极绝缘层320和电容器绝缘层430的步骤可包括使用第二栅电极330和第二电容器电极420作为掩模对中间绝缘层325进行构图的步骤。电容器绝缘层430的一侧可与第二电容器电极420的一侧连续。例如，第一电容器电极410的一侧可被电容器绝缘层430覆盖。电容器绝缘层430的一侧可与第二电容器电极420的一侧垂直对准。第二栅极绝缘层320的一侧可与第二栅电极330的一侧连续。例如，第二栅极绝缘层320可暴露第二半导体图案310的两端。第二栅极绝缘层320的一侧可与第二栅电极330的一侧垂直对准。
在根据本公开的另一实施方式的显示设备的形成方法中，可通过在中间绝缘层325的构图工艺中使用的蚀刻剂来将第二半导体图案310的通过第二栅极绝缘层320暴露的两端导电化。通常，氧化物半导体的导电化区域可具有相对低的电阻。即，在根据本公开的另一实施方式的显示设备的形成方法中，第二半导体图案310的两端可通过第二栅极绝缘层320的构图工艺导电化，以形成第二半导体图案310的第二源极区域和第二漏极区域。因此，在根据本公开的另一实施方式的显示设备的形成方法中，第二半导体图案310的第二源极区域和第二漏极区域可分别包括氧化物半导体的导电化区域。第二半导体图案310的第二沟道区域可包括氧化物半导体的由于第二栅极绝缘层320而未导电化的区域。
如图4所示，根据本公开的另一实施方式的显示设备的形成方法可包括在覆盖具有第一电容器电极410和第二电容器电极420的层叠结构的存储电容器400、第二半导体图案310、第二栅极绝缘层320和第二栅电极330的上层间绝缘层140上形成第一源电极240、第一漏电极250、第二源电极340、第二漏电极350、覆盖层150、发光器件500、堤绝缘层160、间隔物170和封装元件600的步骤。
因此，在根据本公开的另一实施方式的显示设备的形成方法中，第二源极区域、第二沟道区域和第二漏极区域可形成在第二半导体图案310中，而无需导电杂质的掺杂工艺。因此，在根据本公开的另一实施方式的显示设备的形成方法中，在第二半导体图案310中形成第二沟道区域和第二漏极区域的工艺自由度可改进。因此，在根据本公开的另一实施方式的显示设备的形成方法中，可有效地改进工艺效率。
根据本公开的实施方式的显示设备被描述为第二源电极340与第二半导体图案310的第二源极区域直接接触，并且第二漏电极350与第二半导体图案310的第二漏极区域直接接触。然而，在根据本公开的另一实施方式的显示设备中，第二薄膜晶体管300还可包括在第二半导体图案310的第二源极区域和第二源电极340之间的源极连接图案360以及在第二半导体图案310的第二漏极区域和第二漏电极350之间的漏极连接图案370，如图6和图7所示。源极连接图案360可与第二半导体图案310的第二源极区域和第二源电极340直接接触。例如，第二源电极340可通过源极连接图案360电连接到第二半导体图案310的第二源极区域。漏极连接图案370可与第二半导体图案310的第二漏极区域和第二漏电极350直接接触。例如，第二漏电极350可通过漏极连接图案370电连接到第二半导体图案310的第二漏极区域。源极连接图案360和漏极连接图案370可设置在第二半导体图案310的第二沟道区域外侧。例如，第二半导体图案310的第二沟道区域可设置在源极连接图案360和漏极连接图案370之间。
源极连接图案360和漏极连接图案370可包括导电材料。例如，源极连接图案360和漏极连接图案370可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。漏极连接图案370可包括与源极连接图案360相同的材料。例如，漏极连接图案370可与源极连接图案360同时形成。源极连接图案360和漏极连接图案370可被第二栅极绝缘层320覆盖。例如，源极连接图案360和漏极连接图案370可设置在与第一电容器电极410的第二电极层412相同的层上。源极连接图案360和漏极连接图案370可包括与第一电容器电极410的第二电极层412相同的材料。
图8A至图8C是依次示出根据本公开的另一实施方式的显示设备的形成方法的示图。
将参照图6、图7和图8A至图8C描述根据本公开的另一实施方式的显示设备的形成方法。首先，如图8A所示，根据本公开的另一实施方式的显示设备的形成方法可包括在形成有缓冲绝缘层110、第一半导体图案210、第一栅极绝缘层220、第一栅电极230、光阻挡图案305、下层间绝缘层120的器件基板100上层叠半导体材料层和电极材料层的步骤、在电极材料层上形成包括第一图案部分911和厚度比第一图案部分911薄的第二图案部分912的第一掩模图案910的步骤以及使用第一掩模图案910形成第一电容器电极410、第二半导体图案310和虚设图案720p的步骤。
形成第一电容器电极410、第二半导体图案310和虚设图案720p的步骤可包括使用第一掩模图案910对半导体材料层和电极材料层进行构图的步骤。第一图案部分911可设置在第一电容器电极410以及要通过后续工艺形成源极连接图案和漏极连接图案的区域上。例如，第一图案部分911可包括与第二半导体图案310的两端交叠的区域。第二图案部分912可与第二半导体图案310的中央区域交叠。
如图8B所示，根据本公开的另一实施方式的显示设备的形成方法可包括通过第一掩模图案910的清洁工艺形成第二掩模图案920的步骤。
第二掩模图案920可暴露虚设图案720p的中央区域。例如，形成第二掩模图案920的步骤可包括通过清洁工艺完全去除第一掩模图案910的第二图案部分912的步骤。第二掩模图案920可以是作为清洁工艺之后的剩余区域的第一图案部分911。
如图8C所示，根据本公开的另一实施方式的显示设备的形成方法可包括使用第二掩模图案920形成源极连接图案360和漏极连接图案370的步骤以及去除第二掩模图案920的步骤。
形成源极连接图案360和漏极连接图案370的步骤可包括使用第二掩模图案920对虚设图案720p进行构图的步骤。例如，可在形成源极连接图案360和漏极连接图案370之后执行去除第二掩模图案920的步骤。
第二半导体图案310的与源极连接图案360交叠的区域可被定义为第二源极区域。第二半导体图案310的与漏极连接图案370交叠的区域可被定义为第二漏极区域。例如，第二半导体图案310的第二源极区域和第二漏极区域可具有与第二半导体图案310的第二沟道区域相同的电阻。因此，在根据本公开的另一实施方式的显示设备的形成方法中，可省略在第二半导体图案310中形成第二源极区域、第二沟道区域和第二漏极区域的工艺。因此，在根据本公开的另一实施方式的显示设备的形成方法中，工艺效率可改进。
如图6和图7所示，根据本公开的另一实施方式的显示设备的形成方法可包括在覆盖第一电容器电极410、第二半导体图案310、源极连接图案360和漏极连接图案370的第二栅极绝缘层320上形成第二电容器电极420、第二栅电极330、上层间绝缘层140、第一源电极240、第一漏电极250、第二源电极340、第二漏电极350、覆盖层150、发光器件500、堤绝缘层160、间隔物170和封装元件600的步骤。
因此，在根据本公开的另一实施方式的显示设备中，限定第二半导体图案310的第二源极区域的源极连接图案360和限定第二半导体图案310的第二漏极区域的漏极连接图案370可使用第一电容器电极410的形成工艺来形成。因此，在根据本公开的另一实施方式的显示设备中，可稳定地维持存储在各个像素区域PA的存储电容器400中的电压，并且在第二半导体图案310中形成第二源极区域、第二沟道区域和第二漏极区域的工艺的自由度可改进。因此，在根据本公开的另一实施方式的显示设备中，工艺效率的劣化可最小化，并且所实现的图像的质量可改进。
在根据本公开的另一实施方式的显示设备中，第二栅电极330的水平宽度330w可小于第二半导体图案310的第二源极区域和第二漏极区域之间的距离d，如图9所示。例如，在根据本公开的另一实施方式的显示设备中，第二半导体图案310可包括在第二源极区域311s和第二沟道区域310c之间的源极低电阻区域310sl以及在第二沟道区域310c和第二漏极区域311d之间的漏极低电阻区域310dl。源极低电阻区域310sl和漏极低电阻区域310dl可分别具有低于第二沟道区域310c的电阻。例如，源极低电阻区域310sl和漏极低电阻区域310dl可通过导电杂质的掺杂工艺来形成。源极低电阻区域310sl可形成在源极连接图案360和第二栅电极330之间。漏极低电阻区域310dl可形成在第二栅电极330和漏极连接图案370之间。例如，源极低电阻区域310sl和漏极低电阻区域310dl可通过向第二半导体图案310的通过第二栅电极330、源极连接图案360和漏极连接图案370暴露的区域中掺杂导电杂质的工艺来形成。因此，在根据本公开的另一实施方式的显示设备中，可稳定地维持各个像素区域PA中用作驱动薄膜晶体管的第二薄膜晶体管300的操作。
在根据本公开的另一实施方式的显示设备中，第二栅极绝缘层320可设置在源极连接图案360和漏极连接图案370之间，如图10所示。源极低电阻区域310sl可形成在源极连接图案360和第二栅极绝缘层320之间。漏极低电阻区域310dl可形成在第二栅极绝缘层320和漏极连接图案370之间。例如，源极低电阻区域310sl和漏极低电阻区域310dl可通过第二栅极绝缘层320的构图工艺来形成。源极低电阻区域310sl和漏极低电阻区域310dl可分别包括氧化物半导体的导电化区域。例如，形成源极低电阻区域310sl和漏极低电阻区域310dl的步骤可包括在覆盖源极连接图案360和漏极连接图案370的第二栅极绝缘层320上形成第二栅电极330的步骤以及使用第二栅电极330作为掩模对第二栅极绝缘层320进行构图的步骤。第二半导体图案310的第二源极区域311s和第二漏极区域311d可通过源极连接图案360和漏极连接图案370不暴露于第二栅极绝缘层320的构图工艺中使用的蚀刻剂。例如，第二半导体图案310的第二源极区域311s、第二沟道区域310c和第二漏极区域311d可由未导电化的氧化物半导体制成。因此，在根据本公开的另一实施方式的显示设备中，工艺效率的劣化可最小化，并且可有效地改进所实现的图像的质量。
根据本公开的实施方式的显示设备被描述为各个像素区域PA的驱动电路由第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400构成。然而，在根据本公开的另一实施方式的显示设备中，各个像素区域PA的驱动电路可包括三个或更多个薄膜晶体管。例如，在根据本公开的另一实施方式的显示设备中，各个像素区域PA的驱动电路还可包括与第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400间隔开的第三薄膜晶体管700，如图11所示。第三薄膜晶体管700可具有与第一薄膜晶体管200和第二薄膜晶体管300相同的结构。例如，第三薄膜晶体管700可包括第三半导体图案710、第三栅电极730、第三源电极740和第三漏电极750。
第三薄膜晶体管700可设置在分离绝缘层130上。例如，第三半导体图案710可设置在与第二薄膜晶体管300的第二半导体图案310相同的层上。第三半导体图案710可包括与第二半导体图案310相同的材料。例如，第三半导体图案710可包括诸如IGZO的氧化物半导体。第三半导体图案710可与第二半导体图案310同时形成。
第三半导体图案710可包括第三源极区域、第三沟道区域和第三漏极区域。第三沟道区域可设置在第三源极区域和第三漏极区域之间。第三源极区域和第三漏极区域可具有低于第三沟道区域的电阻。例如，第三半导体图案710的第三沟道区域可具有与第二半导体图案310的第二沟道区域相同的电阻，并且第三半导体图案710的第三源极区域和第三漏极区域可具有与第二半导体图案310的第二源极区域和第二漏极区域相同的电阻。
第三栅电极730可包括导电材料。例如，第三栅电极730可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第三栅电极730可与第三半导体图案710绝缘。例如，第二薄膜晶体管300的第二栅极绝缘层320可在第三半导体图案710和第三栅电极730之间延伸。第三栅电极730可包括与第二薄膜晶体管300的第二栅电极330相同的材料。第三栅电极730可与第三半导体图案710的第三沟道区域交叠。例如，第三半导体图案710的第三沟道区域可具有与施加到第三栅电极730的电压对应的电导率。
第三源电极740和第三漏电极750可包括导电材料。例如，第三源电极740和第三漏电极750可包括诸如铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)、钼(Mo)和钨(W)的金属。第三漏电极750可包括与第三源电极740相同的材料。例如，第三漏电极750可设置在与第三源电极740相同的层上。第三源电极740和第三漏电极750可包括与第三栅电极730不同的材料。第三源电极740和第三漏电极750可设置在与第三栅电极730不同的层上。例如，覆盖第二栅电极330的上层间绝缘层140可在第三栅电极730和第三源电极740之间以及第三栅电极730和第三漏电极750之间延伸。第三源电极740和第三漏电极750可通过上层间绝缘层140与第三栅电极730绝缘。第三源电极740和第三漏电极750可包括与第二薄膜晶体管300的第二源电极340和第二漏电极350相同的材料。第三源电极740和第三漏电极750可设置在与第二源电极340和第二漏电极350相同的层上。例如，第三源电极740和第三漏电极750可与第二源电极340和第二漏电极350同时形成。
第三源电极740可电连接到第三半导体图案710的第三源极区域。第三漏电极750可电连接到第三半导体图案710的第三漏极区域。例如，第二栅极绝缘层320和上层间绝缘层140可包括部分地暴露第三半导体图案710的第三源极区域的第三源极接触孔以及部分地暴露第三半导体图案710的第三漏极区域的第三漏极接触孔。第三源电极740可通过第三源极接触孔与第三半导体图案710的第三源极区域直接接触。第三漏电极750可通过第三漏极接触孔与第三半导体图案710的第三漏极区域直接接触。
第三薄膜晶体管700可通过根据施加到第三栅电极730的电压而导通来传输特定信号。例如，第三薄膜晶体管700可用作开关薄膜晶体管以根据扫描信号将重置电压施加到存储电容器400的第一电容器电极410或第二电容器电极420。即，在根据本公开的另一实施方式的显示设备中，用作驱动薄膜晶体管的第二薄膜晶体管300和用作开关薄膜晶体管的第三薄膜晶体管700可通过同一工艺形成在分离绝缘层130上。因此，在根据本公开的另一实施方式的显示设备中，由于构成各个驱动电路的薄膜晶体管200、300和700的数量增加而引起的分辨率劣化可最小化。并且，在根据本公开的另一实施方式的显示设备中，构成各个驱动电路的薄膜晶体管200、300和700可通过设置在与第一薄膜晶体管200的第一栅电极230和/或第一薄膜晶体管200的第一源电极240和第一漏电极250相同的层上的引线连接。因此，在根据本公开的另一实施方式的显示设备中，不管构成各个驱动电路的薄膜晶体管200、300和700的数量如何，可稳定地维持存储在各个驱动电路的存储电容器400中的电压。
结果，根据本公开的实施方式的显示设备可在各个像素区域中包括发光器件和驱动电路，其中，驱动电路可包括第一薄膜晶体管、第二薄膜晶体管和存储电容器，其中，第二薄膜晶体管可包括设置在与第一薄膜晶体管的第一半导体图案不同的层上的第二半导体图案，其中，存储电容器可包括第一电容器电极和第二电容器电极的层叠结构，并且其中，第一电容器电极可具有包括与第二半导体图案相同的材料的第一电极层和包括电阻低于第一电极层的材料的第二电极层的层叠结构。因此，在根据本公开的实施方式的显示设备中，可防止由于信号线而引起的存储在各个像素区域的存储电容器中的电压的失真。并且，在根据本公开的实施方式的显示设备中，各个像素区域中的存储电容器的面积可增加，而不会显著改变工艺效率。由此，在根据本公开的实施方式的显示设备中，工艺效率的劣化可最小化，并且图像的质量可改进。
相关申请的交叉引用
本申请要求2021年7月13日提交的韩国专利申请No.10-2021-0091739的权益，其通过引用并入本文，如同在本文中充分阐述一样。

Claims (17)

1.一种显示设备，该显示设备包括：
分离绝缘层，该分离绝缘层位于器件基板上；
第一薄膜晶体管，该第一薄膜晶体管位于所述器件基板上，该第一薄膜晶体管包括在所述器件基板和所述分离绝缘层之间的第一半导体图案；
第二薄膜晶体管，该第二薄膜晶体管位于所述分离绝缘层上，该第二薄膜晶体管包括由不同于所述第一半导体图案的材料制成的第二半导体图案；
存储电容器，该存储电容器包括依次层叠在所述分离绝缘层上的第一电容器电极和第二电容器电极；
覆盖层，该覆盖层位于所述第一薄膜晶体管、所述第二薄膜晶体管和所述存储电容器上；以及
发光器件，该发光器件位于所述覆盖层上，该发光器件电连接到所述第二薄膜晶体管，
其中，所述第一电容器电极具有第一电极层和第二电极层的层叠结构，所述第一电极层包括与所述第二半导体图案相同的材料，所述第二电极层包括电阻低于所述第一电极层的材料。
2.根据权利要求1所述的显示设备，其中，所述第一半导体图案包括多晶硅，并且所述第二半导体图案包括氧化物半导体。
3.根据权利要求1所述的显示设备，该显示设备还包括与所述第二薄膜晶体管和所述存储电容器间隔开的第三薄膜晶体管，
其中，所述第三薄膜晶体管包括设置在与所述第二半导体图案相同的层上的第三半导体图案。
4.根据权利要求3所述的显示设备，其中，所述第三半导体图案包括氧化物半导体图案。
5.根据权利要求1所述的显示设备，其中，所述第二电极层与所述第一电极层的上表面接触。
6.根据权利要求5所述的显示设备，其中，所述第一电极层的一侧与所述第二电极层的一侧连续。
7.根据权利要求1所述的显示设备，其中，所述第二电容器电极包括与所述第二薄膜晶体管的栅电极相同的材料。
8.根据权利要求7所述的显示设备，其中，所述第二薄膜晶体管的栅极绝缘层在所述第一电容器电极和所述第二电容器电极之间延伸。
9.一种显示设备，该显示设备包括：
第一薄膜晶体管，该第一薄膜晶体管位于器件基板上，该第一薄膜晶体管包括第一半导体图案、第一栅极绝缘层、第一栅电极、第一源电极和第一漏电极；
第二薄膜晶体管，该第二薄膜晶体管与所述第一薄膜晶体管间隔开，该第二薄膜晶体管包括第二半导体图案、第二栅极绝缘层、第二栅电极、第二源电极和第二漏电极；
存储电容器，该存储电容器与所述第一薄膜晶体管和所述第二薄膜晶体管间隔开，该存储电容器具有第一电容器电极、电容器绝缘层和第二电容器电极的层叠结构；
覆盖层，该覆盖层位于所述第一薄膜晶体管、所述第二薄膜晶体管和所述存储电容器上；以及
发光器件，该发光器件位于所述覆盖层上，该发光器件具有第一电极、发光层和第二电极的层叠结构，
其中，所述第二薄膜晶体管的所述第二半导体图案包括氧化物半导体，
其中，所述第一电容器电极具有第一电极层和第二电极层的层叠结构，所述第一电极层包括氧化物半导体，所述第二电极层包括电导率高于所述第一电极层的材料，并且
其中，所述第二半导体图案和所述第一电极层设置在与所述第一半导体图案不同的层上。
10.根据权利要求9所述的显示设备，该显示设备还包括：
分离绝缘层，该分离绝缘层位于所述器件基板和所述第二薄膜晶体管之间；以及
上层间绝缘层，该上层间绝缘层位于所述分离绝缘层和所述覆盖层之间，该上层间绝缘层覆盖所述存储电容器，
其中，所述第一薄膜晶体管的所述第一栅电极和所述第一半导体图案设置在所述器件基板和所述分离绝缘层之间，
其中，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极设置在所述上层间绝缘层和所述覆盖层之间。
11.根据权利要求9所述的显示设备，其中，所述第二半导体图案包括位于源极区域和漏极区域之间的沟道区域，
其中，所述第二薄膜晶体管还包括位于所述第二半导体图案的所述源极区域和所述第二源电极之间的源极连接图案以及位于所述第二半导体图案的所述漏极区域和所述第二漏电极之间的漏极连接图案，并且
其中，所述源极连接图案和所述漏极连接图案包括与所述第一电容器电极的所述第二电极相同的材料。
12.根据权利要求11所述的显示设备，其中，所述第二半导体图案的所述源极区域和所述漏极区域具有与所述第二半导体图案的所述沟道区域相同的电阻。
13.根据权利要求11所述的显示设备，其中，所述源极连接图案与所述第二半导体图案的所述源极区域的与所述器件基板相对的上表面接触，
其中，所述漏极连接图案与所述第二半导体图案的所述漏极区域的与所述器件基板相对的上表面接触。
14.根据权利要求13所述的显示设备，其中，所述源极连接图案和所述漏极连接图案中的每一个包括与所述第二半导体图案的一侧垂直对准的一侧。
15.根据权利要求13所述的显示设备，其中，所述第二栅电极的水平宽度小于所述第二半导体图案的所述源极区域和所述漏极区域之间的距离。
16.根据权利要求15所述的显示设备，其中，所述第二半导体图案包括源极低电阻区域和漏极低电阻区域，所述源极低电阻区域位于所述源极区域和所述沟道区域之间，所述漏极低电阻区域位于所述沟道区域和所述漏极区域之间，
其中，所述第二半导体图案的所述源极低电阻区域和所述漏极低电阻区域分别具有低于所述第二半导体图案的所述沟道区域的电阻。
17.根据权利要求16所述的显示设备，其中，所述第二栅极绝缘层、所述源极连接图案和所述漏极连接图案暴露所述第二半导体图案的所述源极低电阻区域和所述漏极低电阻区域，并且
其中，所述第二半导体图案的所述源极低电阻区域和所述漏极低电阻区域是氧化物半导体的导电化区域。
CN202210783182.9A 2021-07-13 2022-07-05 具有发光器件和驱动电路的显示设备 Pending CN115696982A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0091739 2021-07-13
KR1020210091739A KR20230011114A (ko) 2021-07-13 2021-07-13 발광 소자 및 구동 회로를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN115696982A true CN115696982A (zh) 2023-02-03

Family

ID=84891156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210783182.9A Pending CN115696982A (zh) 2021-07-13 2022-07-05 具有发光器件和驱动电路的显示设备

Country Status (3)

Country Link
US (1) US20230013464A1 (zh)
KR (1) KR20230011114A (zh)
CN (1) CN115696982A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102104981B1 (ko) * 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102713257B1 (ko) * 2018-10-23 2024-10-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR20220030433A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20220033612A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220083124A (ko) * 2020-12-11 2022-06-20 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR20220161643A (ko) * 2021-05-28 2022-12-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230013464A1 (en) 2023-01-19
KR20230011114A (ko) 2023-01-20

Similar Documents

Publication Publication Date Title
EP3346501B1 (en) Organic light emitting display device having a connecting clad electrode
JP4974661B2 (ja) 平板表示装置及び平板表示装置の製造方法
KR20130009501A (ko) 유기발광표시장치 및 이의 제조방법
US11557643B2 (en) Display apparatus having a connecting electrode which crosses a bending area
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20240128423A1 (en) Display apparatus having a substrate hole
KR100813840B1 (ko) 유기 발광 표시 장치
US8299470B2 (en) Flat display device and method of manufacturing the same
US11018160B2 (en) Thin-film transistor substrate and luminescent device
US20220208862A1 (en) Transparent touch display apparatus
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN114690954A (zh) 触摸显示设备
EP4195277A1 (en) Display apparatus having an oxide semiconductor
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
CN115696982A (zh) 具有发光器件和驱动电路的显示设备
KR100626051B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
JP7500669B2 (ja) 酸化物半導体を含むディスプレイ装置
US11693508B2 (en) Touch display apparatus
US11886674B2 (en) Touch display apparatus
US20240122002A1 (en) Display device and method of repairing the same
US20240260350A1 (en) Display Apparatus Having Link Wirings
US20230059165A1 (en) Display apparatus having a light-blocking pattern
US20240260351A1 (en) Display apparatus having link wirings
US20220165828A1 (en) Display apparatus having driving circuit and light emitting device
KR20210086472A (ko) 벤딩 영역을 가로지르는 연결 전극을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination