CN117641981A - 具有氧化物半导体的显示设备 - Google Patents

具有氧化物半导体的显示设备 Download PDF

Info

Publication number
CN117641981A
CN117641981A CN202310838047.4A CN202310838047A CN117641981A CN 117641981 A CN117641981 A CN 117641981A CN 202310838047 A CN202310838047 A CN 202310838047A CN 117641981 A CN117641981 A CN 117641981A
Authority
CN
China
Prior art keywords
pattern
insulating layer
source
drain
semiconductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310838047.4A
Other languages
English (en)
Inventor
崔圣主
朴在润
徐廷锡
任曙延
郑进元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117641981A publication Critical patent/CN117641981A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

提供了一种显示设备。该显示设备可以包括发光装置和电连接到发光装置的像素驱动电路。像素驱动电路可以根据栅极信号向发光装置供应与数据信号对应的驱动电流。例如，像素驱动电路可以包括至少一个薄膜晶体管。薄膜晶体管可以包括包含氧化物半导体的有源图案。有源图案的源极区与源极半导体图案交叠，并且有源图案的漏极区与漏极半导体图案交叠。源极半导体图案和漏极半导体图案可以包括n型杂质。有源图案的沟道区可以在源极半导体图案和漏极半导体图案的外部。从而，在显示设备中，可以提高像素驱动电路的可靠性。

Description

具有氧化物半导体的显示设备
相关申请的交叉引用
本申请要求2022年8月31日提交的韩国专利申请号10-2022-0110188的权益，该申请通过引用并入本文，如同在本文中完全阐述一样。
技术领域
本公开涉及一种显示设备，其中由氧化物半导体制成的有源图案被设置在每个像素区域中。
背景技术
总体上，显示设备向用户提供图像。例如，显示设备可以包括发光装置和电连接到发光装置的像素驱动电路。发光装置可以发射显示特定颜色的光。例如，发光装置可以包括设置在第一电极与第二电极之间的发光层。
像素驱动电路可以控制发光装置的操作。例如，每个像素区域的像素驱动电路可以根据栅极信号向发光装置供应与数据信号对应的驱动电流。像素驱动电路可以包括至少一个薄膜晶体管。薄膜晶体管可以包括有源图案、栅电极、源电极和漏电极。
有源图案可以包括与栅电极交叠的沟道区、电连接到源电极的源极区以及电连接到漏电极的漏极区。沟道区可以被设置在源极区与漏极区之间。例如，源极区和漏极区可以具有比沟道区低的电阻。
可以通过蚀刻设置在有源图案和栅电极上的栅极绝缘层的工艺或掺杂杂质的工艺来形成源极区和漏极区。从而，在显示设备中，有源图案的表面可能被掺杂工艺的蚀刻工艺物理地损坏。并且，在显示设备中，源极区和/或漏极区的杂质可能通过后续工艺朝向沟道区扩散。也就是说，在显示设备中，沟道区的宽度可能通过杂质的扩散而减小。因此，在显示设备中，图像的质量可能由于薄膜晶体管的电特性的改变而劣化。
发明内容
因此，本公开涉及一种基本上消除由于相关技术的限制和缺点而导致的一个或更多问题的显示设备。
本公开的一个目的是提供一种能够防止或至少减少由于形成源极区和漏极区的工艺而导致的有源图案的损坏的显示设备。
本公开的另一目的是提供一种能够防止或至少减少由于用于形成源极区和漏极区的杂质的扩散而导致的沟道区的宽度的减小的显示设备。
本公开的另外的优点、目的和特征将在以下描述中部分地阐述，并且对于本领域普通技术人员而言，在研究以下内容之后将部分地变得显而易见，或者可以从本公开的实践中获知。本公开的目的和其它优点可以通过在书面描述及其权利要求书以及附图中特别指出的结构来实现和获得。
为了实现这些目的和其它优点，并且根据本公开的目的，如在本文中实施和广泛描述的，提供了一种包括装置基板的显示设备。源极半导体图案、漏极半导体图案、第一绝缘层(即中间绝缘层)以及薄膜晶体管被设置在装置基板上。源极半导体图案和漏极半导体图案包括n型杂质。漏极半导体图案与源极半导体图案间隔开。薄膜晶体管包括有源图案。有源图案由氧化物半导体图案制成。有源图案包括与源极半导体图案交叠的源极区、与漏极半导体图案交叠的漏极区以及在源极区与漏极区之间的沟道区。第一绝缘层被设置在源极半导体图案与有源图案之间以及在漏极半导体图案与有源图案之间。
源极区和漏极区可以具有与沟道区相同的材料组成比。源极区的电阻和漏极区的电阻可以低于沟道区的电阻。
第二绝缘层，例如上栅极绝缘层，可以被设置在第一绝缘层上。薄膜晶体管可以包括与有源图案的沟道区交叠的栅电极。栅电极可以被设置在第二绝缘层上。有源图案可以被第一绝缘层和第二绝缘层包围。
有源图案可以被设置在装置基板与栅电极之间。
缓冲绝缘层可以被设置在装置基板与源极半导体图案之间以及在装置基板与漏极半导体图案之间。光阻挡图案可以被设置在装置基板与缓冲绝缘层之间。光阻挡图案可以与有源图案交叠。源极半导体图案和漏极半导体图案可以被电连接到光阻挡图案。
薄膜晶体管可以包括源电极和漏电极。源电极可以被电连接到有源图案的源极区。漏电极可以被电连接到有源图案的漏极区。光阻挡图案可以被电连接到源电极。
在另一实施例中，提供了一种包括装置基板的显示设备。第一绝缘层被设置在装置基板上。第一薄膜晶体管被设置在第一绝缘层上。第一薄膜晶体管包括第一有源图案和第一栅电极。第一有源图案由氧化物半导体制成。第一栅电极与第一有源图案的沟道区交叠。第一源极半导体图案和第一漏极半导体图案被设置在装置基板与第一绝缘层之间。第一源极半导体图案与第一有源图案的源极区交叠。第一漏极半导体图案与第一有源图案的漏极区交叠。第二绝缘层被设置在第一绝缘层上。第二绝缘层在第一有源图案与第一栅电极之间延伸。第一源极半导体图案和第一漏极半导体图案包括n型杂质。第一栅电极被电连接到第一源极半导体图案和第一漏极半导体图案。
第一漏极半导体图案可以包括与第一源极半导体图案相同的杂质。
缓冲绝缘层可以被设置在装置基板与第一源极半导体图案之间以及在装置基板与第一漏极半导体图案之间。第一光阻挡图案可以被设置在装置基板与缓冲绝缘层之间。第一光阻挡图案可以与第一有源图案交叠。第一光阻挡图案可以被电连接到第一薄膜晶体管的第一栅电极。
第一光阻挡图案可以包括与第一源极半导体图案和第一漏极半导体图案不同的材料。
与第一薄膜晶体管间隔开的第二薄膜晶体管可以包括第二有源图案和第二栅电极。第二有源图案可以由氧化物半导体制成。第二栅电极可以与第二有源图案的沟道区交叠。第二有源图案的源极区可以与第二源极半导体图案交叠。第二有源图案的漏极区可以与第二漏极半导体图案交叠。第二源极半导体图案和第二漏极半导体图案可以与第二有源图案绝缘。第二源极半导体图案和第二漏极半导体图案可以包括n型杂质。第二栅电极可以被电连接到第二源极半导体图案和第二漏极半导体图案。
第二源极半导体图案和第二漏极半导体图案可以被设置在缓冲绝缘层与第一绝缘层之间。
第二栅电极可以被设置在装置基板与缓冲绝缘层之间。
第二栅电极可以被设置在与第一光阻挡图案不同的层上。
第二光阻挡图案可以被设置在第二绝缘层上。第二光阻挡图案可以与第二有源图案交叠。第二光阻挡图案可以包括与第一栅电极相同的材料。
附图说明
附图，其被包括为提供对本公开的进一步理解并且被并入本申请并构成本申请的一部分，示出了本公开的实施例(多个实施例)，并且与描述一起用于解释本公开的原理。在附图中：
图1是示意性地示出根据本公开的第一实施例的显示设备的视图；
图2是示出根据本公开的第一实施例的显示设备中的单元像素区域的电路的视图；
图3是示意性地示出根据本公开的第一实施例的显示设备的单元像素区域中的第一薄膜晶体管和第二薄膜晶体管的平面形状的视图；
图4是沿着图1的I-I'和图3的II-II'截取的视图；
图5是沿着图3的III-III'截取的视图；
图6是图4中K1区的放大视图；
图7至图9是示出根据本公开的第二实施例的显示设备的视图；
图10是示出根据本公开的第三实施例的显示设备的视图；
图11至图12是示出根据本公开的第四实施例的显示设备的视图；
图13是示出根据本公开的第五实施例的显示设备的视图；以及
图14是示出根据本公开的第六实施例的显示设备的视图。
具体实施例
在下文中，通过参考示出本公开的一些实施例的附图的以下详细描述，将清楚地理解与本公开的实施例的以上目的、技术配置和操作效果相关的细节。在此，提供本公开的实施例是为了允许本公开的技术精神令人满意地传递给本领域技术人员，并且从而本公开可以以其它形式实施，而不限于下面描述的实施例。
另外，在整个说明书和附图中，相同或极其相似的元件可以用相同的附图标记表示，为了方便起见，可以放大各层和区的长度和厚度。将理解，当第一元件被称为在第二元件“上”时，尽管第一元件可以被设置在第二元件上以便与第二元件接触，但是第三元件可以被插入在第一元件与第二元件之间。
在此，诸如例如“第一”和“第二”的术语可用于将任何一个元件与另一个元件区分开。然而，在不脱离本公开的技术精神的情况下，第一元件和第二元件可以根据本领域技术人员的方便而任意命名。
在本公开的说明书中使用的术语仅用于描述特定实施例，而不旨在限制本公开的范围。例如，以单数形式描述的元件旨在包括多个元件，除非上下文另外清楚地指出。另外，在本公开的说明书中，将进一步理解，术语“包括”和“包含”指定所陈述的特征、整体、步骤、操作、元件、部件和/或其组合的存在，但不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或组合的存在或添加。
并且，除非使用“直接”，否则术语“连接”和“联接”可以包括两个部件通过定位在两个部件之间的一个或更多其它部件“连接”或“联接”。
除非另外定义，否则本文中使用的所有术语(包括技术和科学术语)具有与示例实施例所属领域的普通技术人员通常理解的相同含义。将进一步理解，诸如在常用词典中定义的那些术语应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应当以理想化或过于正式的意义来解释，除非在本文中明确地如此定义。
(实施例)
图1是示意性地示出根据本公开的第一实施例的显示设备的视图。图2是示出根据本公开的第一实施例的显示设备中的单元像素区域的电路的视图。
参照图1和图2，根据本公开的第一实施例的显示设备可以包括显示面板DP和驱动单元GD、DD、TC和PU。显示面板DP可以产生提供给用户的图像。例如，显示面板DP可以包括多个像素区域PA。驱动单元GD、DD、TC和PU可以通过信号布线GL、DL和PL向显示面板DP的每个像素PA提供各种信号以实现图像。例如，驱动单元GD、DD、TC和PU可以包括栅极驱动器GD、数据驱动器DD、电源单元PU以及时序控制器TC。
信号配线GL、DL和PL可以包括电连接到栅极驱动器GD的栅极线GL、电连接到数据驱动器DD的数据线DL以及电连接到电源单元PU的电源电压供应线PL。例如，栅极驱动器GD可以通过栅极线GL顺序地将栅极信号施加到显示面板DP的每个像素区域PA，数据驱动器DD可以通过数据线DL将数据信号施加到显示面板DP的每个像素区域PA，并且电源单元PU可以通过电源电压供应线PL将电源电压供应到显示面板DP的每个像素区域PA。时序控制器TC可以控制栅极驱动器GD和数据驱动器DD的操作。例如，栅极驱动器GD可以从时序控制器TC接收时钟信号、复位信号和起始信号，并且数据驱动器DD可以从时序控制器TC接收数字视频数据和源极时序信号。
显示面板DP的每个像素区域PA可以实现特定颜色。例如，发光装置500和电连接到发光装置500的像素驱动电路DC可以被设置在每个像素区PA中。像素驱动电路DC可以被电连接到驱动单元GD、DD、TC和PU。例如，像素驱动电路DC可以被电连接到栅极线GL之一、数据线DL之一以及电源电压供应线PL之一。像素驱动电路DC可以根据栅极信号向发光装置500供应与数据信号相对应的驱动电流。例如，像素驱动电路DC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2和存储电容器Cst。
图3是示意性地示出根据本公开的第一实施例的显示设备的每个像素区域PA中的第一薄膜晶体管和第二薄膜晶体管的平面形状的视图。图4是沿着图1的I-I'和图3的II-II'截取的视图。图5是沿着图3的III-III'截取的视图。图6是图4中K1区的放大视图。
参照图1至图6，每个像素区域PA的第一薄膜晶体管T1和第二薄膜晶体管T2可以被设置在装置基板100上。装置基板100可以包括绝缘材料。例如，装置基板100可以包括玻璃或塑料。
下缓冲绝缘层110可以被设置在装置基板100的上表面上。第一薄膜晶体管T1和第二薄膜晶体管T2可以被设置在下缓冲绝缘层110上。例如，下缓冲绝缘层110可以与装置基板100的上表面直接接触。下缓冲绝缘层110可以包括绝缘材料。例如，下缓冲绝缘层110可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。下缓冲绝缘层110可以具有多层结构。例如，下缓冲绝缘层110可以具有由氧化硅(SiO)制成的层和由氮化硅(SiN)制成的层的堆叠结构。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少在形成第一薄膜晶体管T1和第二薄膜晶体管T2的工艺中由于装置基板100而导致的污染。
第一薄膜晶体管T1可以包括第一有源图案211、第一栅电极213、第一源电极215以及第一漏电极217。第一薄膜晶体管T1可以根据栅极信号将数据信号传输到第二薄膜晶体管T2。例如，第一薄膜晶体管T1的第一栅电极213可以被电连接到栅极线GL，并且第一薄膜晶体管T1的第一源电极215可以被电连接到数据线DL。
第一有源图案211可以包括半导体材料。例如，第一有源图案211可以包括氧化物半导体，诸如IGZO。第一有源图案211可以包括第一源极区、第一沟道区和第一漏极区。第一沟道区可以被设置在第一源极区与第一漏极区之间。第一源极区和第一漏极区可以具有与第一沟道区相同的材料组成比。例如，第一源极区、第一沟道区和第一漏极区可以不包括杂质。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于杂质的扩散而导致的第一沟道区的宽度的减小。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于后续工艺导致的第一薄膜晶体管T1的电特性的改变。
第一栅电极213可以包括导电材料。例如，第一栅电极213可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第一栅电极213可以被设置在第一有源图案211上。例如，第一有源图案211可以被设置在装置基板100与第一栅电极213之间。第一栅电极213可以与第一有源图案211的第一沟道区交叠。第一栅电极213可以与第一有源图案211间隔开。例如，覆盖第一有源图案211的上栅极绝缘层170可以被设置在下缓冲绝缘层110上，并且第一栅电极213可以被设置在上栅极绝缘层170上。
上栅极绝缘层170可以包括绝缘材料。例如，上栅极绝缘层170可以包括无机绝缘材料，诸如氧化硅(SiO)。第一栅电极213可以通过上栅极绝缘层170与第一有源图案211绝缘。第一有源图案211的第一沟道区可以具有与施加到第一栅电极213的电压对应的电导率。
第一源电极215可以包括导电材料。例如，第一源电极215可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第一源电极215可以包括与第一栅电极213不同的材料。第一源电极215可以被设置在与第一栅电极213不同的层上。例如，覆盖第一栅电极213的上层间绝缘层180可以被设置在上栅极绝缘层170上，并且第一源电极215可以被设置在上层间绝缘层180上。
上层间绝缘层180可以包括绝缘材料。例如，上层间绝缘层180可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。第一源电极215可以被电连接到第一有源图案211的第一源极区。例如，上栅极绝缘层170和上层间绝缘层180可以各自包括部分地暴露第一有源图案211的第一源极区的第一源极接触孔。第一源电极215可以穿过第一源极接触孔与第一有源图案211的第一源极区直接接触。
第一漏电极217可以包括导电材料。例如，第一漏电极217可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第一漏电极217可以包括与第一栅电极213不同的材料。第一漏电极217可以被设置在与第一栅电极213不同的层上。例如，第一漏电极217可以被设置在上层间绝缘层180上。第一漏电极217可以被设置在与第一源电极215相同的层上。第一漏电极217可以包括与第一源电极215相同的材料。例如，第一漏电极217可以与第一源电极215同时形成。
第一漏电极217可以被电连接到第一有源图案211的第一漏极区。例如，上栅极绝缘层170和上层间绝缘层180可以各自包括部分地暴露第一有源图案211的第一漏极区的第一漏极接触孔。第一漏电极217可以穿过第一漏极接触孔与第一有源图案211的第一漏极区直接接触。
第一光阻挡图案310可以被设置在下缓冲绝缘层110与第一薄膜晶体管T1之间。第一光阻挡图案310可以阻挡穿过装置基板100在第一有源图案211的方向上行进的外部光。例如，第一光阻挡图案310可以与第一有源图案211交叠。第一光阻挡图案310可以包括导电材料。例如，第一光阻挡图案310可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。
第一光阻挡图案310可以与第一有源图案211间隔开。例如，上缓冲绝缘层150可以被设置在第一光阻挡图案310与第一有源图案211之间。上缓冲绝缘层150可以包括绝缘材料。例如，上缓冲绝缘层150可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。第一光阻挡图案310可以通过上缓冲绝缘层150与第一有源图案211绝缘。上缓冲绝缘层150可以延伸超出第一光阻挡图案310。
第一光阻挡图案310可以被电连接到第一栅电极213。例如，穿透下缓冲绝缘层130、上缓冲绝缘层150和上栅极绝缘层170的第一光阻挡接触孔可以暴露第一光阻挡图案310在第一有源图案211外部的部分，并且第一栅电极213可以穿过第一光阻挡接触孔与第一光阻挡图案310直接接触。第一光阻挡图案310可以与第一栅电极213交叠。例如，第一光阻挡图案310可以起到第一薄膜晶体管T1的下栅极的功能。
第一源极半导体图案410s可以被设置在第一有源图案211的第一源极区与第一光阻挡图案310之间，并且第一漏极半导体图案410d可以被设置在第一有源图案211的第一漏极区与第一光阻挡图案310之间。例如，第一源极半导体图案410s可以与第一有源图案211的第一源极区交叠，并且第一漏极半导体图案410d可以与第一有源图案211的第一漏极区交叠。第一漏极半导体图案410d可以与第一源极半导体图案410s间隔开。例如，第一有源图案211的第一沟道区可以被设置在第一源极半导体图案410s与第一漏极半导体图案410d之间。第一源极半导体图案410s和第一漏极半导体图案410d可以被设置在第一沟道区的外部。
第一源极半导体图案410s和第一漏极半导体图案410d可以包括半导体材料和n型杂质。例如，可以通过用诸如磷(P)和砷(AS)的n型杂质掺杂非晶硅或多晶硅的工艺来形成第一源极半导体图案410s和第一漏极半导体图案410d。第一漏极半导体图案410d可以包括与第一源极半导体图案410s相同的杂质。例如，第一漏极半导体图案410d可以与第一源极半导体图案410s同时形成。
通过包括n型杂质的第一源极半导体图案410s和第一漏极半导体图案410d可以增加第一源极区和第一漏极区的费米能级。也就是说，在根据本公开的第一实施例的显示设备中，可以通过第一源极半导体图案410s和第一漏极半导体图案410d增加存储在第一有源图案211的第一源极区和第一漏极区中的电子的量。从而，在根据本公开的第一实施例的显示设备中，第一源极区的电阻和第一漏极区的电阻可以变得低于第一沟道区的电阻。
表1示出未掺杂的氧化物半导体A、掺杂有n型杂质的氧化物半导体B以及在半导体图案上以特定浓度掺杂有n型杂质的氧化物半导体C、D和E的电阻。
[表1]
参照表1，在半导体图案上掺杂有n型杂质的氧化物半导体C、D和E可以具有比未掺杂的氧化物半导体A显著低的电阻。并且，无论半导体图案的掺杂浓度如何，半导体图案上的氧化物半导体C、D和E的电阻可以与掺杂有n型杂质的氧化物半导体B的电阻没有显著不同。也就是说，在根据本公开的第一实施例的显示设备中，第一源极半导体图案410s上的第一源极区的电阻和第一漏极半导体图案410d上的第一漏极区的电阻可以显著低于第一沟道区的电阻。因此，在根据本公开的第一实施例的显示设备中，可以在第一有源图案211中形成具有显著低于第一沟道区的电阻的第一源极区和第一漏极区，而无需掺杂杂质的工艺。
第一源极半导体图案410s和第一漏极半导体图案410d可以与第一有源图案211间隔开。例如，中间绝缘层160可以被设置在第一源极半导体图案410s与第一有源图案211之间以及在第一漏极半导体图案410d与第一有源图案211之间。中间绝缘层160可以包括绝缘材料。例如，中间绝缘层160可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。第一源极半导体图案410s和第一漏极半导体图案410d可以通过中间绝缘层160与第一有源图案211绝缘。从而，在根据本公开的第一实施例的显示设备中，第一源极半导体图案410s的杂质和/或第一漏极半导体图案410d的杂质可以不扩散到第一有源图案211中。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于杂质扩散而导致的第一薄膜晶体管T1的电特性的改变。
中间绝缘层160可以延伸超出第一源极半导体图案410s和第一漏极半导体图案410d。中间绝缘层160可以在第一有源图案211的外部与上栅极绝缘层170直接接触。例如，第一有源图案211可以被中间绝缘层160和上栅极绝缘层170包围。也就是说，在根据本公开的第一实施例的显示设备中，可以不执行蚀刻上栅极绝缘层170以导通第一有源图案211的第一源极区和第一漏极区的工艺。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少第一有源图案211的物理损坏。
第二薄膜晶体管T2可以具有与第一薄膜晶体管T1相同的结构。例如，第二薄膜晶体管T2可以包括第二有源图案221、第二栅电极223、第二源电极225以及第二漏电极227。第二薄膜晶体管T2可以产生与数据信号对应的驱动电流。例如，第二薄膜晶体管T2的第二栅电极223可以被电连接到第一薄膜晶体管T1的第一漏电极217，并且第二薄膜晶体管T2的第二源电极225可以被电连接到电源电压供应线PL。由第二薄膜晶体管T2产生的驱动电流可以被供应给发光装置500。例如，第二薄膜晶体管T2可以起到驱动薄膜晶体管的功能。发光装置500可以被电连接到第二薄膜晶体管T2的第二漏电极227。
第二有源图案221可以包括半导体材料。例如，第二有源图案221可以包括氧化物半导体，诸如IGZO。第二有源图案221可以包括与第一有源图案211相同的材料。第二有源图案221可以被设置在与第一有源图案211相同的层上。例如，第二有源图案221可以被设置在中间绝缘层160与上栅极绝缘层170之间。
第二有源图案221可以包括第二源极区221s、第二沟道区221c以及第二漏极区221d。第二沟道区221c可以被设置在第二源极区221s与第二漏极区221d之间。第二源极区221s和第二漏极区221d可以具有与第二沟道区221c相同的材料组成比。例如，第二源极区221s、第二沟道区221c和第二漏极区221d可以不包括杂质。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于杂质的扩散而导致的第二沟道区221c的宽度的减小。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于后续工艺而导致的第二薄膜晶体管T2的电特性的改变。
第二栅电极223可以包括导电材料。例如，第二栅电极223可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第二栅电极223可以被设置在第二有源图案221上。例如，第二栅电极223可以与第二有源图案221的第二沟道区221c交叠。第二栅电极223可以与第二有源图案221间隔开。第二栅电极223可以与第二有源图案221绝缘。第二栅电极223可以被设置在与第一栅电极213相同的层上。例如，第二栅电极223可以被设置在上栅极绝缘层170与上层间绝缘层180之间。第二栅电极223可以包括与第一栅电极213相同的材料。第二有源图案221的第二沟道区221c可以具有与施加到第二栅电极223的电压对应的电导率。
第二源电极225可以包括导电材料。例如，第二源电极225可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第二源电极225可以包括与第一源电极215相同的材料。第二源电极225可以被设置在与第一源电极215相同的层上。例如，第二源电极225可以被设置在上层间绝缘层180上。第二源电极225可以与第一源电极215同时形成。
第二源电极225可以被电连接到第二有源图案221的第二源极区221s。例如，上栅极绝缘层170和上层间绝缘层180可以包括部分地暴露第二有源图案221的第二源极区221s的第二源极接触孔。第二源电极225可以穿过第二源极接触孔与第二有源图案221的第二源极区221s直接接触。
第二漏电极227可以包括导电材料。例如，第二漏电极227可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第二漏电极227可以包括与第一漏电极217相同的材料。第二漏电极227可以被设置在与第一漏电极217相同的层上。例如，第二漏电极227可以被设置在上层间绝缘层180上。第二漏电极227可以与第一漏电极217同时形成。例如，第二漏电极227可以与第二源电极225同时形成。第二漏电极227可以包括与第二源电极225相同的材料。
第二漏电极227可以被电连接到第二有源图案221的第二漏极区221d。例如，上栅极绝缘层170和上层间绝缘层180可以包括部分地暴露第二有源图案221的第二漏极区221d的第二漏极接触孔。第二漏电极227可以穿过第二漏极接触孔与第二有源图案221的第二漏极区221d直接接触。
第二光阻挡图案320可被设置在下缓冲绝缘层110与上缓冲绝缘层150之间。第二光阻挡图案320可以阻挡穿过装置基板100在第二有源图案221的方向上行进的外部光。例如，第二光阻挡图案320可以与第二有源图案221交叠。第二光阻挡图案320可以包括导电材料。例如，第二光阻挡图案320可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第二光阻挡图案320可以通过上缓冲绝缘层150与第二有源图案221绝缘。
可以将特定电压施加到第二光阻挡图案320。施加到第二光阻挡图案320的电压可以与施加到第二栅电极223的电压不同。例如，第二光阻挡图案320可以被电连接到第二源电极225。穿透上缓冲绝缘层150、中间绝缘层160、上栅极绝缘层170和上层间绝缘层180的第二光阻挡接触孔可以暴露第二光阻挡图案320在第二有源图案221外部的部分，并且第二源电极225可以穿过第二光阻挡接触孔与第二光阻挡图案320直接接触。
第二光阻挡图案320可以包括与第一光阻挡图案310不同的材料。第二光阻挡图案320可以被设置在与第一光阻挡图案310不同的层上。例如，覆盖第一光阻挡图案310的分离绝缘层140可以被设置在下缓冲绝缘层110与第二光阻挡图案320之间。分离绝缘层140可以包括绝缘材料。例如，分离绝缘层140可以包括无机绝缘材料，诸如氧化硅(SiO)和氮化硅(SiN)。
第二光阻挡图案320与第二有源图案221之间的直线距离可以小于第一光阻挡图案310与第一有源图案211之间的直线距离。在每个光阻挡图案310和320上的薄膜晶体管T1和T2中，有效栅极电压的改变量可以由以下等式确定。本文中，ΔVeff表示有效栅极电压的改变量，ΔVGAT表示施加到栅电极213和223的电压的改变量，C1表示形成在光阻挡图案310和320与有源图案211和221之间的寄生电容器的电容，C2表示形成在有源图案211和221与栅电极213和223之间的寄生电容器的电容，并且CACT表示由施加到有源图案211和221的源极区221s和漏极区221d的电压形成的寄生电容器的电容。
[等式]
由于电容器的电容与构成电容器的导体之间的距离成反比，所以形成在第二光阻挡图案320与第二薄膜晶体管T2的第二有源图案221之间的寄生电容器的电容可以大于形成在第一光阻挡图案310与第一薄膜晶体管T1的第一有源图案211之间的寄生电容器的电容。从而，在根据本公开的第一实施例的显示设备中，第二薄膜晶体管T2的有效栅极电压可以小于第一薄膜晶体管T1的有效栅极电压。总体上，当薄膜晶体管T1、T2和250的有效栅极电压减小时，S因子增加，S因子意味着根据施加到对应薄膜晶体管T1和T2的栅电极213和223的电压改变的电流改变的反比。也就是说，在根据本公开的第一实施例的显示设备中，根据施加到起到驱动薄膜晶体管的功能的第二薄膜晶体管T2的第二栅电极223的电压的电流改变率可降低。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少低灰度级中的斑点的出现。
第二源极半导体图案420s可以被设置在第二有源图案221的第二源极区221s与第二光阻挡图案320之间，并且第二漏极半导体图案420d可以被设置在第二有源图案221的第二漏极区221d与第二光阻挡图案320之间。第二源极半导体图案420s和第二漏极半导体图案420d可以各自包括半导体和n型杂质。第二源极半导体图案420s和第二漏极半导体图案420d可以被设置在与第一源极半导体图案410s和第一漏极半导体图案410d相同的层上。例如，第二源极半导体图案420s和第二漏极半导体图案420d可以被设置在上缓冲绝缘层150与中间绝缘层160之间。第二源极半导体图案420s和第二漏极半导体图案420d可以包括与第一源极半导体图案410s和第一漏极半导体图案410d相同的半导体和相同的杂质。例如，第二源极半导体图案420s和第二漏极半导体图案420d可以与第一源极半导体图案410s和第一漏极半导体图案410d同时形成。
与第二有源图案221的第二漏极区221d交叠的第二漏极半导体图案420d可以和与第二有源图案221的第二源极区221s交叠的第二源极半导体图案420s间隔开。例如，第二有源图案221的第二沟道区221c可以被设置在第二源极半导体图案420s与第二漏极半导体图案420d之间。第二源极半导体图案420s和第二漏极半导体图案420d可以被设置在第二沟道区221c的外部。
第二源极区221s和第二漏极区221d的费米能级可以通过包括n型杂质的第二源极半导体图案420s和第二漏极半导体图案420d而增加。也就是说，在根据本公开的第一实施例的显示设备中，可以通过第二源极半导体图案420s和第二漏极半导体图案420d来增加存储在第二有源图案221的第二源极区221s和第二漏极区221d中的电子的量。从而，在根据本公开的第一实施例的显示设备中，第二源极区221s的电阻和第二漏极区221d的电阻可以变得显著低于第二沟道区221c的电阻。因此，在根据本公开的第一实施例的显示设备中，可以在第二有源图案221中形成具有显著低于第二沟道区221c的电阻的第二源极区221s和第二漏极区221d，而无需掺杂杂质的工艺。
第二源极半导体图案420s和第二漏极半导体图案420d可以通过中间绝缘层160与第二有源图案221间隔开。从而，在根据本公开的第一实施例的显示设备中，第二源极半导体图案420s的杂质和/或第二漏极半导体图案420d的杂质可以不扩散到第二有源图案221中。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少由于杂质的扩散而导致的第二薄膜晶体管T2电特性的改变。
第二有源图案221可以被中间绝缘层160和上栅极绝缘层170包围。也就是说，在根据本公开的第一实施例的显示设备中，可以不执行蚀刻上栅极绝缘层170以导通第二有源图案221的第二源极区221s和第二漏极区221d的工艺。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少第二有源图案221的物理损坏。
存储电容器Cst可以将施加到第二薄膜晶体管T2的第二栅电极223的信号维持一帧。例如，存储电容器Cst可以被电连接在第二薄膜晶体管T2的第二栅电极223与第二漏电极227之间。可以使用形成第一光阻挡图案310、第二光阻挡图案320、第一薄膜晶体管T1和第二薄膜晶体管T2的工艺来形成存储电容器Cst。
平面化层190可以被设置在第一薄膜晶体管T1和第二薄膜晶体管T2上。平面化层190可以去除由于驱动电路DC而导致的厚度差。例如，平面化层190的与装置基板100相反的上表面可以是平坦的。平面化层190可以延伸超出第一源电极215、第一漏电极217、第二源电极225和第二漏电极227。例如，平面化层190可以在第一薄膜晶体管T1和第二薄膜晶体管T2的外部与上层间绝缘层180直接接触。平面化层190可以包括绝缘材料。例如，平面化层190可以包括有机绝缘材料。
发光装置500可以被设置在平面化层190上。发光装置500可以发射显示特定颜色的光。例如，发光装置500可以包括顺序地堆叠在平面化层190的上表面上的第一电极510、发光层520和第二电极530。
第一电极510可以包括导电材料。第一电极510可以包括具有高反射率的材料。例如，第一电极510可以包括金属，诸如铝(Al)和银(Ag)。第一电极510可以具有多层结构。例如，第一电极510可以具有其中由金属制成的反射电极被设置在由诸如ITO和IZO的透明导电材料制成的透明电极之间的结构。
第一电极510可以被电连接到像素驱动电路DC。例如，平面化层190可以包括部分地暴露第二薄膜晶体管T2的第二漏电极227的电极接触孔。第一电极510可以穿过电极接触孔与第二漏电极227直接接触。
发光层520可以产生具有和第一电极510与第二电极530之间的电压差对应的亮度的光。例如，发光层520可以包括具有发光材料的发光材料层(EML)。发光材料可以包括有机材料、无机材料或混合材料。例如，根据本公开的第一实施例的显示设备可以是包括有机发光材料的有机发光显示设备。
发光层520可以具有多层结构。例如，发光层520可以进一步包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。从而，在根据本公开的第一实施例的显示设备中，可以提高每个发光层520的发光效率。
第二电极530可以包括导电材料。第二电极530可以包括与第一电极510不同的材料。第二电极530的透射率可以高于第一电极510的透射率。例如，第二电极530可以是由诸如ITO和IZO的透明导电材料制成的透明电极。从而，在根据本公开的第一实施例的显示设备中，由发光层520产生的光可以通过第二电极530发射到外部。
堤(bank)绝缘层550可以被设置在平面化层190上。堤绝缘层550可以包括绝缘材料。例如，堤绝缘层550可以包括有机绝缘材料。堤绝缘层550可以包括与平面化层190不同的材料。堤绝缘层550可以限定出发光区域。例如，堤绝缘层550可以覆盖第一电极510的边缘。发光层520和第二电极530可以被堆叠在第一电极510的被堤绝缘层550暴露的部分上。
用于将第一电极510连接到第二漏电极227的电极接触孔可以与堤绝缘层550交叠。例如，电极接触孔可以被设置在由堤绝缘层550限定的发光区域的外部。从而，在根据本公开的第一实施例的显示设备中，可以防止或至少减少根据从发光装置500发射的光的产生位置的亮度偏差。因此，在根据本公开的第一实施例的显示设备中，可以防止或至少减少不均匀(Mura)的产生。
从每个像素区域PA的发光装置500发射的光可以显示与从相邻像素区域PA的发光装置500发射的光不同的颜色。例如，每个像素区域PA的发光层520可以与相邻像素区域PA的发光层520间隔开。每个像素区域PA的发光层520可以包括在堤绝缘层550上的端部。
施加到每个像素区域PA的第二电极530的电压可以与施加到相邻像素区域PA的第二电极530的电压相同。例如，每个像素区域PA的第二电极530可以被电连接到相邻像素区域PA的第二电极530。每个像素区域PA的第二电极530可以包括与相邻像素区域PA的第二电极530相同的材料。例如，每个像素区域PA的第二电极530可以与相邻像素区域PA的第二电极530同时形成。每个像素区域PA的第二电极530可以与相邻像素区域PA的第二电极530直接接触。从而，在根据本公开的第一实施例的显示设备中，可以简化形成每个像素区域PA中的第二电极530的工艺。
封装元件600可以被设置在每个像素区域PA的发光装置500上。封装元件600可以防止或至少减少由于外部冲击和湿气而对每个发光装置500的损坏。封装元件600可以包括绝缘材料。封装元件600可以具有多层结构。例如，封装元件600可以包括顺序堆叠的第一封装层610、第二封装层620和第三封装层630。第二封装层620可以包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可以是由无机绝缘材料制成的无机绝缘层，并且第二封装层620可以是由有机绝缘材料制成的有机绝缘层。从而，在根据本公开的第一实施例的显示设备中，可以有效地防止或至少减少由于外部冲击和湿气而对发光装置500的损坏。由于发光装置500而导致的厚度差可以通过第二封装层620去除。例如，封装元件600的与装置基板100相反的上表面可以是平坦表面。
因此，根据本公开的第一实施例的显示设备可以在每个像素区域PA中包括薄膜晶体管T1和T2、源极半导体图案410s和420s以及漏极半导体图案410d和420d，其中薄膜晶体管T1和T2可以包括分别由氧化物半导体制成的有源图案211和221，其中有源图案211和221可以包括与源极半导体图案410s和420s交叠的源极区221s、与漏极半导体图案410d和420d交叠的漏极区221d以及位于源极区221s与漏极区221d之间的沟道区221c，并且其中源极半导体图案410s和420s以及漏极半导体图案410d和420d可以包括n型杂质。从而，在根据本公开的第一实施例的显示设备中，源极区221s的电阻和漏极区221d的电阻可以低于沟道区221c的电阻，而无需蚀刻设置在有源图案211和221上的上栅极绝缘层170的工艺或掺杂杂质的工艺。因此，在根据本公开的第一实施例的显示设备中，可以防止有源图案211和221的物理损坏以及薄膜晶体管T1和T2的电特性的改变，并且可以提高图像的质量。
驱动单元GD、DD、PU和TC中的至少一个可以被安装在显示面板DP上。例如，显示面板DP可以包括其中设置有像素区域PA的显示区域AA以及设置在显示区域AA外部的边框区域BZ，并且栅极驱动器GD可以形成在显示面板DP的边框区域BZ中。下缓冲绝缘层110、分离绝缘层140、上缓冲绝缘层150、中间绝缘层160、上栅极绝缘层170、上层间绝缘层180、平面化层190、堤绝缘层550、第二电极530和封装元件600可以延伸到边框区域BZ上。例如，栅极驱动器GD可以包括在边框区域BZ的下缓冲绝缘层110与平面化层190之间的边框薄膜晶体管250。
边框薄膜晶体管250可以具有与每个像素区域PA的第一薄膜晶体管T1和第二薄膜晶体管T2相同的结构。例如，边框薄膜晶体管250可以包括边框有源图案251、边框栅电极253、边框源电极255和边框漏电极257。
边框有源图案251可以包括半导体。边框有源图案251可以包括与第一有源图案211和第二有源图案221不同的材料。例如，边框有源图案251可以包括低温多晶硅(LTPS)。边框有源图案251可以被设置在与第一有源图案211和第二有源图案221不同的层上。例如，边框有源图案251可以被设置在下缓冲绝缘层110与分离绝缘层140之间。从而，在根据本公开的第一实施例的显示设备中，可以防止由于形成边框有源图案251的工艺而导致的对第一有源图案211的损坏和对第二有源图案221的损坏。
边框有源图案251可以包括边框源极区、边框沟道区和边框漏极区。边框沟道区可以被设置在边框源极区与边框漏极区之间。边框源极区和边框漏极区可以具有比边框沟道区低的电阻。例如，边框源极区和边框漏极区可以包括导电杂质。也就是说，在根据本公开的第一实施例的显示设备中，可以通过掺杂杂质的工艺来形成要求快速响应速度的边框薄膜晶体管250的边框源极区和边框漏极区。从而，在根据本公开的第一实施例的显示设备中，可以根据特性形成每个像素区域PA中的薄膜晶体管T1和T2以及边框区域BZ中的边框薄膜晶体管250。因此，在根据本公开的第一实施例的显示设备中，可以维持驱动单元GD、DD、PU和TC的电特性，并且可以提高由从每个像素区域PA发射的光的图像的质量。
边框栅电极253可以包括导电材料。例如，边框栅电极253可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。边框栅电极253可以包括与第一栅电极213和第二栅电极223不同的材料。边框栅电极253可以被设置在与第一栅电极213和第二栅电极223不同的层上。例如，下栅极绝缘层120和下层间绝缘层130可以被堆叠在下缓冲绝缘层110与分离绝缘层140之间，边框有源图案251可以被设置在下缓冲绝缘层110与下栅极绝缘层120之间，并且边框栅电极253可以被设置在下栅极绝缘层120与下层间绝缘层130之间。
边框栅电极253可以与边框有源图案251的边框沟道区交叠。边框栅电极253可以通过下栅极绝缘层120与边框有源图案251绝缘。边框有源图案251可以具有与施加到边框栅电极253的电压对应的电导率。
第一光阻挡图案310可以被设置在与边框栅电极253相同的层上。例如，第一光阻挡图案310可以被设置在下栅极绝缘层120与下层间绝缘层130之间。边框栅电极253可以包括与第一光阻挡图案310相同的材料。边框栅电极253可以与第一光阻挡图案310同时形成。
边框源电极255可以包括导电材料。例如，边框源电极225可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。边框源电极255可以包括与第一源电极215和第二源电极225相同的材料。边框源电极255可以被设置在与第一源电极215和第二源电极225相同的层上。例如，边框源电极255可以被设置在上层间绝缘层180与平面化层190之间。边框源电极255可以与第一源电极215和第二源电极225同时形成。
边框源电极255可以被电连接到边框有源图案251的边框源极区。例如，下栅极绝缘层120、下层间绝缘层130、分离绝缘层140、上缓冲绝缘层150、中间绝缘层160、上栅极绝缘层170和上层间绝缘层180可以包括部分地暴露边框有源图案251的边框源极区的边框源极接触孔。边框源电极255可以穿过边框源极接触孔与边框有源图案251的边框源极区直接接触。
边框漏电极257可以包括导电材料。例如，边框漏电极227可以包括金属，诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。边框漏电极257可以包括与第一漏电极217和第二漏电极227相同的材料。边框漏电极257可以被设置在与第一漏电极217和第二漏电极227相同的层上。例如，边框漏电极257可以被设置在上层间绝缘层180与平面化层190之间。边框漏电极257可以与第一漏电极217和第二漏电极227同时形成。
边框漏电极257可以被电连接到边框有源图案251的边框漏极区。例如，下栅极绝缘层120、下层间绝缘层130、分离绝缘层140、上缓冲绝缘层150、中间绝缘层160、上栅极绝缘层170和上层间绝缘层180可以包括部分地暴露边框有源图案251的边框漏极区的边框漏极接触孔。边框漏电极257可以穿过边框漏极接触孔与边框有源图案251的边框漏极区直接接触。
根据本公开的第一实施例的显示设备被描述为每个像素区域PA中的源极半导体图案410s和420s以及漏极半导体图案410d和420d处于漂浮状态。然而，在根据本公开的第二实施例的显示设备中，可以向每个像素区域PA中的源极半导体图案410s和420s以及漏极半导体图案410d和420d施加特定电压。例如，在根据本公开的第二实施例的显示设备中，第一源极半导体图案410s和第一漏极半导体图案410d可以在第一有源图案211的外部电连接到第一栅电极213，并且第二源极半导体图案420s和第二漏极半导体图案420d可以在第二有源图案221的外部电连接到第二栅电极223，如图7至图9所示。从而，在根据本公开的第二实施例的显示设备中，由于源极半导体图案410s和420s以及漏极半导体图案410d和420d而导致的费米能级的改变可以被维持。也就是说，在根据本公开的第二实施例的显示设备中，每个像素区域PA中的源极区221s的电阻和漏极区221d的电阻可以维持恒定。因此，在根据本公开的第二实施例的显示设备中，可以提高每个像素区域PA中的像素驱动电路DC的可靠性。
在根据本公开的第三实施例的显示设备中，可以向每个像素区域PA的第二源极半导体图案420s和第二漏极半导体图案420d施加恒定电压。例如，在根据本公开的第三实施例的显示设备中，每个像素区域PA的第二源极半导体图案420s和第二漏极半导体图案420d可以被电连接到对应像素区域PA的第二光阻挡图案320，如图10所示。从而，在根据本公开的第三实施例的显示设备中，每个像素区域PA的第二源极半导体图案420s和第二漏极半导体图案420d可以通过对应像素区域PA的第二源极225被电连接到电源电压供应线。也就是说，在根据本公开的第三实施例的显示设备中，起到每个像素区域PA中的驱动薄膜晶体管的功能的第二薄膜晶体管的第二有源图案221可以具有特定的电特性。因此，在根据本公开的第三实施例的显示设备中，可以防止或至少减少由于第二薄膜晶体管产生的驱动电流的微小改变而导致的亮度偏差。
根据本公开的第一实施例的显示设备被描述为每个像素区域PA的像素驱动电路DC包括具有相同结构的薄膜晶体管T1和T2。然而，在根据本公开的第四实施例的显示设备中，每个像素区域PA的第二薄膜晶体管T2可以具有与对应像素区域PA的第一薄膜晶体管T1不同的结构。例如，在根据本公开的第四实施例的显示设备中，每个像素区域PA中的第二薄膜晶体管T2的第二栅电极223可以被设置在分离绝缘层140与上缓冲绝缘层150之间，如图11和图12所示。在第二栅电极223与第二有源图案221之间的上缓冲绝缘层150的一部分和中间绝缘层160的一部分可以起到第二薄膜晶体管T2的栅绝缘层的功能。第二栅电极223可以包括与第一栅电极213不同的材料。
第二光阻挡图案320可以被设置在与第一栅电极213相同的层上。例如，第二光阻挡图案320可以被设置在上栅极绝缘层170与上层间绝缘层180之间。第二光阻挡图案320可以包括与第一栅电极213相同的材料。从而，在根据本公开的第四实施例的显示设备中，可以进一步增加形成在第二光阻挡图案320与第二有源图案221之间的寄生电容器的电容。因此，在根据本公开的第四实施例的显示设备中，可以有效地防止或至少减少低灰度级中的斑点的出现。
在根据本公开的第五实施例的显示设备中，第二源极半导体图案420s和第二漏极半导体图案420d可以通过穿透上缓冲绝缘层150而被电连接到第二栅电极223。例如，在根据本公开的第五实施例的显示设备中，第二栅电极223的一个端部可以与第二源极半导体图案420s交叠，并且第二栅电极223的另一端部可以与第二漏极半导体图案420d交叠，如图13所示。从而，在根据本公开的第五实施例的显示设备中，可以提高每个像素区域PA中第一薄膜晶体管T1和第二薄膜晶体管T2的配置自由度。
根据本公开的第一实施例的显示设备被描述为每个像素区域PA包括两个薄膜晶体管T1和T2。然而，在根据本公开的第六实施例的显示设备中，每个像素区域PA可以包括至少三个薄膜晶体管T1和T2。例如，在根据本公开的第六实施例的显示设备中，与第一薄膜晶体管T1和第二薄膜晶体管T2间隔开的第三薄膜晶体管T3可以被设置在每个像素区域PA中，如图14所示。从而，在根据本公开的第六实施例的显示设备中，可以提高每个像素区域PA中像素驱动电路的配置自由度。
第三薄膜晶体管T3可以具有不同于第一薄膜晶体管T1和第二薄膜晶体管T2的电特性。例如，第三薄膜晶体管T3的第三有源图案231可以包括低温多晶硅(LTPS)。第三有源图案231可以被设置在下缓冲绝缘层110与下栅极绝缘层120之间。第三薄膜晶体管T3的第三栅电极233可以被设置在下栅绝缘层120与下层间绝缘层130之间。第三薄膜晶体管T3的第三源电极235和第三漏电极237可以被设置在上层间绝缘层180与平面化层190之间。从而，在根据本公开的第六实施例的显示设备中，每个像素区域PA的像素驱动电路可以由具有各种电特性的薄膜晶体管T1、T2和T3配置。因此，在根据本公开的第六实施例的显示设备中，可以有效地提高每个像素区域PA中像素驱动电路的配置自由度。
结果，根据本公开的各实施例的显示设备可以包括薄膜晶体管、源极半导体图案和漏极半导体图案，其中薄膜晶体管可以包括由氧化物半导体制成的有源图案，有源图案可以包括与源极半导体图案交叠的源极区、与漏极半导体图案交叠的漏极区以及在源极区与漏极区之间的沟道区，并且其中包括n型杂质的源极半导体图案和漏极半导体图案可以通过第一绝缘层与有源图案绝缘。从而，在根据本公开的各实施例的显示设备中，源极区和漏极区可以具有比沟道区低的电阻，而没有物理损坏和杂质掺杂。由此，在根据本公开的各实施例的显示设备中，可以防止或至少减少薄膜晶体管的电特性的改变，并且可以提高图像的质量。

Claims (15)

1.显示设备，包括：
装置基板；
在所述装置基板上的源极半导体图案，所述源极半导体图案包括n型杂质；
与所述源极半导体图案间隔开的漏极半导体图案，所述漏极半导体图案包括n型杂质；
在所述装置基板上的薄膜晶体管，所述薄膜晶体管包括有源图案，所述有源图案包括氧化物半导体；以及
在所述源极半导体图案与所述有源图案之间以及在所述漏极半导体图案与所述有源图案之间的第一绝缘层，
其中所述有源图案包括与所述源极半导体图案交叠的源极区、与所述漏极半导体图案交叠的漏极区以及在所述源极区与所述漏极区之间的沟道区。
2.根据权利要求1所述的显示设备，其中所述源极区和所述漏极区具有与所述沟道区相同的材料组成比，并且所述源极区的电阻和所述漏极区的电阻低于所述沟道区的电阻。
3.根据权利要求1所述的显示设备，进一步包括在所述第一绝缘层上的第二绝缘层，
其中所述薄膜晶体管包括在所述第二绝缘层上的栅电极，所述栅电极与所述有源图案的所述沟道区交叠，以及
其中所述有源图案被所述第一绝缘层和所述第二绝缘层包围。
4.根据权利要求3所述的显示设备，其中所述有源图案在所述装置基板与所述栅电极之间。
5.根据权利要求3所述的显示设备，进一步包括：
在所述装置基板与所述源极半导体图案之间以及在所述装置基板与所述漏极半导体图案之间的缓冲绝缘层；以及
在所述装置基板与所述缓冲绝缘层之间的光阻挡图案，所述光阻挡图案与所述有源图案交叠，
其中所述源极半导体图案和所述漏极半导体图案被电连接到所述光阻挡图案。
6.根据权利要求5所述的显示设备，其中所述薄膜晶体管进一步包括：
电连接到所述有源图案的所述源极区的源电极；以及
电连接到所述有源图案的所述漏极区的漏电极，
其中所述光阻挡图案被电连接到所述薄膜晶体管的所述源电极。
7.显示设备，包括：
在装置基板上的第一绝缘层；
在所述第一绝缘层上的第一薄膜晶体管，所述第一薄膜晶体管包括包含氧化物半导体的第一有源图案以及与所述第一有源图案的沟道区交叠的第一栅电极；
在所述装置基板与所述第一绝缘层之间的第一源极半导体图案，所述第一源极半导体图案与所述第一有源图案的源极区交叠；
在所述装置基板与所述第一绝缘层之间的第一漏极半导体图案，所述第一漏极半导体图案与所述第一有源图案的漏极区交叠；以及
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层在所述第一有源图案与所述第一栅电极之间延伸，
其中所述第一源极半导体图案包括n型杂质，以及
其中所述第一栅电极被电连接到所述第一源极半导体图案和所述第一漏极半导体图案。
8.根据权利要求7所述的显示设备，其中所述第一漏极半导体图案包括与所述第一源极半导体图案相同的杂质。
9.根据权利要求7所述的显示设备，进一步包括：
在所述装置基板与所述第一源极半导体图案之间以及在所述装置基板与所述第一漏极半导体图案之间的缓冲绝缘层；以及
在所述装置基板与所述缓冲绝缘层之间的第一光阻挡图案，所述第一光阻挡图案与所述第一有源图案交叠，
其中所述第一光阻挡图案被电连接到所述第一薄膜晶体管的所述第一栅电极。
10.根据权利要求9所述的显示设备，其中所述第一光阻挡图案包括与所述第一源极半导体图案和所述第一漏极半导体图案不同的材料。
11.根据权利要求9所述的显示设备，进一步包括：
与所述第一薄膜晶体管间隔开的第二薄膜晶体管，所述第二薄膜晶体管包括包含氧化物半导体的第二有源图案以及与所述第二有源图案的沟道区交叠的第二栅电极；
与所述第二有源图案绝缘的第二源极半导体图案，所述第二源极半导体图案与所述第二有源图案的源极区交叠；以及
与所述第二有源图案绝缘的第二漏极半导体图案，所述第二漏极半导体图案与所述第二有源图案的漏极区交叠，
其中所述第二源极半导体图案和所述第二漏极半导体图案包括n型杂质，以及
其中所述第二栅电极被电连接到所述第二源极半导体图案和所述第二漏极半导体图案。
12.根据权利要求11所述的显示设备，其中所述第二源极半导体图案和所述第二漏极半导体图案在所述缓冲绝缘层与所述第一绝缘层之间。
13.根据权利要求11所述的显示设备，其中所述第二栅电极在所述装置基板与所述缓冲绝缘层之间。
14.根据权利要求13所述的显示设备，其中所述第二栅电极在与所述第一光阻挡图案不同的层上。
15.根据权利要求13所述的显示设备，进一步包括在所述第二绝缘层上的第二光阻挡图案，所述第二光阻挡图案与所述第二有源图案交叠，
其中所述第二光阻挡图案包括与所述第一栅电极相同的材料。
CN202310838047.4A 2022-08-31 2023-07-10 具有氧化物半导体的显示设备 Pending CN117641981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0110188 2022-08-31
KR1020220110188A KR20240030756A (ko) 2022-08-31 2022-08-31 산화물 반도체를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN117641981A true CN117641981A (zh) 2024-03-01

Family

ID=89996207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310838047.4A Pending CN117641981A (zh) 2022-08-31 2023-07-10 具有氧化物半导体的显示设备

Country Status (3)

Country Link
US (1) US20240074235A1 (zh)
KR (1) KR20240030756A (zh)
CN (1) CN117641981A (zh)

Also Published As

Publication number Publication date
KR20240030756A (ko) 2024-03-07
US20240074235A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US10978533B2 (en) Array substrate structure and display device
US11942484B2 (en) Thin film transistor semiconductor device
KR102558973B1 (ko) 트랜지스터 표시판
CN107464819B (zh) 发光面板
US20220376020A1 (en) Display substrate and display device
KR102465559B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11957008B2 (en) Display substrate and display device
US11114521B2 (en) Display device and manufacturing method thereof
US11227875B2 (en) Display device
US11616116B2 (en) Display device including dummy lines overlapping connection lines
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7646044B2 (en) Thin film transistor and thin film transistor array panel
KR20200060629A (ko) 표시 장치 및 이의 제조 방법
US20220416005A1 (en) Display panel and display device
CN113903751A (zh) 薄膜晶体管阵列衬底和显示器件
US11121261B2 (en) Semiconductor substrate
CN112306280A (zh) 具有触摸电极的显示装置
US11844238B2 (en) Display device
CN110896090A (zh) Tft基板以及包括该tft基板的发光显示装置
CN116264790A (zh) 具有氧化物半导体的显示设备
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
US20230352489A1 (en) Display panel and display device
CN117641981A (zh) 具有氧化物半导体的显示设备
TWI806591B (zh) 主動元件基板
JP2004264634A (ja) エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination