CN116261772A - 磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片 - Google Patents

磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片 Download PDF

Info

Publication number
CN116261772A
CN116261772A CN202180067951.9A CN202180067951A CN116261772A CN 116261772 A CN116261772 A CN 116261772A CN 202180067951 A CN202180067951 A CN 202180067951A CN 116261772 A CN116261772 A CN 116261772A
Authority
CN
China
Prior art keywords
indium phosphide
edge portion
phosphide substrate
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180067951.9A
Other languages
English (en)
Inventor
山岸航大
冈俊介
铃木健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN116261772A publication Critical patent/CN116261772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

本发明提供一种能抑制磷化铟基板因边缘部的凹凸、加工损伤导致的破裂的磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片。一种磷化铟基板，其中，关于基板的边缘部的表面粗糙度，在边缘部表面整体通过激光显微镜测定出的最大高度Sz为2.1μm以下。

Description

磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片
技术领域
本发明涉及一种磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片。
背景技术
磷化铟(InP)是由III族的铟(In)和V族的磷(P)构成的III－V族化合物半导体材料。作为半导体材料的特性，具有如下特性：带隙为1.35eV，电子迁移率为～5400cm2/V·s，高电场下的电子迁移率成为比硅、砷化镓这样的其他一般的半导体材料高的值。此外，还具有如下的特征：常温常压下的稳定的晶体结构为立方晶的闪锌矿型结构，其晶格常数具有比砷化镓(GaAs)、磷化镓(GaP)等化合物半导体大的晶格常数。
成为磷化铟基板的原料的磷化铟的锭通常在被切片为规定的厚度，被磨削为所期望的形状，适当机械研磨后，为了去除研磨屑、由研磨而产生的损伤，供于蚀刻、精密研磨(抛光)等(专利文献1)。
磷化铟基板的边缘部的加工通常利用倒角装置来实施，利用粒度号#800或#1200的磨具的研磨来实施。
现有技术文献
专利文献
专利文献1：日本专利第6701418号公报
发明内容
发明所要解决的问题
若磷化铟基板的边缘部的表面粗糙度大，则会产生制造时、出厂后的基板容易破裂的问题。
本发明是为了解决上述的问题而完成的，其目的在于，提供一种能抑制磷化铟基板因边缘部的凹凸、加工损伤导致的破裂的磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片。
用于解决问题的方案
上述问题通过如下确定的本发明的实施方式来解决。
(1)一种磷化铟基板，其中，关于基板的边缘部的表面粗糙度，在所述边缘部表面整体通过激光显微镜测定出的最大高度Sz为2.1μm以下。
(2)根据(1)所述的磷化铟基板，其中，所述最大高度Sz为1.8μm以下。
(3)根据(1)或(2)所述的磷化铟基板，其中，关于基板的边缘部的表面粗糙度，在所述边缘部表面整体通过激光显微镜测定出的均方根高度Sq为0.15μm以下。
(4)根据(3)所述的磷化铟基板，其中，所述均方根高度Sq为0.07μm以下。
(5)根据(1)～(4)中任一项所述的磷化铟基板，其中，所述基板的边缘部具有：从一个表面倾斜的面；以及自所述从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面，所述从一个表面倾斜的面上的通过激光显微镜测定出的最大高度Sz为1.2μm以下，所述具有曲率的面上的通过激光显微镜测定出的最大高度Sz为2.1μm以下。
(6)根据(1)～(5)中任一项所述的磷化铟基板，其中，所述基板的边缘部具有：从一个表面倾斜的面；以及自所述从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面，所述从一个表面倾斜的面上的通过激光显微镜测定出的均方根高度Sq为0.15μm以下，所述具有曲率的面上的通过激光显微镜测定出的均方根高度Sq为0.15μm以下。
(7)一种磷化铟基板的制造方法，包括以下工序：进行磷化铟的晶片的外周部分的倒角；利用粒度号#4000的研磨膜对所述倒角后产生的晶片的边缘部的表面整体进行研磨；以及对所述边缘部的研磨后的晶片进行蚀刻。
(8)根据(7)所述的磷化铟基板的制造方法，其中，在所述进行磷化铟的晶片的外周部分的倒角的工序与利用粒度号#4000的研磨膜对所述倒角后产生的晶片的边缘部的表面整体进行研磨的工序之间，还包括对晶片的至少一个表面进行研磨的工序。
(9)一种半导体外延晶片，具有：如(1)～(6)中任一项所述的磷化铟基板；以及外延晶体层，设于所述磷化铟基板的主面。
发明效果
根据本发明的实施方式，能提供一种能抑制磷化铟基板因边缘部的凹凸、加工损伤导致的破裂的磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片。
附图说明
图1是本发明的实施方式的磷化铟基板的边缘部附近的剖面示意图。
图2是实施例的磷化铟基板的俯视示意图。
图3是实施例的磷化铟基板的边缘部附近的剖面示意图。
具体实施方式
〔磷化铟基板〕
以下，对本实施方式的磷化铟基板的构成进行说明。
本实施方式的磷化铟(InP)基板具备基板表面、基板背面以及边缘部。边缘部可以具有表示晶体的方位的定向平面(OF：Orientation Flat)和用于区分基板的主面和背面的标准面(IF：Index Flat)。
磷化铟基板的主面可以设为用于形成外延晶体层的面。用于形成外延晶体层的面是指，在为了形成半导体元件结构而将本实施方式的磷化铟基板用作外延生长用的基板时，实际实施外延生长的面。
磷化铟基板的主面的最大直径没有特别限定，可以为49～151mm，也可以为49～101mm。磷化铟基板的平面形状可以为圆形，也可以为四边形等矩形。
磷化铟基板的厚度没有特别限定，例如，优选为300～900μm，更优选为300～700μm。特别是在口径大的情况下，若磷化铟基板的厚度小于300μm则可能会破裂，若磷化铟基板的厚度超过900μm则有时会产生母材晶体浪费的问题。
就本实施方式的磷化铟基板而言，作为掺杂物(杂质)，可以以载流子浓度为1×1016cm-3以上且1×1019cm-3以下的方式包含Zn，也可以以载流子浓度为1×1016cm-3以上且1×1019cm-3以下的方式包含S，也可以以载流子浓度为1×1016cm-3以上且1×1019cm-3以下的方式包含Sn，也可以以载流子浓度为1×106cm-3以上且1×109cm-3以下的方式包含Fe。
图1中示出本发明的实施方式的磷化铟基板的边缘部附近的剖面示意图。磷化铟基板的边缘部的剖面如图1所示，将长方形的角切削(被实施倒角)而成为曲线状。在本发明中，“边缘部”表示磷化铟基板的侧面，即，表示主面和背面除外的外表面，具体而言，表示图1所示的从位于主面的端部(平坦的主面开始倾斜的位置)的点P起跨过基板的侧面直至位于背面的端部(平坦的背面开始倾斜的位置)的点Q为止的区域。此外，本发明的“边缘部”还包括定向平面(OF)和标准面(IF)。
需要说明的是，图1是用于理解本发明的实施方式的磷化铟基板中的主面、背面、边缘部的附图，它们不直接表示本发明的实施方式的磷化铟基板。
就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，在边缘部表面整体通过激光显微镜测定出的最大高度Sz为2.1μm以下。根据这样的构成，能抑制因边缘部的凹凸、加工损伤导致的制造时、出厂后的基板产生裂纹。
本发明的实施方式的磷化铟基板的边缘部的最大高度Sz是依据ISO25178测定的、表示从表面的最高点到最低点为止的距离的参数。本发明的实施方式的磷化铟基板的边缘部的最大高度Sz，例如可以使用OLYMPUS公司制3D测定激光显微镜OLS5000来测定。
就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，在边缘部表面整体通过激光显微镜测定出的最大高度Sz优选为1.8μm以下。此外，本发明的实施方式的磷化铟基板的边缘部的该最大高度Sz的下限值没有特别限定，可以为0.2μm以上，也可以为0.4μm以上。
就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，在边缘部表面整体通过激光显微镜测定出的均方根高度Sq优选为0.15μm以下。通过磷化铟基板的边缘部的均方根高度Sq被控制在0.15μm以下，可抑制倒角之后的加工所使用的磨削磨料、研磨液残留于边缘部。因此，能防止残留物(颗粒等)在基板表面移动，能抑制磷化铟基板表面的污染和基板制造时的成品率降低。若能防止基板表面的污染，则实施了外延生长后的表面质量会提高。
本发明的实施方式的磷化铟基板的边缘部的均方根高度Sq是依据ISO25178测定的、表示与平均面的标准偏差的参数。本发明的实施方式的磷化铟基板的边缘部的均方根高度Sq，例如可以使用OLYMPUS公司制3D测定激光显微镜OLS5000来测定。
就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，在边缘部表面整体通过激光显微镜测定出的均方根高度Sq更优选为0.07μm以下。此外，本发明的实施方式的磷化铟基板的边缘部的该均方根高度Sq的下限值没有特别限定，可以为0.01μm以上，也可以为0.015μm以上。
优选的是，就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，具有：从一个表面倾斜的面；以及自从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面，从一个表面倾斜的面上的通过激光显微镜测定出的最大高度Sz为1.2μm以下，具有曲率的面上的通过激光显微镜测定出的最大高度Sz为2.1μm以下。根据这样的构成，能更良好地抑制磷化铟基板因边缘部的凹凸、加工损伤导致的破裂。在此，该“从一个表面倾斜的面”为后述的图3所示的作为从主面倾斜的面的测定区域1所示的面，该“自从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面”为后述的图3所示的自从测定区域1的主面倾斜的面结束的位置起直至从背面倾斜的面结束的位置为止的、具有曲率的面即成为边缘部的圆弧区域的测定区域2所示的面。
优选的是，就本发明的实施方式的磷化铟基板而言，关于边缘部的表面粗糙度，上述的从一个表面倾斜的面上的通过激光显微镜测定出的均方根高度Sq为0.15μm以下，上述的具有曲率的面上的通过激光显微镜测定出的均方根高度Sq为0.15μm以下。根据这样的构成，能更良好地防止残留物(颗粒等)在基板表面移动，能更良好地抑制磷化铟基板的表面的污染和基板制造时的成品率降低。
〔磷化铟基板的制造方法〕
接着，对本发明的实施方式的磷化铟基板的制造方法进行说明。
作为磷化铟基板的制造方法，首先，利用公知的方法来制作磷化铟的锭。
接着，对磷化铟的锭进行磨削，制成圆筒。此时，可以在晶片的外周部分的规定位置形成定向平面(OF)和标准面(IF)。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯等沿规定的晶面切割磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。
接着，为了去除在利用钢丝锯进行的切割工序中产生的加工变质层，利用规定的蚀刻液对切割后的晶片进行双面蚀刻(一次蚀刻)。晶片能通过将晶片整体浸渍于蚀刻液中来进行蚀刻。
接着，进行晶片的外周部分的倒角。倒角后，也可以对晶片的至少一个表面优选对两面进行研磨(抛光)。该研磨工序也被称为刷磨(lapping)工序，通过使用规定的研磨剂进行研磨，在保持晶片的平坦性的状态下去除晶片表面的凹凸。
倒角后，或在倒角后进行了刷磨的情况下的该刷磨工序之后，利用粒度号#4000的研磨膜对在倒角后产生的晶片的边缘部的表面整体进行研磨。此时，利用相同的粒度号#4000的研磨膜对晶片的边缘部整面进行研磨，因此晶片的边缘部整面的粗糙度被控制为相同的粗糙度。即，通过该研磨，将晶片的边缘部的表面粗糙度控制为在边缘部表面整体中通过激光显微镜测定时，最大高度Sz为2.1μm以下。此外，此时，优选同时将晶片的边缘部的表面粗糙度控制为在边缘部表面整体中均方根高度Sq为0.15μm以下。
接着，利用规定的蚀刻液对边缘部的研磨后的晶片进行双面蚀刻(二次蚀刻)。晶片能通过将晶片整体浸渍于所述蚀刻液中来进行蚀刻。
接着，利用镜面研磨用的研磨材料对晶片的主面进行研磨而精加工成镜面。
接着，进行清洗，由此制造本发明的实施方式的磷化铟基板。
本发明的实施方式的磷化铟基板如上所述，可以为具有倒角后的利用粒度号#4000的研磨膜进行了研磨的边缘部的基板，或者，也可以为通过利用研磨膜进行研磨后进行蚀刻、镜面研磨、清洗等而制作出的基板。
〔半导体外延晶片〕
对本发明的实施方式的磷化铟基板的主面，通过公知的方法使半导体薄膜外延生长，由此形成外延晶体层，从而能制作半导体外延晶片。作为该外延生长的例子，可以形成在磷化铟基板的主面使InAlAs缓冲层、InGaAs通道层、InAlAs间隔层以及InP电子供给层外延生长而成的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)结构。在制作具有这样的HEMT结构的半导体外延晶片的情况下，通常对镜面精加工后的磷化铟基板实施利用硫酸/过氧化氢水等蚀刻溶液进行的蚀刻处理，去除附着于基板表面的硅(Si)等杂质。在使该蚀刻处理后的磷化铟基板的背面与基座接触而由基座支承的状态下，通过分子束外延生长法(MBE：Molecular Beam Epitaxy)或金属有机化学气相沉积(MOCVD：MetalOrganic Chemical Vapor Deposition)在磷化铟基板的主面形成外延膜。
实施例
以下，提供用于更好地理解本发明及其优点的实施例，但本发明并不限于这些实施例。
(实施例1)
首先，准备了以规定的直径培养出的磷化铟的单晶的锭。
接着，对磷化铟的单晶的锭的外周进行磨削，制成圆筒。此时，在晶片的外周部分的规定位置形成有定向平面(OF)和标准面(IF)。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，使用钢丝锯沿规定的晶面切割磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使钢丝往复一边始终持续输送新线，并且使磷化铟向钢丝锯移动。在此制作出的晶片的晶片直径为76.2mm，晶片厚度为750μm。
接着，为了去除在利用钢丝锯的切割工序中产生的加工变质层，利用85质量％的磷酸水溶液与30质量％的过氧化氢水的混合溶液，从双面对切割后的晶片进行蚀刻(一次蚀刻)。晶片通过将晶片整体浸渍于蚀刻液中而进行了蚀刻。
接着，进行晶片的外周部分的倒角。接着，对倒角后的晶片的两面进行了研磨(刷磨)。此时，通过利用研磨剂进行研磨，在保持晶片的平坦性的状态下去除了晶片表面的凹凸。
接着，将由倒角产生的晶片的边缘部的表面整体抵压于粒度号#4000的研磨膜来进行研磨。
接着，利用85质量％的磷酸水溶液、30质量％的过氧化氢水以及超纯水的混合溶液，从双面对利用膜研磨后的晶片以合计8～15μm厚度的蚀刻量进行了蚀刻(二次蚀刻)。晶片通过将晶片整体浸渍于所述蚀刻液中而进行了蚀刻。
接着，利用镜面研磨用的研磨材料对晶片的主面进行研磨(抛光)而精加工为镜面后，进行清洗，由此制作出磷化铟基板。
图2中示出在实施例1中制作出的磷化铟基板的俯视示意图。此外，图3中示出在实施例1中制作出的磷化铟基板的边缘部附近的剖面示意图。图3中，T＝650μm、X1＝494μm、X2＝432μm、Y1＝126μm、Y2＝108μm、Y3＝416μm、R1＝167μm、R2＝184μm(R1、R2为边缘部的圆角部的曲率半径)、θ1＝14.5度、θ2＝13.9度(θ1、θ2为边缘部的倾斜角度)。
(比较例1)
作为比较例1，除了在上述的实施例1中，在刷磨工序之后不实施利用研磨膜进行的边缘部的研磨而实施二次蚀刻以外，与实施例1同样地制作出磷化铟基板。
(评价)
成为磷化铟基板的测定对象的边缘部如图2所示，划分为位于OF的相反侧的区域(A－区域)和位于IF的相反侧的区域(B－区域)，而且，如图3所示，(1)将从主面倾斜的面设为测定区域1，而且，(2)将自从测定区域1的主面倾斜的面结束的位置起直至从背面倾斜的面结束的位置为止的、具有曲率的面即边缘部的圆弧区域设为测定区域2。
然后，将A－区域中的测定区域1设为“A－区域1”，将A－区域中的测定区域2设为“A－区域2”，将B－区域中的测定区域1设为“B－区域1”，将B－区域中的测定区域2设为“B－区域2”。
在这些边缘部的合计四个部位的区域(各测定区域尺寸：258μm×258μm)中，分别使用OLYMPUS公司制3D测定激光显微镜OLS5000来测定最大高度Sz和均方根高度Sq。
需要说明的是，为了去除边缘部的曲率来进行评价，使用截止滤波器(L滤波器：截断的波长为20μm)来实施测定。
将评价结果示于表1。
[表1]
Figure BDA0004159033730000091
(考察)
在实施例1中，得到了如下的磷化铟基板：关于基板的边缘部的A－区域1、2和B－区域1、2的各表面粗糙度，通过激光显微镜测定出的最大高度Sz为2.1μm以下。可认为是在基板的边缘部表面整体利用粒度号#4000的研磨膜进行了研磨而成的磷化铟基板，且是在边缘部表面整体与测定区域1对应的倾斜区域得到了与A－区域1和B－区域1同样的表面粗糙度的磷化铟基板。此外，可认为是在边缘部表面整体，如上述的测定区域2那样的与边缘部的测定区域2对应的比较平坦的区域(圆弧区域)得到了与A－区域2和B－区域2同样的表面粗糙度的磷化铟基板。
需要说明的是，可认为，在边缘部的区域1与区域2中最大高度Sz和均方根高度Sq产生差异，这是在利用研磨膜对边缘部进行研磨后的、由镜面研磨等引起的对基板表面的研磨造成的影响。归根结底，可认为，若刚利用粒度号#4000的研磨膜在基板的边缘部表面整体进行了研磨，则无论在边缘部表面整体测定哪个区域，最大高度Sz和均方根高度Sq均相同。
此外，利用TOF－SIMS(Time of Flight Secondary Ion Mass Spectrometry：飞行时间二次离子质谱)分析，在两点测定实施例1的基板表面的Si浓度，其结果为80.3(×1010atoms/cm2)、115.8(×1010atoms/cm2)。此时，基于浓度已知的标准试样求出分析装置的灵敏度系数，利用In强度对Si的离子强度进行标准化并定量化。
TOF－SIMS分析的分析条件如下。
装置名称：Physical Electronics TRIFT III。
离子源：Au+。
一次离子能量：22kV。
分析区域：25μm×25μm。
就比较例1的磷化铟基板而言，在倒角和刷磨工序后，未利用粒度号#4000的研磨膜在基板的边缘部表面整体进行研磨，因此关于基板的边缘部的A－区域1、2和B－区域1、2的各表面粗糙度，通过激光显微镜测定出的最大高度Sz超过2.1μm。

Claims (9)

1.一种磷化铟基板，其中，
关于基板的边缘部的表面粗糙度，在所述边缘部表面整体通过激光显微镜测定出的最大高度Sz为2.1μm以下。
2.根据权利要求1所述的磷化铟基板，其中，
所述最大高度Sz为1.8μm以下。
3.根据权利要求1或2所述的磷化铟基板，其中，
关于基板的边缘部的表面粗糙度，在所述边缘部表面整体通过激光显微镜测定出的均方根高度Sq为0.15μm以下。
4.根据权利要求3所述的磷化铟基板，其中，
所述均方根高度Sq为0.07μm以下。
5.根据权利要求1～4中任一项所述的磷化铟基板，其中，
所述基板的边缘部具有：
从一个表面倾斜的面；以及
自所述从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面，
所述从一个表面倾斜的面上的通过激光显微镜测定出的最大高度Sz为1.2μm以下，
所述具有曲率的面上的通过激光显微镜测定出的最大高度Sz为2.1μm以下。
6.根据权利要求1～5中任一项所述的磷化铟基板，其中，
所述基板的边缘部具有：
从一个表面倾斜的面；以及
自所述从一个表面倾斜的面结束的位置起直至从另一个表面倾斜的面结束的位置为止的、具有曲率的面，
0.15μm以下，
所述具有曲率的面上的通过激光显微镜测定出的均方根高度Sq为0.15μm以下。
7.一种磷化铟基板的制造方法，包括以下工序：
进行磷化铟的晶片的外周部分的倒角；
利用粒度号#4000的研磨膜对所述倒角后产生的晶片的边缘部的表面整体进行研磨；以及
对所述边缘部的研磨后的晶片进行蚀刻。
8.根据权利要求7所述的磷化铟基板的制造方法，其中，
在所述进行磷化铟的晶片的外周部分的倒角的工序与利用粒度号#4000的研磨膜对所述倒角后产生的晶片的边缘部的表面整体进行研磨的工序之间，还包括对晶片的至少一个表面进行研磨的工序。
9.一种半导体外延晶片，具有：
如权利要求1～6中任一项所述的磷化铟基板；以及外延晶体层，设于所述磷化铟基板的主面。
CN202180067951.9A 2020-12-21 2021-10-07 磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片 Pending CN116261772A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020211684A JP7166323B2 (ja) 2020-12-21 2020-12-21 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP2020-211684 2020-12-21
PCT/JP2021/037238 WO2022137727A1 (ja) 2020-12-21 2021-10-07 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Publications (1)

Publication Number Publication Date
CN116261772A true CN116261772A (zh) 2023-06-13

Family

ID=82158947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180067951.9A Pending CN116261772A (zh) 2020-12-21 2021-10-07 磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片

Country Status (6)

Country Link
US (1) US20230378274A1 (zh)
EP (1) EP4207249A1 (zh)
JP (2) JP7166323B2 (zh)
CN (1) CN116261772A (zh)
TW (1) TWI781801B (zh)
WO (1) WO2022137727A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7166324B2 (ja) * 2020-12-21 2022-11-07 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6117257A (ja) 1984-07-04 1986-01-25 Victor Co Of Japan Ltd 磁気記録再生装置
JP2594371B2 (ja) * 1990-03-29 1997-03-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
JPH11204493A (ja) * 1998-01-09 1999-07-30 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP3516203B2 (ja) * 1999-11-08 2004-04-05 株式会社日鉱マテリアルズ 化合物半導体ウェハ
JP2008109125A (ja) * 2006-09-29 2008-05-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶基板及びその製造方法
US8062732B2 (en) * 2007-05-22 2011-11-22 Corning Incorporated Glass article having improved edge
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
JP5472073B2 (ja) * 2010-12-16 2014-04-16 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP2012174935A (ja) * 2011-02-22 2012-09-10 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7017475B2 (ja) * 2018-06-19 2022-02-08 信越化学工業株式会社 フォトマスクブランク関連基板の表面状態の評価方法
JP7381214B2 (ja) * 2019-03-27 2023-11-15 株式会社東京精密 ブラストユニット付き面取り装置
JP7166324B2 (ja) * 2020-12-21 2022-11-07 Ｊｘ金属株式会社 リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Also Published As

Publication number Publication date
TWI781801B (zh) 2022-10-21
TW202226354A (zh) 2022-07-01
JP7166323B2 (ja) 2022-11-07
JP2022098256A (ja) 2022-07-01
WO2022137727A1 (ja) 2022-06-30
JP2022098503A (ja) 2022-07-01
US20230378274A1 (en) 2023-11-23
EP4207249A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
CN113646896B (zh) 磷化铟基板
CN113207310A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN113207309A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN116261772A (zh) 磷化铟基板、磷化铟基板的制造方法以及半导体外延晶片
KR102537796B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
WO2022137728A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
US20220199770A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
US20230082020A1 (en) Indium phosphide substrate
TWI810847B (zh) 磷化銦基板
JP2021020844A (ja) リン化インジウム基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination