CN116234298A - 动态存储器及soc芯片 - Google Patents
动态存储器及soc芯片 Download PDFInfo
- Publication number
- CN116234298A CN116234298A CN202210094244.5A CN202210094244A CN116234298A CN 116234298 A CN116234298 A CN 116234298A CN 202210094244 A CN202210094244 A CN 202210094244A CN 116234298 A CN116234298 A CN 116234298A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- mos
- drain
- mos tube
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 40
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种动态存储器以及SOC芯片，动态存储器包括衬底和设置在衬底上的多个存储单元，存储单元下层MOS管组件和上层MOS管组件，通过在下层MOS管组件中设置第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极电容可作为存储单元的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器的衬底材料是硅，因此动态存储器可以作为嵌入式存储器与SOC芯片、处理器芯片等制作在同一个硅晶圆上，通过使第一MOS管和第二MOS管共用源极，因此减少了第一MOS管和第二MOS管在衬底上所占的面积，结构布局更加紧凑，在将动态存储器制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。
Description
技术领域
本申请涉及半导体器件技术领域，具体而言，本申请涉及一种动态存储器及SOC芯片。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器越来越广泛地被应用于服务器、智能手机、个人电脑等电子装置之中。
DRAM存储器通常包括多个存储单元，为了提高DRAM存储器的容量，需要增加存储单元的数量。然而，增加存储单元的数量又占用较大的面积，使得结构不够紧凑，不利于器件的集成。
发明内容
本申请针对现有方式的缺点，提出一种动态存储器及SOC芯片，用以解决现有技术中DRAM存储器存在的占用面积较大和结构不够紧凑的问题。
第一个方面，本申请实施例提供了一种动态存储器，包括衬底和设置在所述衬底上的多个存储单元，所述存储单元包括：
下层MOS管组件，设置在所述衬底上，包括第一MOS管和第二MOS管，所述衬底的材料包括硅；
上层MOS管组件，设置在所述下层MOS管组件上，包括第三MOS管和第四MOS管，所述第一MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的栅极与所述第四MOS管的漏极电连接；
两条读字线，设置在所述衬底上，分别与所述第一MOS管的漏极和所述第二MOS管的漏极电连接；
读位线，设置在所述衬底上，与所述第一MOS管的源极和所述第二MOS管的源极电连接；
两条写字线，分别与所述第三MOS管的栅极和所述第四MOS管的栅极电连接；
写位线，与所述第三MOS管的源极和所述第四MOS管的源极电连接；
其中，所述第一MOS管和所述第二MOS管共用源极，所述第三MOS管和所述第四MOS管共用源极。
可选的，所述第三MOS管和所述第四MOS管为金属氧化物半导体管，所述金属氧化物的材料包括ITO、IWO或IGZO。
可选的，所述第一MOS管的源极和所述第二MOS管的源极通过接触点与所述读位线电连接。
可选的，所述第一MOS管包括第一漏极，所述第二MOS管包括第二漏极，所述读字线包括第一读字线和第二读字线，所述第一漏极通过通孔与所述第一读字线电连接，所述第二漏极通过通孔与所述第二读字线电连接。
可选的，所述第三MOS管和所述第四MOS管的源极通过接触点与所述写位线电连接。
可选的，所述第三MOS管包括第三栅极，所述第四MOS管包括第四栅极，所述写字线包括第一写字线和第二写字线；
所述第一写字线复用为所述第三栅极；和/或，所述第二写字线复用为所述第四栅极。
可选的，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
所述第一栅极与所述第三漏极通过通孔电连接，所述第二栅极与所述第四漏极通过通孔电连接。
可选的，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
所述第一栅极通过多个金属块与所述第三漏极电连接，所述第二栅极通过多个金属块与所述第四漏极电连接。
第二个方面，本申请实施例提供了一种SOC芯片，包括本申请实施例中的动态存储器。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例中的动态存储器包括衬底和设置在衬底上的多个存储单元，存储单元下层MOS管组件和上层MOS管组件，通过在下层MOS管组件中设置第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极电容可作为存储单元的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器的衬底材料是硅，因此动态存储器可以作为嵌入式存储器与处理器制作在同一个硅晶圆上，通过使第一MOS管和第二MOS管共用源极，因此减少了第一MOS管和第二MOS管在衬底上所占的面积，结构布局更加紧凑，在将动态存储器制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。
本申请实施例的优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的动态存储器的截面结构示意图；
图2为本申请实施例提供的动态存储器的下层MOS管组件的俯视结构示意图；
图3为本申请实施例提供的动态存储器的上层MOS管组件的俯视结构示意图；
图4为本申请实施例中存储单元电路结构示意图。
图中：
10-动态存储器；100-存储单元；11-衬底；12-下层MOS管组件；13-上层MOS管组件；141-读字线；141a-第一读字线；141b-第二读字线；142-读位线；151-写字线；151a-第一写字线；151b-第二写字线；152-写位线；17-接触点；18-其他膜层；
121-第一MOS管；122-第二MOS管；131-第三MOS管；132-第四MOS管；
120-下层MOS管源极；130-上层MOS管源极；1210-第一栅绝缘层；1211-第一栅极；1212-第一漏极；1213-第一有源区；1220-第二栅绝缘层；1221-第二栅极；1222-第二漏极；1323-第二有源区；
20-连接结构；21-过孔；22-金属块；23-通孔；
131-第三MOS管；132-第四MOS管；1310-第三栅绝缘层；1311-第三栅极；1312-第三漏极；1320-第四栅绝缘层；1321-第四栅极；1322-第四漏极。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
DRAM存储器中的存储单元通常包括MOS管(金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及一个电容，其结构较为简单，因此存储单元能够以较大密度进行集成，使得DRAM存储器的单位体积的容量较高。DRAM存储器的主要工作原理是利用电容存储电荷，通过电容内所存储电荷的多少来判断一个二进制比特是1还是0。由于MOS管在关闭时仍然会存在漏电流，电容上存储的电荷会有流失，由此导致电容上所存储的电荷数量减少，对于数据的判断造成了影响，即DRAM存储器发生数据毁损。为了避免发生数据毁损，需要对DRAM存储器作周期性的充电和刷新。DRAM存储器也可以采用无电容的设计，即在存储单元中设置读取MOS管和写入MOS管两个MOS管，读取MOS管的栅极与写入MOS管的源漏极电连接。因此无需再另外设置电容器件，进一步简化了存储器的结构。
本领域的发明人考虑到，在现有的2T0C存储器(即存储器中设置2个MOS管，不设置电容)中，存储器中的两个MOS管通常采用平面布局，即两个MOS管设置在同一个平面上，面积的利用率较低。当存储器采用大容量设计时，需要增加存储单元的数量，导致占用较大的面积，使得结构不够紧凑，不利于器件的集成。
本申请提供的动态存储器以及SOC芯片，旨在解决现有技术的如上技术问题。
下面结合附图详细介绍一下本申请实施例提供的动态存储器以及SOC芯片。
结合图1、图2、图3和图4所示，本申请实施例提供的动态存储器10，包括衬底11和设置在衬底11上的多个存储单元100，存储单元100包括：
下层MOS管组件12，设置在衬底11上，包括第一MOS管121和第二MOS管122，衬底11的材料包括硅；
上层MOS管组件13，设置在下层MOS管组件12上，包括第三MOS管131和第四MOS管132，第一MOS管121的栅极与第三MOS管131的漏极电连接，第二MOS管122的栅极与第四MOS管132的漏极电连接；
两条读字线141，设置在衬底11上，分别与第一MOS管121的漏极和第二MOS管122的漏极电连接；
读位线142，设置在衬底11上，与第一MOS管121的源极和第二MOS管122的源极电连接；
两条写字线151，分别与第三MOS管131的栅极和第四MOS管132的栅极电连接；
写位线152，与第三MOS管131的源极和第四MOS管132的源极电连接；
其中，第一MOS管121和第二MOS管122共用源极；和/或，第三MOS管131和第四MOS管132共用源极。
具体的，参考图1所示，衬底11的材料包括硅，衬底11上的多个存储单元100呈阵列排布。存储单元100包括下层MOS管组件12和上层MOS管组件13，下层MOS管组件12设置在衬底11之上，上层MOS管组件13层叠地设置在下层MOS管组件12之上(上层MOS管组件13位于下层MOS管组件12远离衬底11的一侧)。下层MOS管组件12包括位于衬底11一侧的第一MOS管121和第二MOS管122，通过在衬底11表面需要制作第一MOS管121和第二MOS管122的区域进行掺杂工艺处理，以形成第一有源区1213，第一MOS管121和第二MOS管122设置在与第一有源区1213的位置对应位置处。其中，第一MOS管121包括设置在衬底11上的第一栅极1211和第一漏极1212，第一栅极1211和第一有源区1213之间设有第一栅绝缘层1210；第二MOS管122包括设置在衬底11上的第二栅极1221和第二漏极1222，第二栅极1221和第一有源区1213之间设有第二栅绝缘层1220。第一MOS管121和第二MOS管122共用源极，即如图1所示，下层MOS管源极120既是第一MOS管121的源极，也是第二MOS管122的源极。数据可以存储在第一MOS管121的栅极电容以及第二MOS管122的栅极电容中，即第一MOS管121的栅极电容和第一MOS管121的栅极电容组均可以作为存储单元100的存储电容。
继续参考图1所示，上层MOS管组件13包括第三MOS管131和第四MOS管132，第三MOS管131包括第三栅极1311和第三漏极1312，第四MOS管132包括第四栅极1321和第四漏极1322，第三MOS管131和第四MOS管132的类型可根据实际情况进行调整。可选的，第三MOS管131与第四MOS管132均为金属氧化物薄膜MOS管，即第三MOS管131和第四MOS管132的有源层(图1中的第二有源区1323)材料采用铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等金属氧化物，由此可提高动态存储器10的数据保存时间，降低其刷新频率。
结合图1和图3所示，第三栅极1311与第四栅极1321位于第二有源区1323之上(第二有源区1323远离衬底11的一侧)，第三漏极1312与第四漏极1322位于第二有源区1323之下(第二有源区1323靠近衬底11的一侧)，第一MOS管121的第一栅极1211与第三MOS管131的第三漏极1312电连接，第二MOS管122的第二栅极1221与第四MOS管132的第四漏极1322电连接。第三MOS管131和第四MOS管132共用源极，即如图1所示，上层MOS管源极130既是第三MOS管131的源极，也是第四MOS管132的源极，上层MOS管源极130位于第二有源区1323的下方(上层MOS管源极130位于第二有源区1323靠近衬底11的一侧)。
结合图1、图2、图3和图4所示，存储单元100中还包括读字线141、读位线142、写字线151与写位线152。设置在衬底11上的读字线141包括第一读字线141a与第二读字线141b，第一读字线141a与第一MOS管121的第一漏极1212电连接，第二读字线141b与第二MOS管122的第二漏极1222电连接。可选的，第一读字线141a、第二读字线141b、第一栅极1211与第二栅极1221互相平行设置，以方便动态存储器10的制作。读位线142与下层MOS管源极120电连接，读位线142与第一读字线141a、第二读字线141b、第一栅极1211以及第二栅极1221交叉设置，可选的，读位线142与第一读字线141a、第二读字线141b、第一栅极1211以及第二栅极1221垂直。
结合图1、图3和图4所示，写位线152与上层MOS管源极130电连接，其与第三栅极1311以及第四栅极1321交叉设置，可选的，第三栅极1311与第四栅极1321平行，写位线152垂直于第三栅极1311以及第四栅极1321。写字线151设置在第二有源区1323之上(写字线151位于第二有源区1323远离衬底11的一侧)，写字线151包括第一写字线151a与第二写字线151b，第一写字线151a与第三栅极1311电连接，第二写字线151b与第四栅极1321电连接。在进行写操作时，通过第一写字线151a与第二写字线151b对第三栅极1311以及第四栅极1321施加高电压，第三MOS管131和第四MOS管132开启，外部数据信号通过写位线152传输至上层MOS管源极130，并通过导通的第三MOS管131与第四MOS管132分别传输至第一栅极1211和第二栅极1221的栅极电容(存储电容)。在进行读操作时，通过第一读字线141a对第一漏极1212施加特定电压，第二读字线141b对第二漏极1222施加特定电压，同时读位线142接通到读出电路(图中未示出)，以将数据读出。需要说明的是，对第一漏极1212所施加的特定电压以及对第二漏极1222所施加的特定电压可以是相同的也可以是不同的，具体可根据实际情况进行确定。
结合图1、图2和图3所示，通过在下层MOS管组件12中设置第一MOS管121和第二MOS管122，第一MOS管121的栅极和第二MOS管122的栅极形成的栅极电容可作为存储单元100的存储电容，本申请实施例中下层MOS管组件12的设置方式和只设置一个MOS管相比提高了存储容量。由于动态存储器10的衬底11材料是硅，因此动态存储器10可以制作在硅晶圆上。将高纯度的多晶硅溶解后掺入硅晶体晶种，然后将其慢慢拉伸，形成圆柱形的单晶硅棒；单晶硅棒在经过研磨、抛光、切片后所形成的晶圆片，即是硅晶圆，在硅晶圆上刻蚀出集成电路结构后，即可制成处理器芯片。动态存储器10可以作为嵌入式存储器与处理器制作在同一个硅晶圆上，通过使第一MOS管121和第二MOS管122共用源极，因此减少了第一MOS管121和第二MOS管122在衬底11上所占的面积，结构布局更加紧凑，在将动态存储器10制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。
需要说明的是，可以单独使下层MOS管组件12中的第一MOS管121和第二MOS管122共用源极，也可以在第一MOS管121和第二MOS管122共用源极的基础上，使上层MOS管组件13中的第三MOS管131和第四MOS管132也共用源极，以进一步减小第三MOS管131和第四MOS管132所占用的面积，提高面积利用率。
可选的，在本申请的实施例中，结合图1和图2所示，第一MOS管121与第二MOS管122的源极通过接触点17与读位线142电连接，即下层MOS管源极120通过接触点17与读位线142实现电连接。在动态存储器10的制作过程中，可以先制作下层MOS管源极120，然后在下层MOS管的上方制作接触点17和读位线142，并使读位线142通过接触点17与下层MOS管源极120电连接。接触点17可以通过滴注金属导电胶的方式形成，具体可以根据实际情况进行确定。通过设置接触点17使第一MOS管121与第二MOS管122的源极通过接触点17与读位线142电连接，连接更加方便，在工艺上容易实现。
可选的，在本申请的实施例中，第一MOS管121包括第一漏极1212，第二MOS管122包括第二漏极1222，读字线141包括第一读字线141a和第二读字线141b，第一漏极1212通过过孔21与第一读字线141a电连接，第二漏极1222通过过孔21与第二读字线141b电连接。具体的，如图1所示，第一MOS管121的第一漏极1212与第二MOS管122的第二漏极1222分别位于衬底11的两侧，在动态存储器10的制作过程中，可以先制作第一漏极1212和第二漏极1222，之后在第一漏极1212以及第二漏极1222上制作其他膜层18(例如钝化层、层间介质层等，具体可根据实际情况进行确定)，并在其他膜层18上开设过孔21(图中未示出)；之后过孔21的孔壁上沉积金属层，并在第一漏极1212上制作第一读字线141a，使第一读字线141a通过过孔21内的金属层与第一漏极1212电连接，在第二漏极1222上制作第二读字线141b，使第二读字线141b通过过孔21内的金属层与第二漏极1222电连接。
需要说明的是，为了进一步地简化动态存储器10的结构以及制作工艺，在动态存储器10的制作过程中，可以使第一漏极1212和第一读字线141a一体化，即在制作了第一漏极1212后直接在第一漏极1212上制作第一读字线141a(第一漏极1212通过长条形接触直接成为第一读字线141a)，因此第一读字线141a上与第一MOS管121的位置对应的部分即为第一漏极1212。同理也可以使第二漏极1222和第二读字线141b一体化，即在制作了第二漏极1222后直接在第二漏极1222上制作第二读字线141b(第二漏极1222通过长条形接触直接成为第二读字线141b)，因此第二读字线141b上与第二MOS管122的位置对应的部分即为第二漏极1222。第一漏极1212、第二漏极1222、第一栅极1211和第二栅极1221可以是互相平行的，以方便动态存储器10的制作，具体可根据实际情况进行确定。
在本申请的实施例中，结合图1至图3所示，第一MOS管121包括第一栅极1211，第二MOS管122包括第二栅极1221，第三MOS管131包括第三栅极1311和第三漏极1312，第四MOS管132包括第四栅极1321和第四漏极1322。第三栅极1311与第二有源区1323之间设有第三栅绝缘层1310，第四栅极1321与第二有源区1323之间设有第四栅绝缘层1320。第三MOS管131的第三漏极1312通过过孔21与第一MOS管121的第一栅极1211电连接，第四MOS管132的第四漏极1322通过过孔21与第二MOS管122的第二栅极1221栅极电连接。具体的，在制作了下层MOS管组件12之后，在下层MOS管组件12的上方(下层MOS管远离衬底11的一侧)制作其他膜层18(钝化层或者层间介质层等)；之后在其他膜层18上开设过孔21，并在过孔21中沉积金属，然后在其他膜层18上制作第三漏极1312以及第四漏极1322，并使第三漏极1312和第四漏极1322通过过孔21孔壁上的金属层分别与第一栅极1211和第二栅极1221实现电连接。
需要说明的是，第一栅极1211与第三漏极1312、第二栅极1221和第四漏极1322还可以通过其他的方式进行连接。如图1所示，在动态存储器10的制作过程中，在下层MOS管组件12和上层MOS管组件13之间的其他膜层18上开设通孔23，然后在整个通孔231中填充金属，形成金属块22。因此，两个过孔21以及一个金属块22构成连接结构20，第一栅极1211通过连接结构20与第三漏极1312电连接。通过在第一栅极1211和第三漏极1312、第二栅极1221和第四漏极1322之间设置金属块22，可以增大第一MOS管121和第二MOS管122的栅极电容，有利于延长动态存储器10的数据保存时间，降低动态存储器10的刷新频率和功耗。金属块22的尺寸(例如面积大小、厚度等)可以根据实际情况进行调整，此处不作限定。
可选的，在本申请的实施例中，第三MOS管131和第四MOS管132的源极通过接触点17与写位线152电连接。具体的，在动态存储器10的制作过程中，可以先制作写位线152，然后在写位线152上方(写位线152远离衬底11的一侧)制作接触点17和上层MOS管源极130，并使写位线152通过接触点17与上层MOS管源极130电连接。将写位线152设置在上层MOS管源极130之下，写位线152与上层MOS管源极130之间的连接更加容易。需要说明的是，写位线152也可以设置在上层MOS管源极之上，具体可根据实际情况调整。接触点17可以通过滴注金属导电胶的方式形成，具体可以根据实际情况进行确定。通过设置接触点17使第三MOS管131与第四MOS管132的源极通过接触点17与写位线152电连接，在制作工艺上较为容易。
结合图1和图3所示，可选的，在本申请的实施例中，第三MOS管131包括第三栅极1311，第四MOS管132包括第四栅极1321，写字线151包括第一写字线151a和第二写字线151b；第一写字线151a复用为第三栅极1311；和/或，第二写字线151b复用为第四栅极1321。具体的，可以使第三栅极1311和第一写字线151a一体化，即使第一写字线151a上与第三MOS管131的位置对应的部分复用为第三栅极1311；同理也可以使第四栅极1321与第二写字线151b一体化，即使第二写字线151b上与第四MOS管132的位置对应的部分复用为第四栅极1321(第三MOS管131和第四MOS管132的栅极复用为写字线151)。由此，进一步地简化了动态存储器10的结构，并且简化了动态存储器10的制作工艺。第三栅极1311和第四栅极1321可以是互相平行的，以方便动态存储器10的制作，具体可根据实际情况进行确定。
需要说明的是，第三MOS管131和第四MOS管132的有源层(即第二有源区1323)材料可以根据实际情况进行确定，可选的，第三MOS管131和第四MOS管132的有源层材料为IGZO，即第三MOS管131和第四MOS管132均为IGZO MOS管。由于IGZO的电子迁移率较低，因此可以降低第三MOS管131以及第四MOS管132的漏电流，有利于延长动态存储器10的数据保存时间，降低动态存储器10的刷新频率和功耗。有源层的的材料也可以为ITO,IWO等其它材料，如ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等材料。
基于同一种发明构思，本申请实施例还提供一种SOC(System on chip，片上系统)芯片，该SOC芯片包括本申请实施例提供的上述动态存储器10。由于SOC芯片包括本申请实施例提供的上述动态存储器10，因此SOC芯片具有与动态存储器10相同的有益效果，这里不再赘述。
应用本申请实施例，至少能够实现如下有益效果：
1.在本申请的实施例中，通过在下层MOS管组件12中设置第一MOS管121和第二MOS管122，第一MOS管121和第二MOS管122的栅极电容可作为存储单元100的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器10的衬底11材料是硅，因此动态存储器10可以制作在硅晶圆上。将高纯度的多晶硅溶解后掺入硅晶体晶种，然后将其慢慢拉伸，形成圆柱形的单晶硅棒；单晶硅棒在经过研磨、抛光、切片后所形成的晶圆片，即是硅晶圆，在硅晶圆上刻蚀出集成电路结构后，即可制成处理器芯片。动态存储器10可以作为嵌入式存储器与处理器制作在同一个硅晶圆上，通过使第一MOS管121和第二MOS管122共用源极，因此减少了第一MOS管121和第二MOS管122在衬底11上所占的面积，结构布局更加紧凑，在将动态存储器10制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。
2.在本申请的实施例中，第一MOS管121与第二MOS管122的源极通过接触点17与读位线142电连接，即下层MOS管源极120通过接触点17与读位线142实现电连接。在动态存储器10的制作过程中，可以先制作下层MOS管源极120，然后在下层MOS管的上方制作接触点17和读位线142，并使读位线142通过接触点17与下层MOS管源极120电连接。接触点17可以通过滴注金属导电胶的方式形成，具体可以根据实际情况进行确定。通过设置接触点17使第一MOS管121与第二MOS管122的源极通过接触点17与读位线142电连接，连接更加方便，在工艺上容易实现。
3.在动态存储器10的制作过程中，可以使第一漏极1212和第一读字线141a一体化，即在制作了第一漏极1212后直接在第一漏极1212上制作第一读字线141a(第一漏极1212通过长条形接触直接成为第一读字线141a)，因此第一读字线141a上与第一MOS管121的位置对应的部分即为第一漏极1212。同理也可以使第二漏极1222和第二读字线141b一体化，即在制作了第二漏极1222后直接在第二漏极1222上制作第二读字线141b(第二漏极1222通过长条形接触直接成为第二读字线141b)，因此第二读字线141b上与第二MOS管122的位置对应的部分即为第二漏极1222。由此进一步地简化了动态存储器10的结构和制作工艺。
4.通过使第三栅极1311和第一写字线151a一体化，即使第一写字线151a上与第三MOS管131的位置对应的部分复用为第三栅极1311；使第四栅极1321与第二写字线151b一体化，即使第二写字线151b上与第四MOS管132的位置对应的部分复用为第四栅极1321(第三MOS管131和第四MOS管132的栅极复用为写字线151)，可以进一步简化动态存储器10的结构和制作工艺。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (9)
1.一种动态存储器，包括衬底和设置在所述衬底上的多个存储单元，其特征在于，所述存储单元包括：
下层MOS管组件，设置在所述衬底上，包括第一MOS管和第二MOS管，所述衬底的材料包括硅；
上层MOS管组件，设置在所述下层MOS管组件上，包括第三MOS管和第四MOS管，所述第一MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的栅极与所述第四MOS管的漏极电连接；
两条读字线，设置在所述衬底上，分别与所述第一MOS管的漏极和所述第二MOS管的漏极电连接；
读位线，设置在所述衬底上，与所述第一MOS管的源极和所述第二MOS管的源极电连接；
两条写字线，分别与所述第三MOS管的栅极和所述第四MOS管的栅极电连接；
写位线，与所述第三MOS管的源极和所述第四MOS管的源极电连接；
其中，所述第一MOS管和所述第二MOS管共用源极，所述第三MOS管和所述第四MOS管共用源极。
2.根据权利要求1所述的动态存储器，其特征在于，所述第三MOS管和所述第四MOS管为金属氧化物半导体管，所述金属氧化物的材料包括ITO、IWO或IGZO。
3.根据权利要求1所述的动态存储器，其特征在于，所述第一MOS管的源极和所述第二MOS管的源极通过接触点与所述读位线电连接。
4.根据权利要求1所述的动态存储器，其特征在于，所述第一MOS管包括第一漏极，所述第二MOS管包括第二漏极，所述读字线包括第一读字线和第二读字线，所述第一漏极通过通孔与所述第一读字线电连接，所述第二漏极通过通孔与所述第二读字线电连接。
5.根据权利要求1所述的动态存储器，其特征在于，所述第三MOS管和所述第四MOS管的源极通过接触点与所述写位线电连接。
6.根据权利要求1所述的动态存储器，其特征在于，所述第三MOS管包括第三栅极，所述第四MOS管包括第四栅极，所述写字线包括第一写字线和第二写字线；
所述第一写字线复用为所述第三栅极；和/或，所述第二写字线复用为所述第四栅极。
7.根据权利要求1至6中任意一所述的动态存储器，其特征在于，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
所述第一栅极与所述第三漏极通过通孔电连接，所述第二栅极与所述第四漏极通过通孔电连接。
8.根据权利要求1至6中任意一所述的动态存储器，其特征在于，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
所述第一栅极通过多个金属块与所述第三漏极电连接，所述第二栅极通过多个金属块与所述第四漏极电连接。
9.一种SOC芯片，其特征在于，包括权利要求1至8中任意一项所述的动态存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094244.5A CN116234298B (zh) | 2022-01-26 | 2022-01-26 | 动态存储器及soc芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094244.5A CN116234298B (zh) | 2022-01-26 | 2022-01-26 | 动态存储器及soc芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116234298A true CN116234298A (zh) | 2023-06-06 |
| CN116234298B CN116234298B (zh) | 2024-02-23 |
Family
ID=86575527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210094244.5A Active CN116234298B (zh) | 2022-01-26 | 2022-01-26 | 动态存储器及soc芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116234298B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342891A (ja) * | 1990-09-20 | 1994-12-13 | Samsung Electron Co Ltd | 揮発性半導体記憶装置及びその製造方法 |
| JP2000156470A (ja) * | 1998-06-26 | 2000-06-06 | Nec Corp | 強誘電体記憶素子、記憶装置およびそれらの製造方法 |
| JP2003046067A (ja) * | 2001-05-22 | 2003-02-14 | Sony Corp | 半導体メモリ及びその製造方法 |
| US20040041236A1 (en) * | 2002-08-29 | 2004-03-04 | Micron Technology, Inc. | Merged mos-bipolar capacitor memory cell |
| US20070063287A1 (en) * | 2005-09-16 | 2007-03-22 | Renesas Technology Corp. | Semiconductor device |
| JP2013207247A (ja) * | 2012-03-29 | 2013-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2020017327A (ja) * | 2018-07-27 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置、および電子機器 |
| US20200066326A1 (en) * | 2015-12-23 | 2020-02-27 | Intel Corporation | High retention time memory element with dual gate devices |
| CN111146200A (zh) * | 2018-11-02 | 2020-05-12 | 三星电子株式会社 | 半导体存储器件 |
| JPWO2021094878A1 (zh) * | 2019-11-15 | 2021-05-20 | ||
| US20210399052A1 (en) * | 2020-06-18 | 2021-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of forming the same |
-
2022
- 2022-01-26 CN CN202210094244.5A patent/CN116234298B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342891A (ja) * | 1990-09-20 | 1994-12-13 | Samsung Electron Co Ltd | 揮発性半導体記憶装置及びその製造方法 |
| JP2000156470A (ja) * | 1998-06-26 | 2000-06-06 | Nec Corp | 強誘電体記憶素子、記憶装置およびそれらの製造方法 |
| JP2003046067A (ja) * | 2001-05-22 | 2003-02-14 | Sony Corp | 半導体メモリ及びその製造方法 |
| US20040041236A1 (en) * | 2002-08-29 | 2004-03-04 | Micron Technology, Inc. | Merged mos-bipolar capacitor memory cell |
| US20070063287A1 (en) * | 2005-09-16 | 2007-03-22 | Renesas Technology Corp. | Semiconductor device |
| JP2013207247A (ja) * | 2012-03-29 | 2013-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US20200066326A1 (en) * | 2015-12-23 | 2020-02-27 | Intel Corporation | High retention time memory element with dual gate devices |
| JP2020017327A (ja) * | 2018-07-27 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置、および電子機器 |
| CN111146200A (zh) * | 2018-11-02 | 2020-05-12 | 三星电子株式会社 | 半导体存储器件 |
| JPWO2021094878A1 (zh) * | 2019-11-15 | 2021-05-20 | ||
| US20210399052A1 (en) * | 2020-06-18 | 2021-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116234298B (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6955060B2 (ja) | トランジスタ | |
| WO2023184699A1 (zh) | 半导体存储器件及其制造、读写方法、电子设备和存储电路 | |
| US11751402B2 (en) | Ferroelectric capacitors with backend transistors | |
| KR20120123943A (ko) | 반도체 소자, 반도체 모듈, 반도체 시스템 및 반도체 소자의 제조 방법 | |
| US20080237678A1 (en) | On-chip memory cell and method of manufacturing same | |
| US20230021071A1 (en) | Memory device | |
| CN115020480A (zh) | 半导体结构 | |
| US20090090946A1 (en) | Dram cell with magnetic capacitor | |
| CN110366778A (zh) | 薄膜晶体管嵌入式动态随机存取存储器 | |
| JP2011003892A (ja) | Ｄｒａｍセル | |
| CN116234298B (zh) | 动态存储器及soc芯片 | |
| US20090085085A1 (en) | Dram cell with capacitor in the metal layer | |
| US20210366543A1 (en) | Memory with fram and sram of ic | |
| CN116261323A (zh) | 动态存储器及其制作方法、存储装置 | |
| WO2022188040A1 (zh) | 一种铁电晶体管、存储阵列、存储器及制备方法 | |
| CN116209244B (zh) | 动态存储器及存储装置 | |
| CN116234299B (zh) | 动态存储器及其制作方法、soc芯片 | |
| CN116234296A (zh) | 动态存储器以及soc芯片 | |
| CN116234300B (zh) | 动态存储单元及动态存储装置 | |
| WO2024007543A1 (zh) | 存储单元、存储器及其控制方法 | |
| JPS62248248A (ja) | 半導体記憶装置 | |
| US20240029812A1 (en) | Memory Device | |
| CN116234297A (zh) | 动态存储装置及其制备方法 | |
| EP2264740B1 (en) | DRAM cell with magnetic capacitor | |
| CN116209245A (zh) | 一种动态存储器及其制作方法、存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |