CN116209242A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN116209242A CN116209242A CN202111442530.8A CN202111442530A CN116209242A CN 116209242 A CN116209242 A CN 116209242A CN 202111442530 A CN202111442530 A CN 202111442530A CN 116209242 A CN116209242 A CN 116209242A
- Authority
- CN
- China
- Prior art keywords
- trench
- semiconductor structure
- top surface
- active
- active pillars
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 claims description 73
- 239000004020 conductor Substances 0.000 claims description 51
- 239000002243 precursor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 4
- 150000003624 transition metals Chemical class 0.000 claims description 4
- 150000003623 transition metal compounds Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- -1 ni) Chemical compound 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- GVPFVAHMJGGAJG-UHFFFAOYSA-L cobalt dichloride Chemical compound [Cl-].[Cl-].[Co+2] GVPFVAHMJGGAJG-UHFFFAOYSA-L 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PDPJQWYGJJBYLF-UHFFFAOYSA-J hafnium tetrachloride Chemical compound Cl[Hf](Cl)(Cl)Cl PDPJQWYGJJBYLF-UHFFFAOYSA-J 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 229940097267 cobaltous chloride Drugs 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 1
- YOUIDGQAIILFBW-UHFFFAOYSA-J tetrachlorotungsten Chemical compound Cl[W](Cl)(Cl)Cl YOUIDGQAIILFBW-UHFFFAOYSA-J 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体结构及其制作方法，半导体结构包括多个有源柱、环绕有源柱的周向设置并覆盖有源柱的部分侧壁的介质层以及字线。多个有源柱中的任意相邻的两个有源柱被第一沟槽或第二沟槽隔开，第一沟槽和第二沟槽交叉排布，第二沟槽的槽宽大于第一沟槽的槽宽；介质层环绕有源柱的周向设置；字线部分覆盖介质层，并填充位于相邻的有源柱之间的部分第一沟槽。在本公开中的第二沟槽的槽宽大于第一沟槽的槽宽，相邻的两条字线被第二沟槽隔开，使得字线的结构完整，相邻的字线之间无导电连接，提升了半导体结构良率和可靠性。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体存储器件集成度提高，尺寸微缩，存储器的特征尺寸不断减小，对存储器的制程工艺的挑战更高，制程工艺的控制精度影响产品的良率和可靠性。半导体制程中常采用在沟槽中填充材料，再根据掩膜刻蚀填充材料的步骤，工艺过程复杂且难以控制。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构及其制作方法。
本公开的第一方面提供了一种半导体结构，包括：
多个有源柱，多个所述有源柱中的任意相邻的两个所述有源柱被第一沟槽或第二沟槽隔开，所述第一沟槽和所述第二沟槽交叉排布，所述第二沟槽的槽宽大于所述第一沟槽的槽宽；
介质层，所述介质层环绕所述有源柱的周向设置；
字线，所述字线沿所述第二沟槽延伸的方向延伸，所述字线部分覆盖所述介质层，并填充位于相邻的所述有源柱之间的部分所述第一沟槽。
根据本公开的一些实施例，所述字线的顶面设置有凹槽，所述字线的顶面低于所述有源柱的顶面。
根据本公开的一些实施例，所述半导体结构，还包括：
阻挡层，所述阻挡层设置在所述凹槽中并覆盖所述字线的顶面，所述阻挡层的顶面和所述有源柱的顶面平齐。
本公开的第二方面提供了一种半导体结构的制作方法，所述方法包括：
提供多个有源柱，任意相邻的两个所述有源柱被第一沟槽或第二沟槽隔开，所述第一沟槽和所述第二沟槽交叉排布，所述第二沟槽的槽宽大于所述第一沟槽的槽宽；
形成介质层，所述介质层环绕所述有源柱的周向设置；
形成沿所述第二沟槽延伸的方向延伸的字线，所述字线覆盖所述介质层，并填充位于相邻的所述有源柱之间的部分所述第一沟槽。
根据本公开的一些实施例，所述形成字线，包括：
沉积导电材料，所述导电材料覆盖所述介质层、所述有源柱的顶面和所述第二沟槽的底面，所述导电材料填充位于相邻的所述有源柱之间的所述第一沟槽；
去除覆盖于所述有源柱的顶面的所述导电材料以及覆盖于所述第二沟槽的底面的所述导电材料，被保留的所述导电材料形成所述字线。
根据本公开的一些实施例，所述沉积导电材料，包括：
于反应室中，向所述反应室内脉冲交替通入第一前驱体和第二前驱体，所述第一前驱体和所述第二前驱体化学吸附在所述介质层、所述有源柱的顶面和所述第二沟槽的底面，以及相邻的所述有源柱之间的所述第一沟槽上，所述第一前驱体和所述第二前驱体反应形成所述导电材料。
根据本公开的一些实施例，所述第一前驱体包括过渡金属和/或过渡金属化合物。
根据本公开的一些实施例，所述第二前驱体为气相前驱体，所述第二前驱体包括氮源气体。
根据本公开的一些实施例，所述提供多个有源柱，包括：
提供衬底；
在所述衬底中形成沿第一方向延伸的第一沟槽，所述第一沟槽在第二方向上等间隔平行排列，所述第一方向和所述第二方向相交；
形成第一隔离层，所述第一隔离层填充所述第一沟槽；
去除部分所述衬底和部分所述第一隔离层，形成沿所述第二方向延伸的第二沟槽，所述第二沟槽在所述第一方向上等间隔平行排列，被保留的部分所述衬底被所述第一沟槽和所述第二沟槽分隔为多个独立设置的所述有源柱。
根据本公开的一些实施例，所述第一沟槽的刻蚀深度大于所述第二沟槽的刻蚀深度。
根据本公开的一些实施例，所述制作方法，还包括：
形成位线，所述位线设置在所述字线的下方，所述位线沿所述第一方向延伸。
根据本公开的一些实施例，所述制作方法，还包括：
形成第二隔离层，填充所述第二沟槽，且所述第二隔离层在所述第二沟槽中的填充高度低于所述有源柱的顶面。
根据本公开的一些实施例，所述制作方法，还包括：
回刻所述第一隔离层，直至所述第一隔离层的顶面与所述第二隔离层的顶面平齐。
根据本公开的一些实施例，所述制作方法，还包括：
形成第三隔离层，所述第三隔离层填充所述第二沟槽中未被填充的区域。
根据本公开的一些实施例，所述制作方法，还包括：
在所述字线的顶面形成凹槽，所述字线的顶面低于所述有源柱的顶面；
形成阻挡层，所述阻挡层填充所述凹槽并覆盖所述字线的顶面，所述阻挡层的顶面与所述有源柱的顶面平齐。
本公开实施例所提供的半导体结构及其制作方法中，半导体结构的第二沟槽的槽宽大于第一沟槽的槽宽，相邻的两条字线被隔开，使得字线的结构完整，相邻的字线之间无导电连接，提升了半导体结构良率和可靠性；本公开实施例所提供的制作方法，通过自对准形成并分隔字线，无需通过光照刻蚀工艺即可字线，本实施例对工艺要求更低，减少制程工序，节约生产成本。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
图1a是根据一示例性实施例示出的半导体结构的A-A截面的剖面图。
图1b是根据一示例性实施例示出的半导体结构的B-B截面的剖面图。
图1c是根据一示例性实施例示出的半导体结构的C-C截面的剖面图。
图1d是根据一示例性实施例示出的半导体结构的D-D截面的剖面图。
图2是根据一示例性实施例示出的半导体结构的俯视图。
图3是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图4是根据一示例性实施例示出的半导体结构的制作方法中形成字线的流程图。
图5是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图6是根据一示例性实施例示出的有源柱的俯视图。
图7a是图6中在衬底中形成的第一沟槽的A-A截面的剖面图。
图7b是图6中在衬底中形成的第一沟槽的B-B截面的剖面图。
图7c是图6中在衬底中形成的第一沟槽的C-C截面的剖面图。
图7d是图6中在衬底中形成的第一沟槽的D-D截面的剖面图。
图8a是图6中在第一沟槽形成的第一隔离层的A-A截面的剖面图。
图8b是图6中在第一沟槽中形成的第一隔离层的B-B截面的剖面图。
图8c是图6中在第一沟槽中形成的第一隔离层的C-C截面的剖面图。
图8d是图6中在第一沟槽中形成的第一隔离层的D-D截面的剖面图。
图9a是图6中在衬底和第一隔离层中形成第二沟槽的A-A截面的剖面图。
图9b是图6中在衬底和第一隔离层中形成第二沟槽的B-B截面的剖面图。
图9c是图6中在衬底和第一隔离层中形成第二沟槽的C-C截面的剖面图。
图9d是图6中在衬底和第一隔离层中形成第二沟槽的D-D截面的剖面图。
图10a是图6中形成位线的A-A截面的剖面图。
图10b是图6中形成位线的B-B截面的剖面图。
图10c是图6中形成位线的C-C截面的剖面图。
图10d是图6中形成位线的D-D截面的剖面图。
图11a是图6中形成第二隔离层的A-A截面的剖面图。
图11b是图6中形成第二隔离层的B-B截面的剖面图。
图11c是图6中形成第二隔离层的C-C截面的剖面图。
图11d是图6中形成第二隔离层的D-D截面的剖面图。
图12a是图6中回刻第一隔离层的A-A截面的剖面图。
图12b是图6中回刻第一隔离层的B-B截面的剖面图。
图12c是图6中回刻第一隔离层的C-C截面的剖面图。
图12d是图6中回刻第一隔离层的D-D截面的剖面图。
图13a是图6中在暴露的有源柱的侧壁上形成介质层的A-A截面的剖面图。
图13b是图6中在暴露的有源柱的侧壁上形成介质层的B-B截面的剖面图。
图13c是图6中在暴露的有源柱的侧壁上形成介质层的C-C截面的剖面图。
图13d是图6中在暴露的有源柱的侧壁上形成介质层的D-D截面的剖面图。
图14a是图6中形成字线的A-A截面的剖面图。
图14b是图6中形成字线的B-B截面的剖面图。
图14c是图6中形成字线的C-C截面的剖面图。
图14d是图6中形成字线的D-D截面的剖面图。
图15a是图6中形成第三隔离层的A-A截面的剖面图。
图15b是图6中形成第三隔离层的B-B截面的剖面图。
图15c是图6中形成第三隔离层的C-C截面的剖面图。
图15d是图6中形成第三隔离层的D-D截面的剖面图。
图16a是图6中形成凹槽的A-A截面的剖面图。
图16b是图6中形成凹槽的B-B截面的剖面图。
图16c是图6中形成凹槽的C-C截面的剖面图。
图16d是图6中形成凹槽的C-C截面的剖面图。
附图标记：
100、衬底；110、第一沟槽；120、第二沟槽；130、第一隔离层；140、第二隔离层；150、第三隔离层；200、有源柱；300、字线；310、介质层；320、凹槽；330、阻挡层；400、位线；500、隔离结构；D1、第一方向；D2、第二方向。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(Dynamic Random Access Memory，DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
本公开示例性的实施例中提供了一种半导体结构，如图1a、图1b、图1c、图1d、图2所示，本公开示例性的实施例提供的半导体结构，包括：多个有源柱200、环绕有源柱200的周向设置并覆盖有源柱200的部分侧壁的介质层310，以及覆盖部分介质层310的字线300。多个有源柱200中的任意相邻的两个有源柱200被第一沟槽110或第二沟槽120隔开，第一沟槽110和第二沟槽120交叉排布，第二沟槽120的槽宽大于第一沟槽110的槽宽。字线300沿第二沟槽120延伸的方向延伸，并且字线300填充位于相邻的有源柱200之间的部分第一沟槽110。
本实施例的半导体结构，相邻的两条字线300被第二沟槽120中的间隙隔开，第二沟槽120的槽宽大于第一沟槽110的槽宽，相邻的两条字线300之间的距离相距较远，因此相邻的两条字线300之间不会存在导电连接，提升了半导体结构良率和可靠性；同时，本实施例的半导体结构适用于更小特征尺寸的器件结构。
在一些实施例中，如图1a、图1b、图1c、图1d、以及图2所示，第一沟槽110沿第一方向D1延伸，第一沟槽110间隔设置，第二沟槽120沿第二方向D2延伸，第二沟槽120间隔设置，第一方向D1和第二方向D2之间呈一预定夹角相交。有源柱200设置在第一沟槽110和第二沟槽120的交叉处，多个有源柱200呈阵列式排布。
示例性的，预定夹角可以为锐角、直角或钝角，例如为10°～140°，例如可以为20°、50°、90°或120°。在本实施中第一方向D1和第二方向D2垂直，在此情况下，本实施例中的多个有源柱200呈矩阵式排布，多个有源柱200在第一方向D1上被第一沟槽110隔开，在第二方向D2上被第二沟槽120隔开。
如图1a、图1c、图2所示，本实施例中的半导体结构包括沿第二方向D2延伸的多条字线300，每条字线300覆盖沿第二方向排列的每排有源柱200的部分侧壁，介质层310设置在字线300和有源柱200之间。
在一些实施例中，如图1a、图1c、图2所示，字线300的顶面低于有源柱200的顶面，以免字线300之间的间距较小，字线300的顶面在半导体结构的顶面产生电连接导致短路，保证半导体结构的电性能。
在一些实施例中，如图1a、图1c所示，参照图15a、图15c所示，字线300的顶部设置有凹槽320，凹槽320中设置有阻挡层330，阻挡层330覆盖字线300的顶面，阻挡层330的顶面和有源柱200的顶面平齐。在本实施例中，字线300整体设置在半导体结构中，相邻的字线300被隔开，半导体结构与其它的半导体器件连接时，其它的半导体器件不会与字线300直接连接，避免其它的半导体器件与字线300直接连接导致相邻字线300短路。
本实施例的半导体结构，在一些实施例中，如图1a、图1c、图1d、图2所示，半导体结构还包括沿第一方向D1方向延伸的多条位线400，多条位线400设置在第一沟槽110中。位线400对应设置在沿第一方向D1排列的一排有源柱200的下方。
在一些实施例中，如图1a、图1b、图1c、图1d所示，半导体结构还包括隔离结构500，隔离结构500设置在第一沟槽110和第二沟槽120中，隔离结构500填充相邻有源柱200之间的间隙，以及相邻字线300之间的间隙，以及相邻位线400之间的间隙以及字线300与位线400之间的间隙。
本实施例的半导体结构，通过隔离结构500隔离半导体结构中的有源柱200、字线300、位线400，以使半导体结构中的上述元件保持独立，避免相邻元件之间发生导电干扰影响半导体结构的电性能。
在一些实施例中，如图2所示，第二沟槽120的槽宽和第一沟槽110的槽宽的比值为1.5～5:1，例如2：1、3：1、4：1等。在上述范围内时，使得在有源柱200的周围形成字线300时，第一沟槽110的填充速度大于第二沟槽120的填充速度，亦即第一沟槽110被导电金属完全填充时，第二沟槽120中部分区域未被填充，具有间隙，通过回刻去除第二沟槽120中的填充材料即可形成多条独立设置的字线300，降低了形成字线300的难度；且第二沟槽120的宽度较大，相邻的两条字线300被该间隙隔开，相邻的两条字线300之间不会存在导电连接，提升了半导体结构良率和可靠性。
本公开示例性的实施例中提供一种半导体结构的制作方法，下面结合图1a至图15d对本实施例中的半导体结构的制作方法进行说明。
如图3所示，本公开一示例性的实施例提供了一种半导体结构的制作方法，包括如下步骤：
步骤S110：提供多个有源柱，任意相邻的两个有源柱被第一沟槽或第二沟槽隔开，第一沟槽和第二沟槽交叉排布，第二沟槽的槽宽大于第一沟槽的槽宽。
如图6所示，第一沟槽110沿第一方向D1延伸，第一沟槽110间隔设置，第二沟槽120沿第二方向D2延伸，第二沟槽120间隔设置，第一方向D1和第二方向D2之间呈一预定夹角相交。有源柱200设置在相邻的两条第一沟槽110和相邻的两条第二沟槽120的交叉处，多个有源柱200呈阵列式排布，通过第一沟槽110和第二沟槽120定义出字线300的位置，实现自对准字线，从而在第一沟槽110以及120中形成最终的隔离结构500时，可以作为自对准字线的隔离结构。
示例性的，预定夹角可以为锐角、直角或钝角，在本实施中第一方向D1和第二方向D2垂直，在此情况下，本实施例中的多个有源柱200呈矩阵式排布。
如图6所示，多个有源柱200沿第一方向D1形成多列，相邻的两列有源柱200被第一沟槽110隔开；多个有源柱200沿第二方向D2形成多行，相邻的两行有源柱200被第二沟槽120隔开。第二沟槽120的槽宽大于第一沟槽110的槽宽，也即相邻两行有源柱200之间的间距大于相邻两列有源柱200之间的间距，进一步地，第一沟槽110的刻蚀深度大于第二沟槽120的刻蚀深度，以方便后续形成的位线400位于字线300的下方。
在本实施例中，参照图12a、图12b、图12c、图12d，第一沟槽110和第二沟槽120被部分填充，填充第一沟槽110和第二沟槽120的结构还覆盖了部分有源柱200，以使有源柱200部分暴露在第一沟槽110或第二沟槽120中。
步骤S120：形成介质层，介质层环绕有源柱的周向设置。
如图13a、图13b、图13c、图13d所示，可以采用原子层沉积工艺(Atomic LayerDeposition，ALD)或化学气相沉积工艺(Chemical Vapor Deposition，CVD)沉积介质材料，介质材料覆盖有源柱200被第一沟槽110和第二沟槽120暴露出的侧壁。其中，介质层310的介质材料可以包括氧化硅和/或氮氧化硅。
步骤S130：形成沿第二沟槽延伸的方向延伸的字线，字线覆盖介质层，并填充位于相邻的有源柱之间的部分第一沟槽。
如图14a、图14b、图14c、图14d所示，并参照图13a、图13b、图13c、图13d，本实施例中向未被填充的第一沟槽110和第二沟槽120中填充导电材料，由于第二沟槽120的槽宽大于第一沟槽110的槽宽，在相同填充速度下，相邻的有源柱200之间的第一沟槽110被完全填充时，相邻的有源柱200之间的第二沟槽120仅部分填充了导电材料，第二沟槽120的部分区域没有填充导电材料。换言之，在有源柱200形成的阵列中，每行有源柱200中相邻的两个有源柱200之间的第一沟槽110被导电材料完全填充，而每列有源柱200中相邻的两个有源柱200之间的第二沟槽120未被完全填充。在导电材料将位于相邻两列有源柱200之间的第一沟槽110被完全填充后，去除位于相邻两行有源柱200之间的导电材料即可形成多条间隔设置的字线300，每条字线300覆盖一行有源柱200的部分侧壁，介质层310设置在字线300和有源柱200之间。
本实施例的半导体结构的制作方法，通过自对准形成并分隔字线，无需通过光照刻蚀工艺分隔字线，本实施例对工艺要求更低，减少制程工序，节约生产成本。
根据一个示例性实施例，本实施例是对上述实施例的步骤S130中形成沿第二沟槽延伸的方向延伸的字线的说明。
如图4所示，形成字线的过程包括以下步骤：
步骤S131：沉积导电材料，导电材料覆盖介质层、有源柱的顶面和第二沟槽的底面，同时导电材料填充位于相邻的有源柱之间的第一沟槽。
在一些实施例中，沉积导电材料，包括：于反应室中，向反应室内脉冲交替通入第一前驱体和第二前驱体，第一前驱体和第二前驱体化学吸附在介质层、有源柱的顶面和第二沟槽的底面，以及相邻的有源柱之间的第一沟槽上，第一前驱体和第二前驱体之间发生化学反应，形成导电材料。导电材料沉积在有源柱200的侧壁、顶面并填充到第一沟槽110和第二沟槽120中，直至导电材料将位于同一行的相邻两个有源柱200之间的第一沟槽110填满。由于第二沟槽120的宽度大于第一沟槽110的宽度，导电材料填充第一沟槽110的速度大于填充第二沟槽120的速度，使得导电材料将第一沟槽110被填满时，仅在第二沟槽120的表面形成薄层，通过回刻，移除第二沟槽120底部处的导电材料，仅保留侧壁处的导电材料，这样，形成的导电材料在第一沟槽110中连续延伸，并环绕和覆盖有源柱200的部分侧壁，而在第二沟槽120中不连续，被后续形成的第三隔离层150或隔离结构500隔开。。
其中，化学吸附是吸附质分子与固体表面原子(或分子)发生电子的转移、交换或共有，形成吸附化学键的吸附。由于固体表面存在不均匀力场，表面上的原子往往还有剩余的成键能力，当气体分子碰撞到固体表面上时便与表面原子间发生电子的交换、转移或共有，形成吸附化学键的吸附作用。
在一些实施例中，第一前驱体包括过渡金属和/或过渡金属化合物，过渡金属为钛、钽、钴、镍、钨中的一种或两种以上。
示例性的，第一前驱体可以包括钛(Titanium，Ti)、钽(Tantalum，Ta)、钴(Cobalt，Co)、镍(Nickel，Ni)、钨(Tungsten，W)、铪(Hafnium，Hf)中的一种或两种以上。
示例性的，第一前驱体还可以包括一种或两种以上的钛、钽、钴、镍、钨、铪的氧化物。例如，第一前驱体可以包括氧化钛(Titanium Dioxide，TiO2)、五氧化二钽(TantalicOxide，Ta2O5)、氧化钴(Cobaltous oxide，CoO)、氧化镍(Nickel(II)oxide，NiO)、氧化钨(Tungsten trioxide，WO3)、氧化铪(Hafnium(IV)oxide，HfO2等。
示例性的，第一前驱体还可以包括一种或两种以上的钛、钽、钴、镍、钨、铪的卤化物。例如，第一前驱体可以包括四氯化钛(Titanium tetrachloride，TiCl4)、五氯化钽(Tantalic Chloride，TaCl5)、氯化钴(Cobaltous chloride，CoCl2)、氯化镍(NickelChloride，NiCl2)、氯化钨(Tungsten(VI)chloride，WCl6)、四氯化铪(Hafnium(IV)chloride，HfCl4)。
在一些实施例中，第二前驱体为气相前驱体，第二前驱体包括氮源气体。示例性的，第二前驱体可以为氨气(Ammonia，NH3)、氮气(Nitrogen，N2)、三聚氰胺(Melamine，C3H6N6)。
在一些实施例中，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)反应沉积导电材料，原子层沉积工艺对沉积形成的导电材料的厚度的控制更加精准，以使导电材料形成在第二沟槽120中的薄层更薄，能够减小后续回刻第二沟槽120中导电材料的难度，将导电材料分隔为多条独立设置的字线300。
下面以沉积氮化钛作为导电材料对本实施例进行说明：
于原子层沉积反应室中，向原子层沉积反应室内脉冲交替通入四氯化钛和氨气，四氯化钛和氨气在反应室中反应生成氮化钛(Titanium nitride，TiN)，氮化钛沉积在半导体结构暴露出的有源柱200的侧壁和顶面并填充到第一沟槽110和第二沟槽120中，直至氮化钛将位于同一行的相邻两个有源柱200之间的第一沟槽110填满，并在相邻两行有源柱200之间的第二沟槽120中形成薄层。
步骤S132：去除覆盖于有源柱的顶面的导电材料以及覆盖于第二沟槽的底面的导电材料，被保留的导电材料形成字线。
在一些实施例中，干法刻蚀导电材料，干法刻蚀为各向异性刻蚀工艺，以有源柱200的高度方向为竖直方向，干法刻蚀在竖直方向的刻蚀速度大于在水平方向的刻蚀速度，通过刻蚀工艺去除覆盖在有源柱200的顶面的导电材料以及导电材料在第二沟槽120中形成的薄层，被保留的导电材料形成多个独立设置的字线300，相邻的两行字线300被第二沟槽120中的间隙隔开。
本实施例中通过调整第二沟槽和第一沟槽的槽宽的宽度差，以使在相同沉积速度下，第一沟槽的填充速率大于第二沟槽的填充速率，并通过各向异性刻蚀工艺调整刻蚀导电材料时不同方向的刻蚀速度，去除第二沟槽中的导电材料，在第二沟槽中形成间隙，剩余的导电材料被间隙分隔为多条独立设置的字线。本实施例形成的半导体结构的良品率高、电性能优良，本实施例还避免了去除导电材料隔离相邻的字线可能产生的失误，例如，刻蚀不完全导致相邻字线连接在一起，或者光照对准出现误差导致一侧的字线被部刻蚀掉等问题；同时，本实施例还减少了形成字线和隔离字线的生产工序，降低了生产成本，能够进一步满足半导体结构集成化发展，尤其有助于实现全包围栅极结构的半导体结构的尺寸微缩。
如图5所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S210：提供多个有源柱，任意相邻的两个有源柱被第一沟槽或第二沟槽隔开，第一沟槽和第二沟槽交叉排布，第二沟槽的槽宽大于第一沟槽的槽宽。
在本实施例中，提供多个有源柱的过程包括以下步骤：
步骤S211：提供衬底。
衬底100可以由半导体材料制成，其中，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种；半导体材料可以为本征半导体或少量掺杂有掺杂离子的半导体掺杂材料。
步骤S212：在衬底中形成沿第一方向延伸的第一沟槽，第一沟槽在第二方向上等间隔平行排列，第一方向和第二方向相交。
如图7a、图7b、图7c、图7d所示，去除部分衬底100，在衬底100中形成多条第一沟槽110，每条第一沟槽110沿第一方向D1延伸，且多条第一沟槽110间隔设置。
步骤S213：形成第一隔离层，第一隔离层填充第一沟槽。
如图8a、图8b、图8c、图8d所示，并参照图7a、图7b、图7c、图7d，在第一沟槽110中填充隔离材料形成第一隔离层130，隔离材料可以为氧化硅、氮化硅或氮氧化硅。
步骤S214：去除部分衬底和部分第一隔离层，形成沿第二方向延伸的第二沟槽，第二沟槽在第一方向上等间隔平行排列，被保留的部分衬底被第一沟槽和第二沟槽分隔为多个独立设置的有源柱。
如图9a、图9b、图9c、图9d所示，并参照图8a、图8b、图8c、图8d，去除部分衬底100和部分第一隔离层130，在衬底100和第一隔离层130中形成多条第二沟槽120，每条第二沟槽120沿第二方向D2延伸，且多条第二沟槽120间隔设置。第二沟槽120的槽宽大于第一沟槽110的槽宽。多个第一沟槽110并列设置，多个第二沟槽120并列设置，多个第一沟槽110与多个第二沟槽120相互交叉，将衬底100上其余的结构划分为相互独立的多个有源柱200。在一些实施例中，第一方向D1和第二方向D2相互垂直，多个独立设置的有源柱200呈矩阵式排布。
步骤S220：形成位线，位线设置在字线的下方，位线沿第一方向延伸。
在一些实施例中，第一沟槽110的槽深大于第二沟槽120的槽深。如图10a、图10b、图10c、图10d所示，并参照图9a、图9b、图9c、图9d，在第一沟槽110之间形成位线400，每条有源柱200的底部均设置有位线400。
在一些实施例中，形成位线400包括形成金属硅化物，例如可以通过热氧化工艺在有源柱200的侧壁形成氧化层，去除覆盖在第二沟槽120底壁的氧化层，向第二沟槽120下方的衬底100金属，并通过热处理步骤，在有源柱200下方形成多条位线400，多条位线400对应设置在沿第一方向D1排布的多列有源柱200的下方，相邻的位线400被第一沟槽110中的间隙隔开。
在一些实施例中，形成位线400之后，还包括：对位线400上方的有源柱200进行离子注入，对每个有源柱200的两侧分别进行离子注入，每个有源柱200的两侧分别形成源区、漏区，源区、漏区之间形成沟道区。
步骤S230：形成第二隔离层，第二隔离层填充第二沟槽，且第二隔离层在第二沟槽中的填充高度低于有源柱的顶面。
如图11a、图11b、图11c、图11d所示，并参照图10a、图10b、图10c、图10d，沉积隔离材料，隔离材料填充部分第二沟槽120，形成第二隔离层140。也即第二隔离层140覆盖有源柱200的部分侧壁。在一些实施例中，第二隔离层140覆盖源区或漏区。
在一些实施例中，第二隔离层140的材料可以包括氧化硅、氮化硅或氮氧化硅。需要注意的是第二隔离层140的材料和第一隔离层130的材料刻蚀性能不同，从而在刻蚀第一隔离层130形成自对准字线的空间时，第二隔离层140可以作为刻蚀停止层。
步骤S240：回刻第一隔离层，直至第一隔离层的顶面与第二隔离层的顶面平齐。
如图12a、图12b、图12c、图12d所示，并参照图11a、图11b、图11c、图11d，以第二隔离层140为刻蚀停止层，回刻第一隔离层130，以暴露出有源柱200的部分侧壁。
步骤S250：形成介质层，介质层环绕所述有源柱的周向设置。
本实施例的步骤S250的实现方式和上述实施例中步骤S120的实现方式相同，在此，不再赘述。
步骤S260：形成沿第二沟槽延伸的方向延伸的字线，字线覆盖介质层，并填充位于相邻的有源柱之间的部分第一沟槽。
本实施例的步骤S260的实现方式和上述实施例中步骤S130的实现方式相同，在此，不再赘述。
步骤S270：形成第三隔离层，第三隔离层填充第二沟槽中未被填充的区域。
如图15a、图15b、图15c、图15d所示，并参照图14a、图14b、图14c、图14d，沉积隔离材料，隔离材料填充相邻的字线300之间的间隙以及第二沟槽120未被填充的其余区域，形成第三隔离层150。第三隔离层150的材料可以包括氧化硅、氮化硅或氮氧化硅。被保留的第一隔离层130、被保留第二隔离层140以及第三隔离层150共同形成隔离结构500。
步骤S280：在字线的顶面形成凹槽，字线的顶面低于有源柱的顶面。
如图16a、图16b、图16c、图16d所示，并参照图15a、图15b、图15c、图15d，通过干法刻蚀、湿法刻蚀或回刻工艺去除部分导电材料，在字线300的顶面形成凹槽320，以使字线300的顶面低于有源柱200的顶面。
步骤S290：形成阻挡层，阻挡层填充凹槽并覆盖字线的顶面，阻挡层的顶面与有源柱的顶面平齐。
本实施例形成的结构如图1a、图1b、图1c、图1d所示，阻挡材料覆盖在字线300的顶面并填充凹槽320，在凹槽320中形成阻挡结构330，阻挡结构330的顶面和第三隔离层150的顶面平齐。
本实施例的半导体结构，字线的顶面低于有源柱的顶面，以免相邻的字线之间的间距太小，字线在半导体结构的顶面产生电连接导致短路，保证半导体结构的电性能。
本实施例的半导体结构及其制作方法，通过调整第一沟槽和第二沟槽的槽宽，以使第一沟槽和第二沟槽的填充速度不同，实现沉积导电材料的自对准，无需先填充金属，再通过刻蚀制作相邻字线之间的隔离，即可形成多条独立设置的字线，本公开实施例的方法不仅可以满足半导体器件尺寸微缩，例如GAA尺寸微缩，并且可以做到自对准字线和字线间的隔离，不需要光刻刻蚀工艺，例如不需要EUV工艺刻蚀制作出字线间的隔离，也减少了因刻蚀制程的挑战，造成例如包括未能从字线间的隔离中刻蚀开，导致一侧的字线材料被完全刻蚀掉，或者刻蚀不完全，相邻字线连在一起等缺陷的问题，为半导体结构向微缩化方向研发以及量产提供基础。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (15)
1.一种半导体结构，其特征在于，包括：
多个有源柱，多个所述有源柱中的任意相邻的两个所述有源柱被第一沟槽或第二沟槽隔开，所述第一沟槽和所述第二沟槽交叉排布，所述第二沟槽的槽宽大于所述第一沟槽的槽宽；
介质层，所述介质层环绕所述有源柱的周向设置；
字线，所述字线沿所述第二沟槽延伸的方向延伸，所述字线部分覆盖所述介质层，并填充位于相邻的所述有源柱之间的部分所述第一沟槽。
2.根据权利要求1所述的半导体结构，其特征在于，所述字线的顶面设置有凹槽，所述字线的顶面低于所述有源柱的顶面。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构，还包括：
阻挡层，所述阻挡层设置在所述凹槽中并覆盖所述字线的顶面，所述阻挡层的顶面和所述有源柱的顶面平齐。
4.一种半导体结构的制作方法，其特征在于，所述方法包括：
提供多个有源柱，任意相邻的两个所述有源柱被第一沟槽或第二沟槽隔开，所述第一沟槽和所述第二沟槽交叉排布，所述第二沟槽的槽宽大于所述第一沟槽的槽宽；
形成介质层，所述介质层环绕所述有源柱的周向设置；
形成沿所述第二沟槽延伸的方向延伸的字线，所述字线覆盖所述介质层，并填充位于相邻的所述有源柱之间的部分所述第一沟槽。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述形成字线，包括：
沉积导电材料，所述导电材料覆盖所述介质层、所述有源柱的顶面和所述第二沟槽的底面，所述导电材料填充位于相邻的所述有源柱之间的所述第一沟槽；
去除覆盖于所述有源柱的顶面的所述导电材料以及覆盖于所述第二沟槽的底面的所述导电材料，被保留的所述导电材料形成所述字线。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述沉积导电材料，包括：
于反应室中，向所述反应室内脉冲交替通入第一前驱体和第二前驱体，所述第一前驱体和所述第二前驱体化学吸附在所述介质层、所述有源柱的顶面和所述第二沟槽的底面，以及相邻的所述有源柱之间的所述第一沟槽上，所述第一前驱体和所述第二前驱体反应形成所述导电材料。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述第一前驱体包括过渡金属和/或过渡金属化合物。
8.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述第二前驱体为气相前驱体，所述第二前驱体包括氮源气体。
9.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述提供多个有源柱，包括：
提供衬底；
在所述衬底中形成沿第一方向延伸的第一沟槽，所述第一沟槽在第二方向上等间隔平行排列，所述第一方向和所述第二方向相交；
形成第一隔离层，所述第一隔离层填充所述第一沟槽；
去除部分所述衬底和部分所述第一隔离层，形成沿所述第二方向延伸的第二沟槽，所述第二沟槽在所述第一方向上等间隔平行排列，被保留的部分所述衬底被所述第一沟槽和所述第二沟槽分隔为多个独立设置的所述有源柱。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述第一沟槽的刻蚀深度大于所述第二沟槽的刻蚀深度。
11.根据权利要求9或10所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
形成位线，所述位线设置在所述字线的下方，所述位线沿所述第一方向延伸。
12.根据权利要求9或10所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
形成第二隔离层，填充所述第二沟槽，且所述第二隔离层在所述第二沟槽中的填充高度低于所述有源柱的顶面。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
回刻所述第一隔离层，直至所述第一隔离层的顶面与所述第二隔离层的顶面平齐。
14.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
形成第三隔离层，所述第三隔离层填充所述第二沟槽中未被填充的区域。
15.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
在所述字线的顶面形成凹槽，所述字线的顶面低于所述有源柱的顶面；
形成阻挡层，所述阻挡层填充所述凹槽并覆盖所述字线的顶面，所述阻挡层的顶面与所述有源柱的顶面平齐。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111442530.8A CN116209242A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构及其制作方法 |
| PCT/CN2022/089243 WO2023097955A1 (zh) | 2021-11-30 | 2022-04-26 | 半导体结构及其制作方法 |
| US17/809,667 US20230171951A1 (en) | 2021-11-30 | 2022-06-29 | Semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111442530.8A CN116209242A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116209242A true CN116209242A (zh) | 2023-06-02 |
Family
ID=86513418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111442530.8A Pending CN116209242A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116209242A (zh) |
| WO (1) | WO2023097955A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101575818B1 (ko) * | 2009-08-18 | 2015-12-08 | 삼성전자주식회사 | 활성 영역 구조물의 형성방법 |
| CN102522407B (zh) * | 2011-12-23 | 2014-04-09 | 清华大学 | 具有垂直晶体管的存储器阵列结构及其形成方法 |
| TWI549228B (zh) * | 2014-01-29 | 2016-09-11 | 華亞科技股份有限公司 | 動態隨機存取記憶體單元及其製作方法 |
| CN110896074A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 集成电路存储器及其制造方法 |
| US11653488B2 (en) * | 2020-05-07 | 2023-05-16 | Micron Technology, Inc. | Apparatuses including transistors, and related methods, memory devices, and electronic systems |
| CN113066794B (zh) * | 2021-03-17 | 2022-06-24 | 长鑫存储技术有限公司 | 存储单元及其制造方法 |
| CN113629011A (zh) * | 2021-07-02 | 2021-11-09 | 芯盟科技有限公司 | 半导体器件及其制造方法 |
-
2021
- 2021-11-30 CN CN202111442530.8A patent/CN116209242A/zh active Pending
-
2022
- 2022-04-26 WO PCT/CN2022/089243 patent/WO2023097955A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023097955A1 (zh) | 2023-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108878442B (zh) | 动态随机存取存储器及其制造方法 | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| US20070246783A1 (en) | Methods of manufacturing semiconductor devices and semiconductor devices manufactured using such a method | |
| KR20180071463A (ko) | 반도체 메모리 장치 | |
| CN114582809B (zh) | 电容器的制作方法、电容器以及存储器 | |
| US11538810B2 (en) | Wiring structures, methods of forming the same, and semiconductor devices including the same | |
| CN113972175A (zh) | 电容器阵列和用于形成电容器阵列的方法 | |
| CN113053808B (zh) | 半导体结构制作方法及半导体结构 | |
| US10438802B2 (en) | Method of fabricating a semiconductor device | |
| US11177215B2 (en) | Integrated circuit device | |
| CN114068544A (zh) | 半导体结构的制备方法 | |
| CN116209242A (zh) | 半导体结构及其制作方法 | |
| EP4163959A1 (en) | Semiconductor structure and preparation method therefor | |
| US20230171951A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100306183B1 (ko) | 반도체장치및그제조방법 | |
| US20230253255A1 (en) | Manufacturing method for semiconductor structure and semiconductor structure | |
| WO2023130698A1 (zh) | 半导体结构及其制备方法 | |
| CN117135923B (zh) | 半导体结构及其制备方法、电子设备 | |
| US20230019492A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| US20220344341A1 (en) | Semiconductor devices having air gaps | |
| TWI497695B (zh) | 動態隨機存取記憶體及其製造方法 | |
| US20220254786A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| US20230170382A1 (en) | Capacitor and manufacturing method thereof, and semiconductor device | |
| CN115036267A (zh) | 半导体结构及其制备方法 | |
| CN117954424A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |