CN116133373A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN116133373A
CN116133373A CN202110958168.3A CN202110958168A CN116133373A CN 116133373 A CN116133373 A CN 116133373A CN 202110958168 A CN202110958168 A CN 202110958168A CN 116133373 A CN116133373 A CN 116133373A
Authority
CN
China
Prior art keywords
oxide layer
thermal oxidation
oxidation reaction
semiconductor structure
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110958168.3A
Other languages
English (en)
Inventor
张黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110958168.3A priority Critical patent/CN116133373A/zh
Priority to PCT/CN2021/121365 priority patent/WO2023019694A1/zh
Publication of CN116133373A publication Critical patent/CN116133373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本申请公开了一种半导体结构及其制备方法，属于半导体技术领域。半导体结构的制备方法，包括：提供基底；于基底中形成沟槽；在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于沟槽的底部及侧壁，第一氧化层的厚度沿靠近底部的方向逐渐减小。该方法得到的氧化层的厚度沿沟槽的边沿向沟槽的底部方向逐渐减小，使得沟槽内部的氧化层呈阶梯覆盖。由于，沟槽的侧壁和底部形成了厚度不同的氧化层，该较厚的侧壁可以降低栅极漏电，较薄的底部可以加强栅极的控制能力，因此，该方法可以提高半导体结构的可靠性，提高产品良率。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构及其制备方法。
背景技术
存储器中包括多个存储单元，每个存储单元包含一个MOS晶体管和一个存储电容，MOS晶体管是金属氧化物半导体场效应晶体管(Metal-Oxide-Semi-conductor FieldEffect Transistor)的简称。
根据摩尔定律，存储器器件尺寸将会越来越小，MOS晶体管的沟道长度也在不断变短，短沟道效应会导致半导体器件失效，导致良率降低。
发明内容
本申请的目的是提供一种半导体结构及其制备方法以至少解决现有半导体器件由于短沟道效应，导致良率降低的问题。
本申请的技术方案如下：
根据本申请实施例，提供了一种字线结构的制备方法，该方法可以包括：提供基底；于所述基底中形成沟槽；在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
在本申请的一些可选实施例中，所述第一热氧化反应的反应温度可以为800-1100摄氏度。
在本申请的一些可选实施例中，所述第一热氧化反应的气体可以包括：O2、H2，以及N2；其中，所述H2与所述N2的流量比满足下式：
QH2＜4％*QH2/(QN2+QH2)；
其中，QH2为所述第一热氧化反应通入所述H2的流量，QN2为所述第一热氧化反应所述通入N2的流量。
在本申请的一些可选实施例中，所述第一热氧化反应的气体可以包括：O2、H2，以及惰性气体；其中，所述H2与所述惰性气体的流量比满足下式：
QH2＜3％*QH2/(Q惰+QH2)；
其中，QH2为第一热氧化反应通入所述H2的流量，Q惰为第一热氧化反应通入所述惰性气体的流量。
在本申请的一些可选实施例中，所述制备方法还可以包括：对所述第一氧化层进行退火。
在本申请的一些可选实施例中，所述制备方法还可以包括：于所述第一氧化层上，进行预设压力的第二热氧化反应形成第二氧化层，所述预设压力小于第一热氧化反应的反应压力；
在本申请的一些可选实施例中，所述第二热氧化反应的反应温度可以为800-1100摄氏度。
在本申请的一些可选实施例中，所述预设压力可以为0-20托。
在本申请的一些可选实施例中，所述第二热氧化反应的气体可以包括含氧气体和H2。
在本申请的一些可选实施例中，所述H2与所述含氧气体的流量比可以满足下式：
QH2＜30％*QH2/(Q含+QH2)；
其中，QH2为所述第二热氧化反应通入所述H2的流量，所述Q含为所述第二热氧化反应通入所述含氧气体的流量。
在本申请的一些可选实施例中，所述第一氧化层与所述第二氧化层的厚度比的范围可以为1/4至2/3。
在本申请的一些可选实施例中，所述制备方法还可以包括：于所述第二氧化层的表面形成阻挡层；于所述沟槽中填充导电金属，所述导电金属覆盖所述阻挡层的表面。
根据本申请实施例第二方面，还提供了一种半导体结构，该半导体结构可以包括：具有沟槽的基底；第一氧化层，覆盖所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
在本申请的一些可选实施例中，所述半导体结构还可以包括：第二氧化层，覆盖所述第一氧化层的表面；阻挡层，覆盖所述第二氧化层的表面；导电金属，填充于所述沟槽中，所述导电金属覆盖所述阻挡层的表面。
在本申请的一些可选实施例中，所述第一氧化层和第二氧化层可以作为栅介质层。
本申请实施例方法通过提供基底，于基底中形成沟槽，并在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于沟槽的底部及侧壁，第一氧化层的厚度沿靠近底部的方向呈梯度降低。该方法得到的氧化层的厚度沿沟槽的边沿向的底部方向逐渐减小，使得沟槽内部的氧化层呈阶梯覆盖。本申请实施例中的获得氧化层结构可以作为半导体存储器件的栅介质层，继而可以与阻挡层、导电金属构成栅极结构，以及形成字线结构，此时，由于沟槽的侧壁和底部形成了厚度不同的氧化层，该较厚的侧壁可以降低栅极漏电，较薄的底部可以加强栅极的控制能力，因此，该方法可以提高半导体结构的可靠性，提高产品良率。
附图说明
图1是本申请一示例性实施例的半导体结构的制备方法流程示意图；
图2-图6是本申请一示例性实施例的半导体结构的制备过程结构变化图；
图7是本申请另一示例性实施例的半导体结构的制备方法流程示意图
图8-图9是本申请另一示例性实施例的半导体结构的制备过程结构变化图；
图10-图12是本申请一示例性实施例的半导体结构示意图。
具体实施方式
为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
根据摩尔定律，存储器器件尺寸将会越来越小，场效应管的沟道长度也在不断变短，短沟道效应导致器件失效，良率降低。发明人研究发现采用埋入式字线设计可以减少短沟道效应导致器件失效，通过蚀刻的方法在硅基底得到凹槽结构，再通过热氧化工艺在凹槽结构的侧壁和底部形成厚度均匀的氧化层。但是，该方法使得通过蚀刻得到的侧壁硅晶格容易受损，容易导致栅极漏电，从而导致良率降低。为此，本申请提供一种字线结构及其制备方法、半导体结构及其制备方法以解决该问题。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的字线结构的制备方法进行详细地说明。
如图1所示，在本申请实施例的第一方面，提供了一种半导体的制备方法，该方法可以包括：
S110：提供基底1；
S120：于基底1中形成沟槽11；
S130：在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层21于沟槽11的底部及侧壁，第一氧化层21的厚度沿靠近底部的方向逐渐减小；
本实施例方法通过控制500～800托的反应压力下，使得在通入O2进行热氧化时，在沟槽11内顶部向底部的区域的氧气浓度呈逐渐降低，进而使得在沟槽11内壁形成的第一氧化层21的厚度呈阶梯覆盖。如图4所示，沟槽11的侧壁和底部形成了厚度不同的第一氧化层21，侧壁处的第一氧化层21具有理想厚度，可以避免蚀刻基底得到沟槽11而产生一些缺陷的问题，例如该第一氧化层21可以有效地降低栅极漏电，底部处的第一氧化层21厚度较薄，可以加强栅极的控制能力，提高字线结构的可靠性，进而提半导体结构产品的良率。
为了更清楚的描述，接下来对上述方法步骤进行分别描述：
首先实施步骤S110：提供基底1，如图2所示。
本步骤的基底1的材料包括但不限于硅晶体或锗晶体、绝缘缘体上硅(SiliconOnInsulator，SOI)结构或硅上外延层结构、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟)、合金半导体(例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合)。
实施步骤S120：于基底1中形成沟槽11，如图3所示。
本步骤可以是在基底1上形成掩膜，利用光刻及刻蚀工艺在基底1上形成沟槽11，该沟槽11可以为字线沟槽，从而在该字线沟槽内进行后续的沉积工艺，获得字线结构。所述基底1内除了包括形成埋入式的字线结构之外，可以包括形成其他半导体结构，此处不作限定。
示例性的，在形成沟槽11前，在基底1的表面还形成氧化物隔离层，氧化物隔离层未覆盖沟槽11内表面，而是仅覆盖基底1上表面。氧化物隔离层可在后续工艺中保护基底1的上表面，避免其被刻蚀。
本步骤是为了解决短沟道效应导致半导体器件失效实效的问题，本实施例利用埋入式字线的方式进行解决短沟道效应，首先在基底1上，利用刻蚀手段形成沟槽11，得到了具有沟槽11的基底1，本实施例的基底是硅晶体基底，但是，这样通过蚀刻得到的沟槽11侧壁硅晶格容易受损，硅晶格受损容易导致栅极漏电，进而导致半导体器件良率降低。因此，为了解决这个问题引出下一步骤S130。
实施步骤S130：在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层21于沟槽11的底部及侧壁，第一氧化层21的厚度沿靠近底部的方向逐渐减小，如图4局部放大区域A所示。
本步骤是为了解决硅晶格受损导致栅极漏电的问题，在沟槽11内壁表面形成第一氧化层21，该第一氧化层21可以有效的防止硅晶格受损，进而防止了漏电的发生。在沟槽11内壁表面形成第一氧化层21可以是通过在压力为500～800托的环境下，进行第一热氧化反应，在沟槽11内部形成第一氧化层21，在压力为500～800托，例如700托、760托的条件下，反应气体在沟槽11内分布并不均匀，在沟槽11的槽口附近反应气体的浓度较高，沟槽11的槽底反应气体的浓度较低，因此，在发生热氧化反应过程中会在沟槽11内壁会形成厚度呈梯度降低趋势的氧化层，沟槽11内氧化层的厚度沿沟槽的边沿向沟槽11的底部方向，氧化层的厚度逐渐减小。
本步骤中，第一热氧化反应的反应温度可以为800-1100摄氏度，例如反应温度可以为800摄氏度、850摄氏度、900摄氏度、950摄氏度、1000摄氏度、1050摄氏度、1100摄氏度。在800-1100摄氏度范围内形成的氧化层较为致密，可以有效防止漏电。
第一热氧化反应的气体可以包括：O2、H2，以及N2；其中，H2与N2的流量比满足下式：
QH2＜4％*QH2/(QN2+QH2)；
其中，QH2为第一热氧化反应通入H2的流量，QN2为第一热氧化反应通入N2的流量，所述H2与N2的流量比可以是完成第一氧化层21的生长过程的流量比值，例如为2％、3％。该氧化过程中通入O2的氛围内间歇性地通入上述范围内的H2和N2，调整形成第一氧化层21的梯度厚度以及降低膜层缺陷。
第一热氧化反应的反应气体也可以包括：O2、H2，以及惰性气体；其中，所述H2与所述惰性气体的流量比满足下式：
QH2＜3％*QH2/(Q惰+QH2)；
其中，QH2为第一热氧化反应通入所述H2的流量，Q惰为第一热氧化反应通入所述惰性气体的流量，所述H2与惰性气体的流量比可以是完成第一氧化层21的生长过程的流量比值，例如为2％、2.5％。该氧化过程中通入O2的氛围内间歇性地通入上述范围内的H2和惰性气体，所述惰性气体可以列举Ar、Ne、He，调整形成第一氧化层21的梯度厚度以及降低膜层缺陷。
示例性的，该第一热氧化反应例如为原位水汽氧化反应，反应压力是在常压条件进行的，例如为760托，反应温度是900摄氏度，反应气体包括：H2、N2及氧化剂O2，其中，H2与N2的流量比为3％。该氧化过程持续通入O2，H2和N2为间歇性地通入。通过该示例性的方法得到半导体结构在沟槽11的底部及侧壁形成致密的氧化介质层，并且该氧化介质层厚度沿靠近底部的方向呈梯度降低。可有以有效降低沟槽11侧壁漏电以及增加电场控制能力。
另一示例性的，该第一热氧化反应为原位水汽氧化反应，反应压力是在常压条件进行的，例如为760托，该原位水汽氧化的反应温度是900摄氏度；第一热氧化反应的气体包括：Ar、H2及氧化剂O2，其中，H2与Ar的流量比比2％。该氧化过程持续通入O2，Ar和H2为间歇性地通入。通过该示例性的方法得到半导体结构在沟槽11的底部及侧壁形成了致密的氧化介质层，并且该氧化介质层厚度沿靠近底部的方向呈梯度降低。可有以有效降低沟槽11侧壁漏电以及增加电场控制能力。
在本申请的一些可选实施例中，在进行第一热氧化反应形成第一氧化层21于沟槽11的底部及侧壁之后，提高第一氧化层21的质量，所述半导体结构的制备方法还可以包括：对第一氧化层21进行退火，提高所述第一氧化层21的致密度，该退火温度例如为800-1100摄氏度，例如800摄氏度、850摄氏度，该退火温度可以大于等于第一热氧化的反应温度，保证第一氧化层21的质量，屏蔽硅晶格受损缺陷，提高半导体器件良率。
在本申请的一些可选实施例中，所述半导体结构的制备方法还包括于所述沟槽11中形成阻挡层3以及填充导电金属4，如图5和图6所示，所述阻挡层3覆盖所述第一氧化层21的表面，所述导电金属4覆盖阻挡层3的表面，该第一氧化层21作为栅介质层2，与阻挡层3、导电金属4作为例如半导体器件的栅极结构，以及字线结构，如图6所示。
如图7所示，在本申请的一些可选实施例中，提供一种半导体结构的制备方法，该方法可以包括：
S710：提供基底1；
S720：于基底1中形成沟槽11；
S730：在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层21于沟槽11的底部及侧壁，第一氧化层21的厚度沿靠近底部的方向逐渐减小；
S740：于第一氧化层21上，进行预设压力的第二热氧化反应形成第二氧化层22，预设压力小于第一热氧化反应的反应压力。
如图8所示，在本实施例中，在本实施例中对第一热氧化层21不进行退火，而是在第一氧化层21的表面进行第二热氧化工艺，在第一热氧化层21的表面形成第二氧化层22，通过第一氧化层21与第二氧化层22共同作为栅介质层2。其中，第一氧化层21侧壁较厚，而底部得到较薄，再通过第二热氧化反应沿着第一氧化层21结构继续生成第二氧化层22，这样在完成整体栅介质层2厚度增加的同时，对第一氧化层21进行退火，提高栅介质层2的可靠性，也有效地利用了能源，如图9所示。并且，得到的字线结构可以降低栅极漏电，进而提高了接下来制造而成的半导体器件的可靠性。
在本申请的一些可选实施例中，第二热氧化反应的反应温度可以为800-1100摄氏度。示例性的，反应温度可以为800摄氏度、850摄氏度、900摄氏度、950摄氏度、1000摄氏度、1050摄氏度、1100摄氏度。在800-1100摄氏度范围内形成的氧化层较为致密，可以有效防止漏电。
示例性的，控制第二热氧化反应的反应温度与第一热氧化反应的反应温度保持一致时可以保证栅介质层2的膜层质量。
在本申请的一些可选实施例中，预设压力为0-20托，例如0托、5托、10托。在压力为0-20托条件下的气体在沟槽11内顶部至底部的区域分布较为均匀，在沟槽11内的气体的浓度较为均匀，因此，该预设压力下的第二热氧化工艺形成的第二氧化层22厚度均匀，与500～800托的第一热氧化工艺相互配合，在第一氧化层21的基础上，增厚第一氧化层21，获得栅介质层2，其厚度呈阶梯覆盖，栅介质层2的侧壁比底部更厚的结构，防止侧壁蚀刻缺陷导致漏电，同时较薄的底部可以加强栅极的控制能力。
在本申请的一些可选实施例中，第二热氧化反应的气体可以包括含氧气体和H2，所述含氧气体可以列举O2、NO、N2O，这些为第二热氧化反应提供氧源，与第一热氧化反应中不同的是，第一热氧化过程需要采用纯氧O2，避免无法获得预期结构的第一氧化层21，而第二热氧化反应使用含氧气体即可，并没有特别的限定。
本实施例中的H2为间歇性通入，保证氧化性气体均匀分布，可以使第二氧化层22厚度均匀。
在本申请的一些可选实施例中，第二热氧化反应的气体可以包括：含氧气体和H2；
QH2＜30％*QH2/(Q含+QH2)；
其中，QH2为第二热氧化反应通入H2的流量，Q含为第二热氧化反应通入含氧气体的流量，例如18％、22％、28％、30％。该氧化过程中通入含氧气体的氛围内间歇性地通入上述范围内的H2，形成第二氧化层22以及降低膜层缺陷。
本实施例中的H2为间歇性通入，保证氧化性气体均匀分布，可以使栅介质层2厚度均匀。
在本申请的一些可选实施例中，第一氧化层21与第二氧化层22的厚度比的范围可以为1/4至2/3。
示例性的，可以控制第一氧化层21的生长厚度为栅介质层2厚度的20-40％，例如20％，可以保证第二氧化层22的生长厚度为栅介质层2厚度的60-80％，例如80％。
如图10所示，在本申请实施例的还提供一种半导体结构，该结构可以包括：
具有沟槽11的基底1；
第一氧化层21，覆盖于沟槽11的底部及侧壁，第一氧化层21的厚度沿靠近底部的方向逐渐减小。
本实施例中基底1的材料包括但不限于硅晶体或锗晶体、绝缘缘体上硅(SiliconOnInsulator，SOI)结构或硅上外延层结构、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟)、合金半导体(例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合)。
本实施例半导体结构的沟槽11侧壁和底部形成了厚度不同的氧化层，该氧化层可以降低栅极漏电以及增加栅极的控制能力，因此，该半导体结构的可靠性较高，生产良率也较高。
在本申请的一些可选实施例中，还可以包括：第二氧化层22，覆盖第一氧化层21的表面；阻挡层3，覆盖所述第二氧化层22的表面；导电金属4，填充于所述沟槽11中，所述导电金属4覆盖所述第二氧化层22的表面。
其中，阻挡层3例如可以采用氮化钛、氮化钽，导电金属4的材料包括但不限于金属或金属合金，例如，钨、铝、铜及其合金等。
在沟槽11内填充导电材料，形成导电金属4，导电金属4的顶端可以低于沟槽11上缘。
如图10所示，在本申请的一些可选实施例中，在形成字线结构中，沟槽11，作为字线沟槽，并在该字线沟槽内形成栅氧化层，栅氧化层可以使用本申请中由第一热氧化层21和/或第二热氧化层22构成的氧化层2，其用于栅极与基底1之间的绝缘。可采用热氧化法形成栅介质层2。栅介质层2至少覆盖沟槽11内侧壁，栅介质层2与沟槽11的形状相同，例如，沟槽11为U形，则栅介质层2也为U形。在本申请的一些可选实施例中，在本具体实施方式中，栅介质层2还向外延伸覆盖氧化物隔离层的上表面。
如图11所示，在栅介质层2上形成阻挡层3，阻挡层3至少覆盖栅介质层2的内侧壁。阻挡层3的形状与栅介质层2的形状相同，例如，栅介质层2的形状为U形，则阻挡层3的形状也为U形。阻挡层3的材料包括但不限于金属氮化物，例如是氮化钛或氮化钽。在本具体实施方式中，阻挡层3除覆盖栅介质层2的内侧壁外，还覆盖栅介质层2的上表面。
如图11所示，在阻挡层3上形成导电金属4，导电金属4至少充满沟槽11。导电金属4的材料包括但不限于金属或金属合金，例如，钨、铝、铜及其合金。在该步骤实施完毕，导电金属4形成在阻挡层3上，且导电金属4至少充满沟槽11，即导电金属4填充阻挡层3的内侧壁形成的空隙中。在本具体实施方式中，导电金属4不仅填充阻挡层3的内侧壁形成的空隙而且还覆盖阻挡层3的上表面。
如图12所示，刻蚀去除部分导电金属4及阻挡层3，仅保留部分位于沟槽11内的导电金属4及阻挡层3。在执行完该步骤后，导电金属4的顶端低于沟槽11上缘。在本具体实施方式中，阻挡层3的顶端低于导电金属4的顶端。在其他具体实施方式中，阻挡层3的顶端也可与导电金属4的顶端平齐，或者阻挡层3的顶端高于导电金属4的顶端。
在本实施例中，可以分多次刻导电金属4，使导电金属4的顶端呈中间高两边低的阶梯型构型。具体地说，分多次沿垂直导电金属4顶端的方向刻蚀导电金属4，使导电金属4顶端呈中间高两边低的阶梯型构型。使导电金属4的顶端呈中间高两边低的阶梯型构型的一种方法是沿导电层顶端的边缘向导电层的顶端的中心方向，多次刻蚀导电金属4，使导电金属4的顶端呈中间高两边低的阶梯型构型。相较于现有的字线结构的顶端为平板构型而言，阶梯型字线结构的顶端高于现有的字线结构的顶端，增大了字线结构的面积，降低了字线结构的电阻，增加了栅极对沟道的控制能力，提高晶体管驱动电流的能力。在垂直于字线结构的顶端的方向上，虽然阶梯型字线结构的顶端的最高点距离漏极的距离减小，但是采用台阶构型，其顶端的最高点与漏极在平行于字线结构的顶端的方向上的距离并未减小很多，不足以产生漏电流。也就是说，阶梯型字线结构在降低字线结构的电阻的同时还能够避免产生GIDL效应。
本实施例半导体结构可以作为最终获得的半导体器件的字线结构，在沟槽11的侧壁和底部形成了致密的氧化层，该栅氧化层的厚度沿字线沟槽的边沿向字线沟槽的底部方向逐渐减小，使得字线沟槽内部的栅氧化层呈阶梯覆盖。由于，字线沟槽侧壁和底部形成了厚度不同的栅氧化层，较厚的侧壁可以降低栅极漏电，较薄的底部可以加强栅极的控制能力，因此，该方法可以提高半导体结构的可靠性，提高产品良率。
当然，在其他的一些实施例中，本申请实施例公开的氧化层还可以作为其他电介质材料使用，例如隔离沟槽的填充材料、阻挡材料，任何在沟槽内形成的氧化层，均应当涵盖在本申请要求保护的范围内，本本申请的氧化层可以改善沟槽侧壁的刻蚀缺陷。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
于所述基底中形成沟槽；
在压力为500～800托的环境下，进行第一热氧化反应形成第一氧化层于所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的反应温度为800-1100摄氏度。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的气体包括：O2、H2，以及N2；
其中，所述H2与所述N2的流量比满足下式：
QH2＜4％*QH2/(QN2+QH2)；
其中，QH2为所述第一热氧化反应通入所述H2的流量，QN2为所述第一热氧化反应所述通入N2的流量。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一热氧化反应的气体包括：O2、H2，以及惰性气体；
其中，所述H2与所述惰性气体的流量比满足下式：
QH2＜3％*QH2/(Q惰+QH2)；
其中，QH2为第一热氧化反应通入所述H2的流量，Q惰为第一热氧化反应通入所述惰性气体的流量。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：对所述第一氧化层进行退火。
6.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：
于所述第一氧化层上，进行预设压力的第二热氧化反应形成第二氧化层，所述预设压力小于第一热氧化反应的反应压力。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二热氧化反应的反应温度为800-1100摄氏度。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述预设压力为0-20托。
9.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二热氧化反应的气体包括含氧气体和H2。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述H2与所述含氧气体的流量比满足下式：
QH2＜30％*QH2/(Q含+QH2)；
其中，QH2为所述第二热氧化反应通入所述H2的流量，所述Q含为所述第二热氧化反应通入所述含氧气体的流量。
11.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一氧化层与所述第二氧化层的厚度比的范围为1/4至2/3。
12.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：
于所述第二氧化层的表面形成阻挡层；
于所述沟槽中填充导电金属，所述导电金属覆盖所述阻挡层的表面。
13.一种半导体结构，其特征在于，包括：
具有沟槽的基底；
第一氧化层，覆盖所述沟槽的底部及侧壁，所述第一氧化层的厚度沿靠近所述底部的方向逐渐减小。
14.根据权利要求13所述的半导体结构，其特征在于，还包括：
第二氧化层，覆盖所述第一氧化层的表面；
阻挡层，覆盖所述第二氧化层的表面；
导电金属，填充于所述沟槽中，所述导电金属覆盖所述阻挡层的表面。
15.根据权利要求14所述的半导体结构，其特征在于，所述第一氧化层和第二氧化层作为栅介质层。
CN202110958168.3A 2021-08-20 2021-08-20 半导体结构及其制备方法 Pending CN116133373A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110958168.3A CN116133373A (zh) 2021-08-20 2021-08-20 半导体结构及其制备方法
PCT/CN2021/121365 WO2023019694A1 (zh) 2021-08-20 2021-09-28 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110958168.3A CN116133373A (zh) 2021-08-20 2021-08-20 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116133373A true CN116133373A (zh) 2023-05-16

Family

ID=85239757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110958168.3A Pending CN116133373A (zh) 2021-08-20 2021-08-20 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN116133373A (zh)
WO (1) WO2023019694A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694769B2 (ja) * 2003-01-27 2011-06-08 エルピーダメモリ株式会社 半導体装置の製造方法
KR20100033918A (ko) * 2008-09-22 2010-03-31 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
KR101139987B1 (ko) * 2010-07-15 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN109216359B (zh) * 2017-07-04 2022-06-03 华邦电子股份有限公司 存储器装置及其制造方法
CN110310992B (zh) * 2018-03-27 2021-08-17 无锡华润上华科技有限公司 沟槽分离栅器件及其制造方法
CN111883592B (zh) * 2020-08-06 2023-08-22 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN112309974A (zh) * 2020-10-27 2021-02-02 杭州士兰微电子股份有限公司 双向功率器件及其制造方法

Also Published As

Publication number Publication date
WO2023019694A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
TWI677909B (zh) 半導體裝置的形成方法、鰭式場效電晶體裝置及其形成方法
TWI749275B (zh) 半導體裝置及其製造方法
US10734524B2 (en) Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
US20150001588A1 (en) Semiconductor device and method for manufacturing same
US11798984B2 (en) Seamless gap fill
US11398482B2 (en) Semiconductor device and method
KR102293862B1 (ko) 반도체 소자의 제조 방법
US10643902B2 (en) Semiconductor device and method for atomic layer deposition of a dielectric over a substrate
US20210134667A1 (en) Semiconductor Device and Method
TW201735190A (zh) 半導體裝置及其製造方法
TW202030838A (zh) 半導體裝置及其形成方法
TW201320197A (zh) 製造半導體元件的方法
EP3032575B1 (en) Method for forming an electrical contact.
US11164957B2 (en) Semiconductor device with adhesion layer and method of making
KR20220043829A (ko) 비아 개구의 에칭 프로파일 제어
TW202349470A (zh) 半導體裝置及其製造方法
CN116133373A (zh) 半导体结构及其制备方法
US11342228B2 (en) Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
TWI764050B (zh) 半導體裝置及其形成方法
CN104217957A (zh) 晶体管及其形成方法
US20200027966A1 (en) Semiconductor device and manufacture thereof
CN106571341A (zh) 半导体结构及其形成方法
US20240087947A1 (en) Semiconductor device and method of manufacturing
US20230066449A1 (en) Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
US11923433B2 (en) Fin field-effect transistor and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination