CN116130466B - 降低寄生电容的米勒补偿电容及其制备方法 - Google Patents

Abstract

本发明公开一种降低寄生电容的米勒补偿电容及其制备方法，米勒补偿电容包括P型衬底、阱结构和MOM电容，阱结构形成于P型衬底的上表面，且阱结构的顶面与P型衬底的顶面相平齐；MOM电容设于阱结构的上表面；MOM电容MOM电容的一端与两级运算放大器的第一级输出节点电连接，MOM电容的另一端与两级运算放大器的输出端口电连接；所述阱结构的阱电位电连接至两级运算放大器的输出端口。本发明还公开一种包含所述米勒补偿电容的两级运算放大器。此种技术方案通过在金属MOM电容与衬底之间增加N阱或P阱，并将该N阱或P阱的阱电位连接至两级运算放大器输出端口，增大了该米勒补偿电容的单位容值，降低MOM电容对衬底的寄生电容。

Description

降低寄生电容的米勒补偿电容及其制备方法

技术领域

本发明属于电子电路技术领域，特别涉及一种能够降低寄生电容的米勒补偿电容及其制备方法，以及一种运算放大器。

背景技术

运算放大器是许多模拟系统和混合信号系统中的一个完整部分，不同设计要求和复杂程度的运放被用来实现电路中的各种功能。两级或者多级运放因为可以同时满足实现高增益和大输出摆幅的要求更被广泛使用，两级或者多级运放输出电阻都比较大且各级之间存在一定的寄生电容而导致极点之间的距离不够大，需要进行补偿才能稳定工作，进行补偿的方法通常都是使用米勒补偿电容技术。而在高压运算放大器中，由于输出电压摆幅比较宽，要求米勒补偿电容能够承受比较高的电压差，因此最常使用的电容为金属MOM电容。

配合图1所示，金属MOM电容用于高压运算放大器时，以牺牲单位面积容值的方法能够耐受较高的工作电压，因此，在使用相同容值的电容条件下，MOM电容需要占用更大的面积。在集成电路生产工艺中，较大面积的MOM电容会在米勒补偿节点A点引入一个对芯片衬底较大的寄生电容，图1中的C1和C2即为金属MOM电容的正负电极金属壁对芯片衬底的寄生电容，Cc为米勒补偿理论电容值。采用这种结构后，高频信号通过C1、C2对地产生了一条新的通路，从而会恶化电路系统的相位裕度，因此有待改进。

发明内容

本发明的目的，在于提供一种降低寄生电容的米勒补偿电容及其制备方法，能够降低两级运放的寄生电容，提高运放的稳定性。

为了达成上述目的，本发明的解决方案是：

一种降低寄生电容的米勒补偿电容，应用于两级运算放大器中；包括P型衬底、阱结构和MOM电容，其中，阱结构形成于P型衬底的上表面，且阱结构的顶面与P型衬底的顶面相平齐；MOM电容设于阱结构的上表面，MOM电容的一端与两级运算放大器的第一级输出节点电连接，MOM电容的另一端与两级运算放大器的输出端口电连接；所述阱结构的阱电位电连接至两级运算放大器的输出端口，从而增大米勒补偿电容的单位容值，进而降低MOM电容对衬底的寄生电容；

所述阱结构采用N阱或P阱；所述MOM电容包括n层金属层，n=1,2,3,…。

上述MOM电容的金属层的层数为2层或多于2层时，相邻金属层之间通过接触孔相连。

一种降低寄生电容的米勒补偿电容的制备方法，应用于两级运算放大器中，用于制备如前所述的降低寄生电容的米勒补偿电容；包括如下步骤：

步骤1，在P型衬底上表面沉积薄膜层；

步骤2，利用光刻工艺对沉积薄膜层的P型衬底进行光刻处理，然后向光刻区注入杂质，形成阱结构；

步骤3，在阱结构的上表面淀积并刻蚀金属层形成MOM电容；

步骤4，将MOM电容的一端与两级运算放大器的第一级输出节点电连接，将MOM电容的另一端与两级运算放大器的输出端口电连接，将阱结构的阱电位与两级运算放大器的输出端口电连接，从而形成米勒补偿电容。

上述步骤1的具体内容是，首先，对P型衬底上表面进行热氧化，形成二氧化硅薄层；然后，在形成有二氧化硅薄层的P型衬底上表面淀积氮化硅，形成氮化硅薄膜层。

上述步骤2中，当阱结构采用N阱时，对沉积有氮化硅薄膜层的P型衬底进行光刻处理，形成光刻区，再向该光刻区注入N型杂质，从而形成N阱。

上述步骤2中，当阱结构采用P阱时，首先，对沉积有氮化硅薄膜层的P型衬底进行光刻处理，形成光刻区，再向该光刻区注入N型杂质，从而形成N阱；然后，对形成的N阱进行光刻，再注入P型杂质，形成P阱。

上述步骤3中，当MOM电容具有一层金属层时，在阱结构的上表面淀积一层金属，从而形成金属层；

当MOM电容具有2层或多于2层金属层时，其形成过程是：

步骤a，在阱结构的上表面淀积一层金属，形成第一层金属层；

步骤b，在步骤a形成的金属层上方淀积金属间绝缘物，然后光刻刻蚀出接触孔，在该接触孔内淀积氮化钛和钨导电材料，然后采用化学机械方式研磨平整，在上方继续淀积一层金属，形成第二层金属层；

步骤c，继续在第二层金属层上方重复步骤b，依次形成所有层金属层。

一种两级运算放大器，包含如前所述的降低寄生电容的米勒补偿电容。

采用上述方案后，本发明用于降低两级运算放大器的寄生电容，通过改变现有米勒补偿电容的连接结构，在金属MOM电容与衬底之间增加N阱或P阱，并将该N阱或P阱的阱电位连接至两级运算放大器的输出端口，如此一来，米勒补偿电容相对于芯片衬底的寄生就转换为了对N阱或P阱的寄生，而阱电位接至两级运算放大器的输出端口，本就是米勒补偿电容的其中一端，相当于增大了该米勒补偿电容的单位容值；同时，此种结构会引入一个N阱或P阱对芯片衬底的寄生电容，该寄生电容等效为两级运算放大器输出端口对地的电容，即两级运算放大器的负载电容，而由于两级运算放大器在设计时都具有一定的带负载电容能力，所以此寄生电容不会带来不利影响。因此，通过这样的设计可以提高运放的稳定性，进一步增加米勒补偿电容的单位容值，减小芯片面积，节省成本，安全可靠。

附图说明

图1是现有两级运放电路接入金属MOM电容的等效电路图；

图2是本发明米勒补偿电容的剖视图；

图3是本发明米勒补偿电容的俯视图；

图4是现有两级运放电路接入本发明米勒补偿电容的等效电路图；

图5是本发明米勒补偿电容应用于Class AB轨到轨输入输出两级运放的电路图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

本发明提供一种降低寄生电容的米勒补偿电容，包括P型衬底、阱结构和MOM电容，其中，阱结构形成于P型衬底的上表面，并使阱结构的顶面与P型衬底的顶面相平齐；MOM电容设于阱结构的上表面；所述阱结构可以采用N阱或P阱；MOM电容包含一层或多层金属层，当设置多层金属层时，相邻金属层之间通过金属结构相连接，所述金属层的层数越多，则单位面积的电容值就越大。

如图2和图3所示，是本发明的一个具体实施结构，其阱结构采用N阱，MOM电容设置有3层金属层结构，具体包括P型衬底5、N阱4、第一金属层3、第二金属层2和第三金属层1，其中，N阱4形成于P型衬底5的上表面，所述N阱4的顶面与P型衬底5的顶面相平齐；所述第三金属层1、第二金属层2、第一金属层3由上而下依次设置，且第一金属层3的底面位于N阱4的上表面；所述第三金属层1与第二金属层2之间通过接触孔6相连，第二金属层2与第一金属层3之间通过接触孔7相连；其整体型态可参考图3所示，其中，左右两侧分别为MOM电容的两个端子8，用于分别连接至两级运算放大器中的第一级输出节点（也即第一级放大模块的输出节点）和两级运算放大器输出端口。

配合图4所示，本发明通过在现有的P型衬底5与MOM电容之间增加一个N阱4（或P阱），该阱电位连接至两级运算放大器的输出端口，所述MOM电容的两个端子分别连接两级运算放大器中的第一级输出节点（也即米勒补偿节点A点）与两级运算放大器的输出端口，从而原本的寄生电容C1和C2转换为MOM电容的正负电极金属壁对输出端口的寄生电容，其中，寄生电容C1、C2转换成了C3，这部分电容相当于与米勒补偿电容Cc并联而增大了米勒补偿；C4为增加的阱电位对芯片衬底的额外寄生电容，这部分电容等效为负载电容。

本发明还提供一种两级运算放大器，所述两级运算放大器包含有前述的降低寄生电容的米勒补偿电容，具体是将MOM电容的两端分别连接第一级输出节点与输出端口，并将阱结构的阱电位连接至两级运算放大器的输出端口。如图5所示，本发明应用于Class AB轨到轨输入输出两级运放时，是在运放的输出端口与第一级输出节点之间连接两个米勒补偿电容Cc1、Cc2，具体来说，PMOS管P6的漏极作为第一级运放的第一输出节点A1，NMOS管N6的漏极作为第一级运放的第二输出节点A2，A1、A2为两级运算放大器的主极点，第一级运放的增益为AV1；所述两级运算放大器的输出端口为输出极点（非主极点），第二级运放的增益为AV2；所述米勒补偿电容Cc1的两端分别连接A1和输出极点，米勒补偿电容Cc2的两端分别连接A2和输出极点，此时主极点的等效电容为(1+AV2)Cc，也即将主极点推向低频，与此同时降低了第二级运放的输出电阻，将输出极点向高频推动，从而实现了主极点和输出极点的分离，提高了相位裕度，进而增强了环路稳定性。

本发明实施例还提供一种降低寄生电容的米勒补偿电容的制备方法，包括如下步骤：

步骤1，在P型衬底上表面沉积薄膜；

所述步骤1的具体内容是，首先，对P型衬底上表面进行热氧化，形成一个厚度约20nm的SiO₂薄层，以缓解后续步骤形成的Si₃N₄对Si衬底造成的应力；然后，在形成有SiO₂薄层的P型衬底上表面淀积Si₃N₄，可采用化学气相淀积方法（CVD）形成厚度约250nm的氮化硅薄膜层；

步骤2，利用光刻工艺对沉积薄膜后的P型衬底进行光刻处理，然后利用注入工艺向光刻区注入杂质，形成阱结构；

所述步骤2中，当阱结构采用N阱时，N阱的形成方式是，对形成有氮化硅薄膜层的P型衬底进行光刻处理，形成光刻区，再向该光刻区注入N型杂质，从而形成N阱；其中，所述N型杂质可采用五价磷原子；

所述步骤2中，当阱结构采用P阱时，可首先按照前述步骤形成N阱，然后对形成的N阱进行光刻，再注入P型杂质，形成P阱；其中，所述P型杂质可采用硼原子；

步骤3，在阱结构的上表面淀积并刻蚀金属层，形成MOM电容；

所述步骤3的具体内容是：

步骤31，在阱结构的上表面淀积一层金属，完成第一次金属层的制备；

若MOM电容仅设置一层金属层时，只需要步骤31即可；若需要两层或多于两层金属层，则继续下述步骤32；

步骤32，在步骤31形成的金属层上方淀积金属间绝缘物，然后光刻刻蚀出通孔（接触孔），在该通孔内淀积氮化钛TiN和钨导电材料，然后采用化学机械研磨方式研磨平整，在上方继续淀积一层金属，从而形成第二层金属层结构，且层与层之间实现互连；

当需要形成更多层金属层时，只需要在当前结构的上方继续重复步骤32即可；形成的金属层层数越多，那么成品米勒补偿电容的单位面积容值越大；

步骤4，将MOM电容的一端与两级运算放大器的第一级输出节点（也即图4中的A点）电连接，将MOM电容的另一端与两级运算放大器的输出端口电连接，将阱结构的阱电位与运算放大器的输出端口电连接，从而形成米勒补偿电容。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (8)

1.一种降低寄生电容的米勒补偿电容，应用于两级运算放大器中；其特征在于：包括P型衬底、阱结构和MOM电容，其中，阱结构形成于P型衬底的上表面，且阱结构的顶面与P型衬底的顶面相平齐；MOM电容设于阱结构的上表面，MOM电容的一端与两级运算放大器的第一级输出节点电连接，MOM电容的另一端与两级运算放大器的输出端口电连接；所述阱结构的阱电位电连接至两级运算放大器的输出端口，从而增大米勒补偿电容的单位容值，进而降低MOM电容对衬底的寄生电容；

所述阱结构采用N阱或P阱；所述MOM电容包括n层金属层，n=1,2,3,…。

2.如权利要求1所述的降低寄生电容的米勒补偿电容，其特征在于：所述MOM电容的金属层的层数为2层或多于2层时，相邻金属层之间通过接触孔相连。

3.一种降低寄生电容的米勒补偿电容的制备方法，应用于两级运算放大器中，用于制备如权利要求1或2所述的降低寄生电容的米勒补偿电容；其特征在于包括如下步骤：

步骤1，在P型衬底上表面沉积薄膜层；

步骤2，利用光刻工艺对沉积薄膜层的P型衬底进行光刻处理，然后向光刻区注入杂质，形成阱结构；

步骤3，在阱结构的上表面淀积并刻蚀金属层形成MOM电容；

步骤4，将MOM电容的一端与两级运算放大器的第一级输出节点电连接，将MOM电容的另一端与两级运算放大器的输出端口电连接，将阱结构的阱电位与两级运算放大器的输出端口电连接，从而形成米勒补偿电容。

4.如权利要求3所述的制备方法，其特征在于：所述步骤1的具体内容是，首先，对P型衬底上表面进行热氧化，形成二氧化硅薄层；然后，在形成有二氧化硅薄层的P型衬底上表面淀积氮化硅，形成氮化硅薄膜层。

5.如权利要求4所述的制备方法，其特征在于：所述步骤2中，当阱结构采用N阱时，对沉积有氮化硅薄膜层的P型衬底进行光刻处理，形成光刻区，再向该光刻区注入N型杂质，从而形成N阱。

6.如权利要求4所述的制备方法，其特征在于：所述步骤2中，当阱结构采用P阱时，首先，对沉积有氮化硅薄膜层的P型衬底进行光刻处理，形成光刻区，再向该光刻区注入N型杂质，从而形成N阱；然后，对形成的N阱进行光刻，再注入P型杂质，形成P阱。

7.如权利要求3所述的制备方法，其特征在于：所述步骤3中，当MOM电容具有一层金属层时，在阱结构的上表面淀积一层金属，从而形成金属层；

当MOM电容具有2层或多于2层金属层时，其形成过程是：

步骤a，在阱结构的上表面淀积一层金属，形成第一层金属层；

步骤b，在步骤a形成的金属层上方淀积金属间绝缘物，然后光刻刻蚀出接触孔，在该接触孔内淀积氮化钛和钨导电材料，然后采用化学机械方式研磨平整，在上方继续淀积一层金属，形成第二层金属层；

步骤c，继续在第二层金属层上方重复步骤b，依次形成所有层金属层。

8.一种两级运算放大器，其特征在于：包含如权利要求1或2所述的降低寄生电容的米勒补偿电容。

Images