CN116053203B - 互连结构的制备方法 - Google Patents

互连结构的制备方法 Download PDF

Info

Publication number
CN116053203B
CN116053203B CN202310208483.3A CN202310208483A CN116053203B CN 116053203 B CN116053203 B CN 116053203B CN 202310208483 A CN202310208483 A CN 202310208483A CN 116053203 B CN116053203 B CN 116053203B
Authority
CN
China
Prior art keywords
contact hole
layer
etching
opening
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310208483.3A
Other languages
English (en)
Other versions
CN116053203A (zh
Inventor
何志强
高志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310208483.3A priority Critical patent/CN116053203B/zh
Publication of CN116053203A publication Critical patent/CN116053203A/zh
Application granted granted Critical
Publication of CN116053203B publication Critical patent/CN116053203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种互连结构的制备方法，包括：提供衬底，衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；以图形化的光刻胶层为掩模依次刻蚀硬掩模层和介电层，以形成贯穿硬掩模层的开口和贯穿介电层的接触孔，接触孔的深宽比为12:1~30:1；沿开口的宽度方向刻蚀硬掩模层显露出接触孔的顶部的部分介电层以扩宽开口，且扩宽后的开口的宽度大于接触孔的宽度；采用第一干法刻蚀工艺沿扩宽后的开口刻蚀接触孔的顶部显露的介电层，以使接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构；以及，在接触孔的内壁形成阻挡层，以及在接触孔内填充金属材料形成金属插塞。本发明能够形成导电良好的金属插塞，提高互连结构的稳定性。

Description

互连结构的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构的制备方法。
背景技术
在半导体器件的制备工艺中，中段工艺的接触孔刻蚀完成后，会在接触孔的内壁淀积形成阻挡层，随后用金属材料填充接触孔形成金属插塞。图1为现有技术中互连结构的制备方法中形成阻挡层后的剖面示意图。请参考图1，现大多采用PVD等方式进行接触孔50’的阻挡层80’的淀积，由于接触孔50’的深宽比较大，采用PVD等方式形成阻挡层80’都极易导致接触孔50’的顶部提早封口形成悬垂，即接触孔50’顶部的阻挡层80’较厚，造成后续填充金属材料时阶梯覆盖率差，影响器件良率。
发明内容
本发明的目的在于提供一种互连结构的制备方法，避免在接触孔的顶部形成悬垂或提早封口，利于金属材料的填充，从而形成导电良好的金属插塞，提高互连结构的稳定性。
为了达到上述目的，本发明提供了一种互连结构的制备方法，包括：
提供衬底，所述衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；
以所述图形化的光刻胶层为掩模依次刻蚀所述硬掩模层和所述介电层，以形成贯穿所述硬掩模层的开口和贯穿所述介电层的接触孔，所述接触孔的深宽比为12:1~30:1；
沿所述开口的宽度方向刻蚀所述硬掩模层显露出所述接触孔的顶部的部分所述介电层以扩宽所述开口，且扩宽后的所述开口的宽度大于所述接触孔的宽度；
采用第一干法刻蚀工艺沿扩宽后的所述开口刻蚀所述接触孔的顶部显露的所述介电层，以使所述接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且所述阶梯状结构呈现上宽下窄且逐渐收缩的形貌；以及，
在所述接触孔的内壁形成阻挡层，以及在所述接触孔内填充金属材料形成金属插塞。
可选的，沿所述开口的宽度方向刻蚀所述硬掩模层的步骤包括：
在所述接触孔中填充有机材料层；
采用第二干法刻蚀工艺沿所述开口的宽度方向刻蚀所述硬掩模层；以及，
去除所述有机材料层。
可选的，所述第二干法刻蚀工艺的刻蚀气体包括O2、H2和N2。
可选的，在形成所述接触孔之后，去除所述图形化的光刻胶层。
可选的，所述第一干法刻蚀工艺包括依次执行的第一阶段和第二阶段，采用所述第一干法刻蚀工艺沿扩宽后的所述开口刻蚀所述接触孔的顶部显露的所述介电层的步骤包括：
在所述第一阶段，沿扩宽后的所述开口刻蚀去除所述接触孔的第一顶面显露的所述介电层的部分厚度，以显露出所述接触孔的第二顶面；以及，
在所述第二阶段，沿扩宽后的所述开口继续刻蚀去除所述接触孔的第二顶部显露的部分所述介电层，以使所述接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且所述阶梯状结构呈现上宽下窄且逐渐收缩的形貌。
可选的，所述第一阶段的刻蚀气体包括CF4，所述第二阶段的刻蚀气体包括CF4和CHF3。
可选的，所述第二阶段的刻蚀气体中CF4和CHF3的气体流量比例为3.3:1~10:1。
可选的，在所述接触孔的内壁形成阻挡层之前，去除所述硬掩模层。
可选的，采用PVD工艺在所述接触孔的内壁形成所述阻挡层。
可选的，所述阻挡层的厚度为27埃~33埃。
在本发明提供的互连结构的制备方法中，提供衬底，衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；以图形化的光刻胶层为掩模依次刻蚀硬掩模层和介电层，以形成贯穿硬掩模层的开口和贯穿介电层的接触孔，接触孔的深宽比为12:1~30:1；沿开口的宽度方向刻蚀硬掩模层显露出接触孔的顶部的部分介电层以扩宽开口，且扩宽后的开口的宽度大于接触孔的宽度；采用第一干法刻蚀工艺沿扩宽后的开口刻蚀接触孔的顶部显露的介电层，以使接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且阶梯状结构呈现上宽下窄且逐渐收缩的形貌；以及，在接触孔的内壁形成阻挡层，以及在接触孔内填充金属材料形成金属插塞。本发明中使接触孔的顶部呈现上宽下窄且逐渐收缩的形貌，实现接触孔的顶部宽度大于接触孔的底部宽度，便于阻挡层的形成，避免在接触孔的顶部形成悬垂或提早封口，利于金属材料的填充，从而形成导电良好的金属插塞，提高互连结构的稳定性。
附图说明
图1为现有技术中互连结构的制备方法中形成阻挡层后的剖面示意图。
图2为本发明一实施例提供的互连结构的制备方法的流程图。
图3为本发明一实施例提供的互连结构的制备方法中提供衬底后的剖面示意图。
图4为本发明一实施例提供的互连结构的制备方法中形成接触孔后的剖面示意图。
图5为本发明一实施例提供的互连结构的制备方法中形成有机材料层后的剖面示意图。
图6为本发明一实施例提供的互连结构的制备方法中横向刻蚀硬掩模层后的剖面示意图。
图7为本发明一实施例提供的互连结构的制备方法中去除有机材料层后的剖面示意图。
图8为本发明一实施例提供的互连结构的制备方法中第一阶段刻蚀显露的介电层后的剖面示意图。
图9为本发明一实施例提供的互连结构的制备方法中第二阶段刻蚀显露的介电层后的剖面示意图。
图10为本发明一实施例提供的互连结构的制备方法中形成阻挡层和填充金属材料后的剖面示意图。
其中，附图标记为：
10-衬底；20-介电层；30-硬掩模层；40-图形化的光刻胶层；50、50’-接触孔；51-第一顶面；52-第二顶面；53-第一侧壁；54-第二侧壁；60-开口；70-有机材料层；80、80’-阻挡层；90-金属插塞。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例提供的互连结构的制备方法的流程图。请参考图2，本发明提供了一种互连结构的制备方法，包括：
步骤S1：提供衬底，衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；
步骤S2：以图形化的光刻胶层为掩模依次刻蚀硬掩模层和介电层，以形成贯穿硬掩模层的开口和贯穿介电层的接触孔，接触孔的深宽比为12:1~30:1；
步骤S3：沿开口的宽度方向刻蚀硬掩模层显露出接触孔的顶部的部分介电层以扩宽开口，且扩宽后的开口的宽度大于接触孔的宽度；
步骤S4：采用第一干法刻蚀工艺沿扩宽后的开口刻蚀接触孔的顶部显露的介电层，以使接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且阶梯状结构呈现上宽下窄且逐渐收缩的形貌；
步骤S5：在接触孔的内壁形成阻挡层，以及在接触孔内填充金属材料形成金属插塞。
图3为本实施例提供的互连结构的制备方法中提供衬底后的剖面示意图。图4为本实施例提供的互连结构的制备方法中形成接触孔后的剖面示意图。图5为本实施例提供的互连结构的制备方法中形成有机材料层后的剖面示意图。图6为本实施例提供的互连结构的制备方法中横向刻蚀硬掩模层后的剖面示意图。图7为本实施例提供的互连结构的制备方法中去除有机材料层后的剖面示意图。图8为本实施例提供的互连结构的制备方法中第一阶段刻蚀显露的介电层后的剖面示意图。图9为本实施例提供的互连结构的制备方法中第二阶段刻蚀显露的介电层后的剖面示意图。图10为本实施例提供的互连结构的制备方法中形成阻挡层和填充金属材料后的剖面示意图。下面结合图3~10对本实施例提供的互连结构的制备方法进行详细说明。
请参考图3，执行步骤S1：提供衬底10，衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种，在衬底10中包括器件结构，后续形成的金属插塞与衬底10中的器件结构电性连接，在本实施例中器件结构不限于功率器件、存储器件、传感器件。在衬底10上依次形成有介电层20、硬掩模层30和图形化的光刻胶层40；在本实施例中，介电层20的材质包括氧化硅，硬掩模层30的材质包括氮化硅或氮氧化硅。
请参考图4，执行步骤S2：以图形化的光刻胶层40为掩模依次刻蚀硬掩模层30和介电层20，以形成贯穿硬掩模层30的开口60和贯穿介电层20的接触孔50。在本实施例中，开口60和接触孔50的宽度相同，其中接触孔50的深宽比为12:1~30:1，正由于接触孔50的深宽比较大，才会导致后续形成的阻挡层易在接触孔的顶部出现悬垂或是提早封口的现象。
进一步地，采用灰化工艺去除图形化的光刻胶层40。
执行步骤S3：沿开口的宽度方向刻蚀硬掩模层以显露出接触孔的顶部的部分介电层且扩宽开口，且扩宽后的开口的宽度大于接触孔的宽度。具体的，请参考图5，在接触孔50中填充有机材料层70；请参考图6，采用第二干法刻蚀工艺沿开口60的宽度方向（开口60的宽度方向为图6中左右方向）刻蚀硬掩模层30，以刻蚀去除部分硬掩模层30显露出接触孔50的顶部的部分介电层20且扩宽开口60，其中第二干法刻蚀工艺为各向同性刻蚀，在横向刻蚀硬掩模层30时，第二干法刻蚀工艺会对硬掩模层30和有机材料层70均产生刻蚀影响，导致硬掩模层30的厚度减薄且保留有剩余厚度的硬掩模层30，且导致有机材料层70的部分厚度损失，但需注意第二干法刻蚀工艺的刻蚀气体相对于介电层20具有较好的刻蚀选择比；以及，请参考图7，去除有机材料层70。在本实施例中，第二干法刻蚀工艺的刻蚀气体包括O2、H2和N2，但不限于上述刻蚀气体。
执行步骤S4：采用第一干法刻蚀工艺沿扩宽后的开口刻蚀接触孔的顶部显露的介电层，以使接触孔的顶部呈现上宽下窄且逐渐收缩的V型形貌。在本实施例中，第一干法刻蚀工艺包括依次执行的第一阶段和第二阶段；具体的，请继续参考图7及参考图8，执行第一干法刻蚀工艺的第一阶段，在第一阶段中沿扩宽后的开口60刻蚀去除接触孔50的第一顶面51显露的介电层20的部分厚度，以显露出接触孔50的第二顶面52；在本实施例中，第一阶段的刻蚀气体包括CF4，使用CF4气体和较高的偏置功率消耗、轰击、减少蚀刻聚合物在接触孔50顶部和底部沉积，以使接触孔50的顶部被扩宽，且接触孔50的顶部对应的第一侧壁53形成垂直或接近垂直的第一斜坡轮廓（图8中接触孔50的顶部对应的第一侧壁53为接近垂直的第一斜坡轮廓）。
请继续参考图8及参考图9，执行第一干法刻蚀工艺的第二阶段，在第二阶段中沿扩宽后的开口60继续刻蚀去除接触孔50的第二顶面52显露的部分介电层20；在本实施例中，第二阶段的刻蚀气体包括CF4和CHF3，第二阶段的刻蚀气体中CF4和CHF3的气体流量比例优选为3.3:1~10:1，使用CF4和CHF3气体和较高的偏置功率，利于在接触孔50的侧壁产生并堆积聚合物，以控制接触孔50的顶部对应的第二侧壁54形成第二斜坡轮廓，最终使得接触孔50的顶部形成具有两段斜坡轮廓（第一斜坡轮廓和第二斜坡轮廓）的阶梯状结构，且阶梯状结构呈现上宽下窄且逐渐收缩的形貌（参见图9中接触孔50的顶部形貌），接触孔50的顶部宽度大于接触孔50的底部宽度。这样不但保持了接触孔较大的开口尺寸，有利于刻蚀过程中聚合物副产物的排出，以及后段金属填充与接触孔金属的有效连接；保证了较小的接触孔底部的刻蚀后关键尺寸，显著减少了接触孔与其它器件结构互连的缺陷；同时，改善了高深宽比接触孔的金属填充的工艺窗口。在本实施例中，由于第一干法刻蚀工艺为各向异性刻蚀，在刻蚀时只会从上至下进行刻蚀，不会较大的横向刻蚀，能够保证接触孔的宽度不会发生较大的变化。
进一步地，采用湿法工艺去除硬掩模层30。
请参考图10，执行步骤S5：采用PVD工艺在接触孔50的内壁形成阻挡层80，进而，在接触孔50内填充金属材料形成金属插塞90。在本实施例中，阻挡层80的厚度可为27埃~33埃，但不限于上述厚度范围；阻挡层80的材质包括氮化钛或钛，接触孔50内填充的金属材料包括钨，但不限于上述材质。在本实施例中，由于接触孔的顶部呈现上宽下窄且逐渐收缩的形貌，实现接触孔的顶部宽度大于接触孔的底部宽度，更利于后续阻挡层的形成，避免在接触孔的顶部出现悬垂或是提早封口的现象。
综上，在本发明提供的互连结构的制备方法中，提供衬底，衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；以图形化的光刻胶层为掩模依次刻蚀硬掩模层和介电层，以形成贯穿硬掩模层的开口和贯穿介电层的接触孔，接触孔的深宽比为12:1~30:1；沿开口的宽度方向刻蚀硬掩模层显露出接触孔的顶部的部分介电层以扩宽开口，且扩宽后的开口的宽度大于接触孔的宽度；采用第一干法刻蚀工艺沿扩宽后的开口刻蚀接触孔的顶部显露的介电层，以使接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且阶梯状结构呈现上宽下窄且逐渐收缩的形貌；以及，在接触孔的内壁形成阻挡层，以及在接触孔内填充金属材料形成金属插塞。本发明中使接触孔的顶部呈现上宽下窄且逐渐收缩的形貌，实现接触孔的顶部宽度大于接触孔的底部宽度，便于阻挡层的形成，避免在接触孔的顶部形成悬垂或提早封口，利于金属材料的填充，从而形成导电良好的金属插塞，提高互连结构的稳定性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种互连结构的制备方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有介电层、硬掩模层和图形化的光刻胶层；
以所述图形化的光刻胶层为掩模依次刻蚀所述硬掩模层和所述介电层，以形成贯穿所述硬掩模层的开口和贯穿所述介电层的接触孔，所述接触孔的深宽比为12:1~30:1；
沿所述开口的宽度方向刻蚀所述硬掩模层显露出所述接触孔的顶部的部分所述介电层以扩宽所述开口，且扩宽后的所述开口的宽度大于所述接触孔的宽度；
采用第一干法刻蚀工艺，所述第一干法刻蚀工艺包括依次执行的第一阶段和第二阶段，在所述第一阶段，沿扩宽后的所述开口刻蚀去除所述接触孔的第一顶面显露的所述介电层的部分厚度，以显露出所述接触孔的第二顶面，且所述接触孔的顶部对应的第一侧壁形成第一斜坡轮廓；在所述第二阶段，沿扩宽后的所述开口继续刻蚀去除所述接触孔的第二顶部显露的部分所述介电层，且所述接触孔的顶部对应的第二侧壁形成第二斜坡轮廓，以使所述接触孔的顶部形成具有两段斜坡轮廓的阶梯状结构，且所述阶梯状结构呈现上宽下窄且逐渐收缩的形貌；以及，
在所述接触孔的内壁形成阻挡层，以及在所述接触孔内填充金属材料形成金属插塞。
2.如权利要求1所述的互连结构的制备方法，其特征在于，沿所述开口的宽度方向刻蚀所述硬掩模层的步骤包括：
在所述接触孔中填充有机材料层；
采用第二干法刻蚀工艺沿所述开口的宽度方向刻蚀所述硬掩模层；以及，
去除所述有机材料层。
3.如权利要求2所述的互连结构的制备方法，其特征在于，所述第二干法刻蚀工艺的刻蚀气体包括O2、H2和N2。
4.如权利要求1所述的互连结构的制备方法，其特征在于，在形成所述接触孔之后，去除所述图形化的光刻胶层。
5.如权利要求1所述的互连结构的制备方法，其特征在于，所述第一阶段的刻蚀气体包括CF4，所述第二阶段的刻蚀气体包括CF4和CHF3。
6.如权利要求5所述的互连结构的制备方法，其特征在于，所述第二阶段的刻蚀气体中CF4和CHF3的气体流量比例为3.3:1~10:1。
7.如权利要求1所述的互连结构的制备方法，其特征在于，在所述接触孔的内壁形成阻挡层之前，去除所述硬掩模层。
8.如权利要求1所述的互连结构的制备方法，其特征在于，采用PVD工艺在所述接触孔的内壁形成所述阻挡层。
9.如权利要求8所述的互连结构的制备方法，其特征在于，所述阻挡层的厚度为27埃~33埃。
CN202310208483.3A 2023-03-07 2023-03-07 互连结构的制备方法 Active CN116053203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310208483.3A CN116053203B (zh) 2023-03-07 2023-03-07 互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310208483.3A CN116053203B (zh) 2023-03-07 2023-03-07 互连结构的制备方法

Publications (2)

Publication Number Publication Date
CN116053203A CN116053203A (zh) 2023-05-02
CN116053203B true CN116053203B (zh) 2023-06-30

Family

ID=86133313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310208483.3A Active CN116053203B (zh) 2023-03-07 2023-03-07 互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN116053203B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
CN103531526B (zh) * 2012-07-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
CN104649214B (zh) * 2013-11-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 Mems器件的接触插塞及其形成方法
KR102264160B1 (ko) * 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
CN106783727B (zh) * 2015-11-23 2019-11-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US10699954B2 (en) * 2018-04-19 2020-06-30 Teledyne Scientific & Imaging, Llc Through-substrate vias formed by bottom-up electroplating
US10686124B2 (en) * 2018-09-11 2020-06-16 International Business Machines Corporation Contact via structures
US11189523B2 (en) * 2019-06-12 2021-11-30 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
CN111524857B (zh) * 2020-04-21 2024-02-06 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法
CN113745149A (zh) * 2020-05-29 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111900128B (zh) * 2020-09-30 2020-12-25 晶芯成(北京)科技有限公司 一种金属互连结构的形成方法
CN112201580B (zh) * 2020-12-07 2021-03-09 中芯集成电路制造(绍兴)有限公司 接触孔刻蚀方法及半导体器件的制造方法
CN115632039A (zh) * 2022-10-13 2023-01-20 杭州富芯半导体有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
CN116053203A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
TWI470731B (zh) 具有鞍鰭形通道之半導體元件及其製造方法
KR100744068B1 (ko) 반도체 소자의 트랜지스터 제조 방법
TWI719615B (zh) 半導體裝置的形成方法
US6251764B1 (en) Method to form an L-shaped silicon nitride sidewall spacer
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
KR20080013174A (ko) 캐패시터의 스토리지노드 분리 방법
US8030205B2 (en) Method for fabricating semiconductor device with metal line
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US7615494B2 (en) Method for fabricating semiconductor device including plug
US20160020211A1 (en) Composite Hard Mask Etching Profile for Preventing Pattern Collapse in High-Aspect-Ratio Trenches
KR101394438B1 (ko) 연속적인 경계면의 도전 패턴을 가진 반도체 소자 제조방법
WO2018064984A1 (zh) 去除晶片上的二氧化硅的方法及集成电路制造工艺
CN113053805B (zh) 半导体结构的形成方法及半导体结构
CN116053203B (zh) 互连结构的制备方法
US7339253B2 (en) Retrograde trench isolation structures
US20040029389A1 (en) Method of forming shallow trench isolation structure with self-aligned floating gate
JPH10116904A (ja) 半導体装置の製造方法
JPH11260903A (ja) 無空洞トレンチ隔離を形成する方法
JP2906997B2 (ja) 半導体装置の製造方法
TW200822359A (en) Method for fabricating semiconductor device including recess gate
KR100513051B1 (ko) 반도체 소자의 게이트 전극 형성 방법_
TWI817115B (zh) 半導體元件及其形成方法
CN111354643B (zh) 存储器的制造方法
KR100733459B1 (ko) 반도체 소자 제조 방법
US20050026389A1 (en) Method for the fabrication of isolation structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant