CN115954252A - 晶片载放台 - Google Patents

晶片载放台 Download PDF

Info

Publication number
CN115954252A
CN115954252A CN202210678561.1A CN202210678561A CN115954252A CN 115954252 A CN115954252 A CN 115954252A CN 202210678561 A CN202210678561 A CN 202210678561A CN 115954252 A CN115954252 A CN 115954252A
Authority
CN
China
Prior art keywords
base material
ceramic
metal
substrate
wafer stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210678561.1A
Other languages
English (en)
Inventor
久野达也
井上靖也
竹林央史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN115954252A publication Critical patent/CN115954252A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种晶片载放台，降低排热能力高且不易发生破损的晶片载放台的制造成本。晶片载放台(10)具备：陶瓷基材(20)，上表面具有晶片载放面(22a)，内置有电极(26)；冷却基材(30)，内部形成有冷媒流路(38)；金属接合层(40)，将陶瓷基材(20)的下表面和冷却基材(30)的上表面接合。冷却基材(30)具有：金属基复合材料制或低热膨胀金属材料制的顶部基材(81)，构成冷媒流路(38)的顶部；主成分与陶瓷基材(20)相同的陶瓷材料制的带沟基材(83)，上表面设置有构成冷媒流路(38)的底部及侧壁的流路沟(88)；金属制的顶部接合层(82)，将顶部基材(81)的下表面和带沟基材(83)的上表面接合。

Description

晶片载放台
技术领域
本发明涉及晶片载放台。
背景技术
以往，已知一种晶片载放台，其是将植入有静电吸附用电极的氧化铝等陶瓷基材和包含铝等金属的冷却基材借助树脂层进行接合得到的(例如参考专利文献1)。根据该晶片载放台，通过树脂层能够缓和陶瓷基材与冷却基材之间的热膨胀差的影响。还已知一种采用金属接合层代替树脂层而将陶瓷基材和具备冷媒流路的冷却基材进行接合得到的晶片载放台(例如专利文献2、3)。金属接合层与树脂层相比，热传导率较高，因此，能够实现利用高功率等离子体处理晶片时所要求的排热能力。另一方面，金属接合层与树脂层相比，杨氏模量较大，应力缓和性较低，因此，几乎无法缓和陶瓷基材与冷却基材之间的热膨胀差的影响。专利文献2、3中，为了使其不易因热膨胀差而发生破损，作为冷却基材的材料，采用与陶瓷基材之间的热膨胀系数差较小的金属基复合材料(MMC)。
现有技术文献
专利文献
专利文献1：日本特开平4-287344号公报
专利文献2：日本特许第5666748号公报
专利文献3：日本特许第5666749号公报
发明内容
但是，MMC比铝等金属昂贵，还因难加工性而使得冷媒流路的形成成本较高，因此，有时晶片载放台的制造成本升高。另外，也考虑采用与陶瓷基材之间的热膨胀系数差较小的低热膨胀金属材料来代替MMC，但是，低热膨胀金属材料也昂贵，还因难加工性而使得冷媒流路的形成成本较高，因此，有时晶片载放台的制造成本升高。
本发明是为了解决像这样的课题而实施的，其主要目的在于，降低排热能力高且不易发生破损的晶片载放台的制造成本。
本发明的第一晶片载放台具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面，且内置有电极；
冷却基材，该冷却基材的内部形成有冷媒流路；以及
金属接合层，该金属接合层将所述陶瓷基材的下表面和所述冷却基材的上表面接合，
所述冷却基材具有：金属基复合材料制或低热膨胀金属材料制的顶部基材，该顶部基材构成所述冷媒流路的顶部；主成分与所述陶瓷基材的主成分相同的陶瓷材料制的带沟基材，在该带沟基材的上表面设置有构成所述冷媒流路的底部及侧壁的流路沟；以及金属制的顶部接合层，该顶部接合层将所述顶部基材的下表面和所述带沟基材的上表面接合。
本发明的第一晶片载放台中，冷却基材的顶部基材采用MMC或低热膨胀金属材料，而带沟基材采用比较便宜且能够利用近净成形技术等以较低成本形成流路沟的陶瓷材料。因此，能够降低晶片载放台的制造成本。另外，作为陶瓷基材-顶部基材间及顶部基材-带沟基材间的接合层，采用热传导率高的金属制的接合层，而不是热传导率低的树脂层。因此，从晶片带走热量的能力(排热能力)较高。此外，构成带沟基材的陶瓷材料的主成分与构成陶瓷基材的陶瓷材料的主成分相同，因此，带沟基材与陶瓷基材之间的线热膨胀系数差的绝对值较小。所以，陶瓷基材、顶部基材及带沟基材相互之间的线热膨胀系数差的绝对值较小，即便接合层的应力缓和性较低，也不易产生问题。
应予说明，本说明书中，低热膨胀金属材料是指：40～400℃的线热膨胀系数为10×10-6/K以下的金属材料，优选为9.0×10-6/K以下，更优选为8.0×10-6/K以下。另外，本说明书中，将测定40℃和400℃的长度而求出的线热膨胀系数称为40～400℃的线热膨胀系数。另外，本说明书中，主成分是指：占据所包含的成分整体中的50质量％以上的成分，优选为70质量％以上，更优选为90质量％以上。另外，本说明书中，有时采用上下、左右、前后等对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了晶片载放台的朝向的情况下，有时上下变成左右、左右变成上下，这种情况也包括在本发明的技术范围中。
本发明的第一晶片载放台可以为：构成所述顶部基材的金属基复合材料或低热膨胀金属材料及构成所述带沟基材的陶瓷材料与构成所述陶瓷基材的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值为1.5×10-6/K以下。据此，即便接合层的应力缓和性较低，也更加不易产生问题。
本发明的第一晶片载放台可以为：构成所述陶瓷基材的陶瓷材料为氧化铝，构成所述带沟基材的陶瓷材料为纯度比构成所述陶瓷基材的氧化铝的纯度低的氧化铝。据此，能够以更低成本制造带沟基材。
本发明的第二晶片载放台具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面，且内置有电极；
冷却基材，该冷却基材的内部形成有冷媒流路；以及
金属接合层，该金属接合层将所述陶瓷基材的下表面和所述冷却基材的上表面接合，
所述冷却基材具有：金属基复合材料制或低热膨胀金属材料制的顶部基材，该顶部基材构成所述冷媒流路的顶部；主成分与所述陶瓷基材的主成分相同的陶瓷材料制的穿孔基材，构成所述冷媒流路的侧壁的流路孔沿着上下方向贯通；底部基材，该底部基材构成所述冷媒流路的底部；金属制的顶部接合层，该顶部接合层将所述顶部基材的下表面和所述穿孔基材的上表面接合；以及底部接合层，该底部接合层将所述穿孔基材的下表面和所述底部基材的上表面接合。
本发明的第二晶片载放台中，冷却基材的顶部基材采用MMC或低热膨胀金属材料，另一方面，穿孔基材采用比较便宜且能够利用近净成形技术等以较低成本形成流路孔的陶瓷材料。因此，能够降低晶片载放台的制造成本。另外，作为陶瓷基材-顶部基材间及顶部基材-穿孔基材间的接合层，采用热传导率高的金属制的接合层，而不是热传导率低的树脂层。因此，从晶片带走热量的能力(排热能力)较高。此外，构成穿孔基材的陶瓷材料的主成分与构成陶瓷基材的陶瓷材料的主成分相同，因此，穿孔基材与陶瓷基材之间的线热膨胀系数差的绝对值较小。所以，陶瓷基材、顶部基材及穿孔基材相互之间的线热膨胀系数差的绝对值较小，即便接合层的应力缓和性较低，也不易产生问题。
本发明的第二晶片载放台可以为：所述底部基材为金属基复合材料制或低热膨胀金属材料制，所述底部接合层为金属制。据此，构成陶瓷基材的材料与构成底部基材的材料之间的线热膨胀系数差的绝对值较小，所以，消除了陶瓷基材与顶部基材、穿孔基材之间的线热膨胀系数差的影响、顶部基材、穿孔基材与底部基材之间的线热膨胀系数差的影响，能够抑制晶片载放台10的翘曲或破损。因此，构成顶部基材、穿孔基材的材料的自由度提高。另外，由于将穿孔基材和底部基材以金属制的接合层进行接合，所以，在进行陶瓷基材与顶部基材的接合、顶部基材与穿孔基材的接合的同时，能够进行穿孔基材与底部基材的接合，从而能够效率良好地制造晶片载放台。
本发明的第二晶片载放台可以为：构成所述顶部基材的金属基复合材料或低热膨胀金属材料及构成所述穿孔基材的陶瓷材料与构成所述陶瓷基材的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值为1.5×10-6/K以下。据此，即便接合层的应力缓和性较低，也更加不易产生问题。
本发明的第二晶片载放台可以为：构成所述陶瓷基材的陶瓷材料为氧化铝，构成所述穿孔基材的陶瓷材料为纯度比构成所述陶瓷基材的氧化铝的纯度低的氧化铝。据此，能够以更低成本制造穿孔基材。
附图说明
图1是设置于腔室94的晶片载放台10的纵截面图。
图2是晶片载放台10的平面图。
图3是从上方观察将晶片载放台10以带沟基材83的上表面切断的截面时的截面图。
图4是晶片载放台10的制造工序图。
图5是晶片载放台210的纵截面图。
图6是晶片载放台10的另一实施方式的纵截面图。
符号说明
10晶片载放台、20陶瓷基材、22中央部、22a晶片载放面、24外周部、24a聚焦环载放面、26晶片吸附用电极、27孔、30冷却基材、32内周部、34外周部、38冷媒流路、38a入口、38b出口、40金属接合层、42绝缘膜、52晶片吸附用直流电源、53低通滤波器、54供电端子、55绝缘管、62RF电源、63高通滤波器、64供电端子、66贯通孔、70紧固部件、70a内周台阶面、72螺栓、78聚焦环、81顶部基材、82顶部接合层、83带沟基材、88流路沟、94腔室、96设置板、98喷头、110接合体、120陶瓷烧结体、130MMC/陶瓷块、131、132贯通孔、140金属接合层、181MMC圆板部件、182顶部接合层、183带沟圆板部件、210晶片载放台、230冷却基材、283穿孔基材、284底部接合层、285底部基材、288流路孔。
具体实施方式
[第一实施方式]
以下，参照附图，对本发明的第一实施方式的晶片载放台10进行说明。图1是设置于腔室94的晶片载放台10的纵截面图(以包括晶片载放台10的中心轴在内的面进行切断时的截面图)，图2是晶片载放台10的平面图，图3是从上方观察将晶片载放台10以带沟基材83的上表面进行切断的截面时的截面图。本说明书中表示数值范围的“～”以包括其前后记载的数值作为下限值及上限值的含义进行使用。
晶片载放台10为利用等离子体对晶片W进行CVD、蚀刻等时所采用的部件，其固定于在半导体工艺用的腔室94的内部所设置的设置板96。晶片载放台10具备：陶瓷基材20、冷却基材30、以及金属接合层40。
陶瓷基材20在具有圆形的晶片载放面22a的中央部22的外周具备具有环状的聚焦环载放面24a的外周部24。以下，聚焦环有时简称为“FR”。在晶片载放面22a载放有晶片W，在FR载放面24a载放有聚焦环78。陶瓷基材20由氧化铝、氮化铝等所代表的陶瓷材料形成。FR载放面24a相对于晶片载放面22a而言降低一级。
陶瓷基材20的中央部22在靠近晶片载放面22a一侧内置有晶片吸附用电极26。晶片吸附用电极26由含有例如W、Mo、WC、MoC等的材料形成。晶片吸附用电极26为圆板状或网状的单极型的静电电极。陶瓷基材20中的比晶片吸附用电极26更靠上侧的层作为电介质层发挥作用。在晶片吸附用电极26借助供电端子54连接有晶片吸附用直流电源52。供电端子54设置成：从在沿着上下方向贯穿冷却基材30及金属接合层40的贯通孔中配置的绝缘管55通过，并从陶瓷基材20的下表面到达至晶片吸附用电极26。在晶片吸附用直流电源52与晶片吸附用电极26之间设置有低通滤波器(LPF)53。
冷却基材30为直径比陶瓷基材20的直径大的圆板部件，其具有：配置有陶瓷基材20的内周部32、以及相对于陶瓷基材20的外周伸出的外周部34。冷却基材30具备：顶部基材81、带沟基材83、以及顶部接合层82。冷却基材30在内部具备可供冷媒循环的冷媒流路38。冷媒流路38按遍及配置有陶瓷基材20的整个区域的方式以旋涡状从入口38a设置至出口38b(图3)。冷媒流路38的入口38a及出口38b沿着上下方向贯穿带沟基材83而在冷媒流路38的底面呈开口。冷媒流路38的入口38a及出口38b与未图示的冷媒冷却装置连接，从出口38b排出的冷媒利用冷媒冷却装置调整温度后，再次返回入口38a，向冷媒流路38内供给。
顶部基材81为金属基复合材料(Metal-Matrix Composite(MMC))制的圆板部件。顶部基材81构成冷媒流路38的顶部。用于顶部基材81的MMC与用于陶瓷基材20的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值优选为1.5×10-6/K以下，更优选为1.0×10-6/K以下，进一步优选为0.5×10-6/K以下。作为MMC，可以举出：包含Si、SiC及Ti的材料、使Al和/或Si含浸于SiC多孔质体得到的材料等。将包含Si、SiC及Ti的材料称为SiSiCTi，将使Al含浸于SiC多孔质体得到的材料称为AlSiC，将使Si含浸于SiC多孔质体得到的材料称为SiSiC。陶瓷基材20为氧化铝基材的情况下，作为用于顶部基材81的MMC，优选为AlSiC、SiSiCTi等。对于40～400℃的线热膨胀系数，氧化铝为7.2×10-6/K，AlSiC(SiC75％)为7.8×10-6/K，SiSiCTi为7.3×10-6/K。陶瓷基材20为氮化铝基材的情况下，作为用于顶部基材81的MMC，优选为AlSiC、SiSiC等。对于40～400℃的线热膨胀系数，氮化铝为4.6×10-6/K，AlSiC(SiC85％)为5.6×10-6/K。顶部基材81还与金属接合层40及金属制的顶部接合层82一同作为等离子体发生用的高频(RF)电极发挥作用。供电端子64设置成：从沿着上下方向贯穿带沟基材83及顶部接合层82的贯通孔66通过，并到达至顶部基材81的下表面。在顶部基材81与RF电源62之间配置有高通滤波器(HPF)63。
带沟基材83为陶瓷材料制的圆板部件。如图3所示，在带沟基材83的上表面设置有构成冷媒流路38的底部及侧壁的流路沟88。用于带沟基材83的陶瓷材料的主成分与用于陶瓷基材20的陶瓷材料的主成分相同。主成分是指：占据所包含的成分整体中的50质量％以上的成分，优选为70质量％以上，更优选为90质量％以上。主成分相同的陶瓷材料彼此之间的线热膨胀系数差的绝对值较小。构成带沟基材83的陶瓷材料可以为主成分与构成陶瓷基材20的陶瓷材料的主成分相同且纯度低的材料。例如，陶瓷基材20可以从提高作为电介质层的电气特性的观点出发采用纯度较高的氧化铝(例如氧化铝99％以上)，带沟基材83可以从提高韧性等机械特性、降低成本的观点出发采用纯度较低的氧化铝(例如氧化铝95％)。纯度较低的材料与纯度较高的材料相比，可以包含更多的SiO2等玻璃质。用于带沟基材83的陶瓷材料与用于陶瓷基材20的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值优选为1.5×10-6/K以下，更优选为1.0×10-6/K以下，进一步优选为0.5×10-6/K以下。用于带沟基材83的陶瓷材料与用于顶部基材81的MMC之间的40～400℃的线热膨胀系数差的绝对值优选为1.5×10-6/K以下，更优选为1.0×10-6/K以下，进一步优选为0.5×10-6/K以下。
顶部接合层82为将顶部基材81的下表面和带沟基材83的上表面接合的金属制的接合层。顶部接合层82可以为例如由焊料或金属钎料形成的层。顶部接合层82利用例如TCB(Thermal compression bonding)形成。TCB是指：将金属接合材料夹入于待接合的2个部件之间，在加热到金属接合材料的固相线温度以下的温度的状态下将2个部件进行加压接合的公知方法。顶部接合层82的材质可以与金属接合层40的材质相同。
金属接合层40将陶瓷基材20的下表面和冷却基材30的上表面接合。金属接合层40可以为例如由焊料或金属钎料形成的层。金属接合层40利用例如TCB形成。
陶瓷基材20的外周部24的侧面、金属接合层40的外周及冷却基材30的侧面由绝缘膜42被覆。作为绝缘膜42，例如可以举出：氧化铝、三氧化二钇等的喷镀膜。
对于上述晶片载放台10，采用紧固部件70，安装于在腔室94的内部所设置的设置板96。紧固部件70为截面呈大致倒L字状的环状部件，其具有内周台阶面70a。晶片载放台10和设置板96通过紧固部件70而实现一体化。在晶片载放台10的冷却基材30的外周部34载放有紧固部件70的内周台阶面70a的状态下，从紧固部件70的上表面插入螺栓72，旋合于在设置板96的上表面所设置的螺孔。螺栓72安装于沿着紧固部件70的圆周方向以等间隔设置的多处(例如8处、12处)。紧固部件70、螺栓72可以由绝缘材料制作，也可以由导电材料(金属等)制作。
接下来，采用图4，对晶片载放台10的制造例进行说明。图4是晶片载放台10的制造工序图。首先，将陶瓷粉末的成型体进行热压烧成，由此制作成为陶瓷基材20的基础的圆板状的陶瓷烧结体120(图4(A))。陶瓷烧结体120内置有晶片吸附用电极26。接下来，从陶瓷烧结体120的下表面至晶片吸附用电极26设置孔27(图4(B))，向该孔27中插入供电端子54，将供电端子54和晶片吸附用电极26进行接合(图4(C))。
与此同时，制作MMC圆板部件181、在上表面形成有流路沟88的陶瓷材料制的带沟圆板部件183(图4(D))。接下来，在MMC圆板部件181形成沿着上下方向贯通的贯通孔131，在带沟圆板部件183形成沿着上下方向贯通的贯通孔132、66及沿着上下方向贯通且在流路沟88的底面呈开口的入口38a、出口38b，在MMC圆板部件181的下表面的与贯通孔66对置的位置接合供电端子64(图4(E))。陶瓷烧结体120为氧化铝制的情况下，MMC圆板部件181优选为SiSiCTi制或AlSiC制。这是因为：氧化铝的热膨胀系数和SiSiCTi、AlSiC的热膨胀系数大致相同。另外，陶瓷烧结体120为氧化铝制的情况下，带沟圆板部件183优选由纯度比陶瓷烧结体120的纯度低的氧化铝制成。带沟圆板部件183可以利用例如近净成形技术进行制作。
SiSiCTi制的圆板部件例如可以如下制作。首先，将碳化硅、金属Si以及金属Ti进行混合，制作粉体混合物。接下来，将得到的粉体混合物利用单轴加压成形制作圆板状的成型体，使该成型体在非活性气氛下进行热压烧结，由此得到SiSiCTi制的圆板部件。
采用近净成形技术制作带沟圆板部件183的情况下，例如可以如下制作。即，将多块陶瓷生片进行层叠，制作烧成后成为带沟基材83的形状这样的规定形状的成型体，对该成型体进行常压烧成，由此能够得到带沟基材83。应予说明，成型体也可以通过模铸法进行制作，还可以通过利用了光造形等的3D打印进行制作。另外，成型体也可以如下制作，即，制作无沟的圆板成型体后，利用切削等形成与流路沟88相对应的沟。
接下来，在MMC圆板部件181的上表面及带沟圆板部件183的上表面分别配置金属接合材料。在各金属接合材料预先设置必要的贯通孔。然后，将MMC圆板部件181的供电端子64插入于带沟圆板部件183的贯通孔66，并将MMC圆板部件181载放于在带沟圆板部件183的上表面所配置的金属接合材料之上。进而，将陶瓷烧结体120的供电端子54插入于MMC圆板部件181的贯通孔131及带沟圆板部件183的贯通孔132，并将陶瓷烧结体120载放于在MMC圆板部件181的上表面所配置的金属接合材料之上。据此，得到将带沟圆板部件183、金属接合材料、MMC圆板部件181、金属接合材料以及陶瓷烧结体120自下侧开始按顺序层叠得到的层叠体。对该层叠体一边加热一边加压(TCB)，由此得到接合体110(图4(F))。接合体110是在成为冷却基材30的基础的MMC/陶瓷块130的上表面借助金属接合层140接合陶瓷烧结体120而得到的。MMC/陶瓷块130是MMC圆板部件181和带沟圆板部件183借助金属制的顶部接合层182进行接合而得到的。MMC/陶瓷块130在内部具有冷媒流路38。
TCB例如如下进行。即，于金属接合材料的固相线温度以下(例如、固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，将层叠体进行加压而接合，然后返回室温。据此，金属接合材料成为金属接合层。作为此时的金属接合材料，可以使用Al-Mg系接合材料、Al-Si-Mg系接合材料。例如，采用Al-Si-Mg系接合材料进行TCB的情况下，以在真空气氛下进行加热的状态将层叠体进行加压。金属接合材料优选采用厚度为100μm左右的金属接合材料。
接下来，对陶瓷烧结体120的外周进行切削，形成台阶，由此制成具备中央部22和外周部24的陶瓷基材20。另外，根据需要，对金属接合层140及MMC/陶瓷块130的外周进行切削，由此制成金属接合层40及冷却基材30。此时，使冷却基材30的外周部34相对于陶瓷基材20的外周伸出。另外，在贯通孔131、132、金属接合层40的孔及顶部接合层82的孔配置供供电端子54插穿的绝缘管55。进而，采用陶瓷粉末对陶瓷基材20的外周部24的侧面、金属接合层40的周围及冷却基材30的侧面进行喷镀，由此形成绝缘膜42(图4(G))。据此，得到晶片载放台10。
接下来，采用图1，对晶片载放台10的使用例进行说明。如上所述，晶片载放台10通过紧固部件70而固定于腔室94的设置板96。在腔室94的顶面配置有将工艺气体从许多气体喷射孔向腔室94的内部释放的喷头98。
在晶片载放台10的FR载放面24a载放有聚焦环78，在晶片载放面22a载放有圆盘状的晶片W。聚焦环78沿着上端部的内周具备台阶，以使其不会与晶片W发生干扰。在该状态下，向晶片吸附用电极26施加晶片吸附用直流电源52的直流电压，使晶片W吸附于晶片载放面22a。然后，将腔室94的内部设定为规定的真空气氛(或减压气氛)，一边从喷头98供给工艺气体，一边向顶部基材81施加来自RF电源62的RF电压。于是，在晶片W与喷头98之间产生等离子体。然后，利用该等离子体，对晶片W实施CVD成膜或者蚀刻。应予说明，随着晶片W的等离子体处理，聚焦环78也有所消耗，不过，由于聚焦环78比晶片W厚，所以，将多块晶片W进行处理之后进行聚焦环78的更换。
以上说明的第一实施方式的晶片载放台10中，冷却基材30的顶部基材81采用MMC，而带沟基材83采用比较便宜且能够利用近净成形技术等以较低成本形成流路沟88的陶瓷材料。因此，能够降低晶片载放台的制造成本。另外，作为陶瓷基材20-顶部基材81间及顶部基材81-带沟基材83间的接合层，采用热传导率高的金属制的接合层，而不是热传导率低的树脂层。因此，排热能力较高。此外，由于构成带沟基材83的陶瓷材料的主成分与构成陶瓷基材20的陶瓷材料的主成分相同，所以，带沟基材83与陶瓷基材20之间的线热膨胀系数差的绝对值较小。因此，陶瓷基材20、顶部基材81及带沟基材83相互之间的线热膨胀系数差的绝对值较小，即便接合层的应力缓和性较低，也不易产生问题。
另外，冷却基材30中的配置于利用高功率等离子体对晶片W进行处理时容易产生热应力的部分(比冷媒流路38更靠上侧的部分)的顶部基材81采用韧性比陶瓷材料的韧性高的MMC，因此，即便产生热应力，晶片载放台10也不易破损。
此外，由于MMC具有导电性，所以，也可以将顶部基材81用作RF电极，不需要另行准备RF电极。另外，由于金属接合层40、顶部接合层82为金属制，所以，也可以将这些接合层用作RF电极。
该晶片载放台10中，如果构成陶瓷基材20的陶瓷材料、构成顶部基材81的MMC及构成带沟基材83的陶瓷材料相互之间的线热膨胀系数差的绝对值全部为1.5×10-6/K以下，则即便接合层的应力缓和性较低，也更加不易产生问题。
另外，如果构成陶瓷基材20的陶瓷材料与构成带沟基材83的陶瓷材料之间的线热膨胀系数差的绝对值较小，则消除了陶瓷基材20与顶部基材81之间的线热膨胀系数差的影响、顶部基材81与带沟基材83之间的线热膨胀系数差的影响，能够抑制晶片载放台10的翘曲或破损。因此，构成顶部基材81的材料的自由度提高。
[第二实施方式]
以下，参照附图，对本发明的第二实施方式的晶片载放台210进行说明。图5是晶片载放台210的纵截面图。图5中，对与上述第一实施方式相同的构成要素标记相同符号。
晶片载放台210是与晶片载放台10同样地使用的部件。晶片载放台210具备：陶瓷基材20、冷却基材230、以及金属接合层40。
冷却基材230为直径比陶瓷基材20的直径大的圆板部件。冷却基材230具备：顶部基材81、穿孔基材283、底部基材285、顶部接合层82、以及底部接合层284。冷却基材230在内部具备可供冷媒循环的冷媒流路38。冷媒流路38的入口38a及出口38b沿着上下方向贯穿底部基材285而在冷媒流路38的底面呈开口。
穿孔基材283为陶瓷材料制的圆板部件。在穿孔基材283，构成冷媒流路38的侧壁的流路孔288沿着上下方向贯通。用于穿孔基材283的陶瓷材料的详细情况与用于带沟基材83的陶瓷材料相同。穿孔基材283可以采用近净成形技术进行制作。
底部基材285为MMC制的圆板部件。底部基材285构成冷媒流路38的底部。用于底部基材285的MMC的详细情况与用于顶部基材81的MMC相同。用于底部基材285的MMC优选主成分与用于顶部基材81的MMC的主成分相同，不过，主成分可以不同。用于底部基材285的MMC的材质可以与用于顶部基材81的MMC的材质相同。用于底部基材285的MMC与用于陶瓷基材20的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值优选为1.5×10-6/K以下，更优选为1.0×10-6/K以下，进一步优选为0.5×10-6/K以下。
底部接合层284为将穿孔基材283的下表面和底部基材285的上表面接合的金属制的接合层。底部接合层284可以为例如由焊料或金属钎料形成的层。底部接合层284利用例如TCB形成。底部接合层284的材质可以与金属接合层40及顶部接合层82中的至少一者的材质相同。
上述晶片载放台210例如可以如以下所示按照图4的晶片载放台10的制造例进行制作。图4(A)～(C)的工序与晶片载放台10的制造例相同。图4(D)的工序中，制作顶部用MMC圆板部件、陶瓷材料制的穿孔圆板部件以及底部用MMC圆板部件，以此代替制作MMC圆板部件181和带沟圆板部件183。2个MMC圆板部件按照MMC圆板部件181进行制作，穿孔圆板部件按照带沟圆板部件183进行制作。然后，按照图4(E)的工序，在2个MMC圆板部件及穿孔圆板部件各自形成贯通孔。接下来，按照图4(F)的工序，制作将底部用MMC圆板部件、金属接合材料、穿孔圆板部件、金属接合材料、顶部用MMC圆板部件、金属接合材料、以及陶瓷烧结体自下方开始按顺序进行层叠得到的层叠体，将该层叠体利用TCB进行接合，制作接合体。最后，按照图4(G)的工序，进行切削加工，配置绝缘管55，形成绝缘膜42。据此，得到晶片载放台210。
以上说明的第二实施方式的晶片载放台210中，冷却基材230的顶部基材81采用MMC，而穿孔基材283采用比较便宜且能够利用近净成形技术等以较低成本形成流路孔288的陶瓷材料。因此，能够降低晶片载放台的制造成本。另外，作为陶瓷基材20-顶部基材81间及顶部基材81-穿孔基材283间的接合层，采用热传导率高的金属制的接合层，而不是热传导率低的树脂层。因此，排热能力较高。此外，由于构成穿孔基材283的陶瓷材料的主成分与构成陶瓷基材20的陶瓷材料的主成分相同，所以，穿孔基材283与陶瓷基材20之间的线热膨胀系数差的绝对值较小。因此，陶瓷基材20、顶部基材81及穿孔基材283相互之间的线热膨胀系数差的绝对值较小，即便接合层的应力缓和性较低，也不易产生问题。
另外，冷却基材230中的配置于利用高功率等离子体对晶片W进行处理时容易产生热应力的部分的顶部基材81采用韧性比陶瓷材料的韧性高的MMC，因此，即便产生热应力，晶片载放台210也不易破损。
此外，由于MMC具有导电性，所以，也可以将顶部基材81用作RF电极，不需要另行准备RF电极。另外，由于金属接合层40、顶部接合层82以及底部接合层284为金属制，所以，也可以将这些接合层用作RF电极。应予说明，也可以将MMC制的底部基材285用作RF电极。
进而，底部基材285为MMC制，与构成陶瓷基材20的陶瓷材料之间的线热膨胀系数差的绝对值较小，因此，消除了陶瓷基材20与顶部基材81、穿孔基材283之间的线热膨胀系数差的影响、顶部基材81、穿孔基材283与底部基材285之间的线热膨胀系数差的影响，能够抑制晶片载放台210的翘曲或破损。因此，构成顶部基材81、穿孔基材283的材料的自由度提高。
并且，由于将穿孔基材283和底部基材285利用金属制的底部接合层284进行接合，所以，在进行陶瓷基材20与顶部基材81的接合、顶部基材81与穿孔基材283的接合的同时，能够进行穿孔基材283与底部基材285的接合，从而能够效率良好地制造晶片载放台210。
应予说明，底部基材285对排热能力的影响较小，因此，可以利用树脂层等进行接合。所以，底部基材285可以不是MMC制，例如可以为线热膨胀系数比较大的高热膨胀金属制(例如铝制)，也可以为陶瓷制，还可以为树脂制。另外，底部接合层284可以不是金属制，例如可以为树脂制。
该晶片载放台210中，如果构成陶瓷基材20的陶瓷材料、构成顶部基材81的MMC及构成穿孔基材283的陶瓷材料相互之间的线热膨胀系数差的绝对值全部为1.5×10-6/K以下，则即便接合层的应力缓和性较低，也更加不易产生问题。此外，如果构成底部基材285的MMC与它们各自的相互之间的线热膨胀系数差的绝对值全部为1.5×10-6/K以下，则即便接合层的应力缓和性较低，也进一步不易产生问题。
应予说明，本发明不受上述实施方式的任何限定，当然只要属于本发明的技术范围就能够以各种方案进行实施。
例如，第一实施方式的晶片载放台10中，可以按从冷却基材30的下表面到达至晶片载放面22a的方式设置贯穿晶片载放台10的孔。作为该孔，可以举出：用于向晶片W的背面供给热传导气体(例如He气体)的气体供给孔、供使晶片W相对于晶片载放面22a上下移动的升降销插穿的升降销孔等。热传导气体向通过在晶片载放面22a所设置的未图示的许多小突起(对晶片W进行支撑)和晶片W形成的空间供给。升降销孔在将晶片W以例如3根升降销进行支撑的情况下设置于3处。第二实施方式的晶片载放台210也同样地可以设置气体供给孔、升降销孔等。
上述的第一实施方式的晶片载放台10中，冷却基材30采用没有台阶的圆板部件，不过，可以如图6所示采用使外周部34的上表面相对于内周部32的上表面降低一级而具有台阶的圆板部件。应予说明，图6中，虽然在带沟基材83的外周设置有台阶，不过，台阶的位置没有特别限定，可以在顶部基材81的外周设置台阶。第二实施方式的晶片载放台210也是同样的，可以在顶部基材81、穿孔基材283及底部基材285中的1者以上的外周设置台阶。
上述的第一实施方式的晶片载放台10中，顶部基材81为MMC制，不过，可以为低热膨胀金属材料制。这种情况下，低热膨胀金属材料与MMC同样地，优选为韧性高且具有导电性的金属材料。另外，低热膨胀金属材料与用于陶瓷基材20的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值优选为1.5×10-6/K以下。作为低热膨胀金属材料，可以举出：钼、钨等。例如，陶瓷基材20为氮化铝基材的情况下，低热膨胀金属材料制的顶部基材可以为钼基材。对于40～400℃的线热膨胀系数，氮化铝为4.6×10-6/K，钼为5.6×10-6/K。第二实施方式的晶片载放台210也是同样地，可以使顶部基材81为低热膨胀金属材料制。这种情况下，底部基材285也可以为低热膨胀金属材料制。另外，第二实施方式的晶片载放台210中，可以使顶部基材81及底部基材285中的一者为MMC制，使另一者为低热膨胀金属材料制。
上述的第一及第二实施方式中，在陶瓷基材20的中央部22内置有晶片吸附用电极26，不过，可以内置有等离子体发生用的RF电极来代替晶片吸附用电极26，或者可以除了晶片吸附用电极26以外，还内置有等离子体发生用的RF电极。这种情况下，将高频电源与RF电极连接，而不是与顶部基材81连接。另外，可以在陶瓷基材20的外周部24内置有聚焦环(FR)吸附用电极。这种情况下，将直流电源与FR吸附用电极连接。另外，陶瓷基材20可以内置有加热器电极(电阻发热体)。这种情况下，将加热器电源与加热器电极连接。像这样，陶瓷基材20可以内置有1层电极，也可以内置有2层以上电极。
上述的第一及第二实施方式中，冷媒流路38以旋涡状从入口38a设置至出口38b，不过，冷媒流路38的平面形状没有特别限定。另外，可以设置多个冷媒流路38。另外，冷媒流路38的截面为矩形，不过，冷媒流路38的截面形状没有特别限定。例如，冷媒流路38的截面中的上侧的角部可以为曲面(R面)。据此，能够防止以冷媒流路的截面中的上侧的角部为起点而产生裂纹。这种情况下，曲面可以设置于顶部基材81。
上述的第一实施方式中，图4(A)的陶瓷烧结体120是通过对陶瓷粉末的成型体进行热压烧成而制作的，不过，此时的成型体可以是将多块流延成型体进行层叠而制作的，也可以通过模铸法进行制作，还可以通过将陶瓷粉末进行压固来制作。第二实施方式中也是同样的。
上述的第一实施方式中，制作形成有流路沟88的带沟圆板部件183后，形成贯通孔132、66及入口38a、出口38b，不过，可以采用近净成形技术来制作具有贯通孔132、66、入口38a、出口38b的带沟圆板部件183。第二实施方式中也是同样的。

Claims (7)

1.一种晶片载放台，其中，具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面，且内置有电极；
冷却基材，该冷却基材的内部形成有冷媒流路；以及
金属接合层，该金属接合层将所述陶瓷基材的下表面和所述冷却基材的上表面接合，
所述冷却基材具有：金属基复合材料制或低热膨胀金属材料制的顶部基材，该顶部基材构成所述冷媒流路的顶部；主成分与所述陶瓷基材的主成分相同的陶瓷材料制的带沟基材，在该带沟基材的上表面设置有构成所述冷媒流路的底部及侧壁的流路沟；以及金属制的顶部接合层，该顶部接合层将所述顶部基材的下表面和所述带沟基材的上表面接合。
2.根据权利要求1所述的晶片载放台，其中，
构成所述顶部基材的金属基复合材料或低热膨胀金属材料及构成所述带沟基材的陶瓷材料与构成所述陶瓷基材的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值为1.5×10-6/K以下。
3.根据权利要求1或2所述的晶片载放台，其中，
构成所述陶瓷基材的陶瓷材料为氧化铝，构成所述带沟基材的陶瓷材料为纯度比构成所述陶瓷基材的氧化铝的纯度低的氧化铝。
4.一种晶片载放台，其中，具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面，且内置有电极；
冷却基材，该冷却基材的内部形成有冷媒流路；以及
金属接合层，该金属接合层将所述陶瓷基材的下表面和所述冷却基材的上表面接合，
所述冷却基材具有：金属基复合材料制或低热膨胀金属材料制的顶部基材，该顶部基材构成所述冷媒流路的顶部；主成分与所述陶瓷基材的主成分相同的陶瓷材料制的穿孔基材，构成所述冷媒流路的侧壁的流路孔沿着上下方向贯通；底部基材，该底部基材构成所述冷媒流路的底部；金属制的顶部接合层，该顶部接合层将所述顶部基材的下表面和所述穿孔基材的上表面接合；以及底部接合层，该底部接合层将所述穿孔基材的下表面和所述底部基材的上表面接合。
5.根据权利要求4所述的晶片载放台，其中，
所述底部基材为金属基复合材料制或低热膨胀金属材料制，所述底部接合层为金属制。
6.根据权利要求4或5所述的晶片载放台，其中，
构成所述顶部基材的金属基复合材料或低热膨胀金属材料及构成所述穿孔基材的陶瓷材料与构成所述陶瓷基材的陶瓷材料之间的40～400℃的线热膨胀系数差的绝对值为1.5×10-6/K以下。
7.根据权利要求4～6中的任一项所述的晶片载放台，其中，
构成所述陶瓷基材的陶瓷材料为氧化铝，构成所述穿孔基材的陶瓷材料为纯度比构成所述陶瓷基材的氧化铝的纯度低的氧化铝。
CN202210678561.1A 2021-10-08 2022-06-16 晶片载放台 Pending CN115954252A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021166081A JP2023056710A (ja) 2021-10-08 2021-10-08 ウエハ載置台
JP2021-166081 2021-10-08

Publications (1)

Publication Number Publication Date
CN115954252A true CN115954252A (zh) 2023-04-11

Family

ID=85797511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210678561.1A Pending CN115954252A (zh) 2021-10-08 2022-06-16 晶片载放台

Country Status (4)

Country Link
US (1) US20230111137A1 (zh)
JP (1) JP2023056710A (zh)
KR (1) KR20230051055A (zh)
CN (1) CN115954252A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287344A (ja) 1991-03-15 1992-10-12 Kyocera Corp 静電チャックの接合構造
FR2905754B1 (fr) * 2006-09-12 2008-10-31 Boostec Sa Sa Procede de fabrication d'un dispositif de type echangeur de chaleur en carbure de silicium et dispositif en carbure de silicium realise par le procede
JP6182082B2 (ja) 2013-03-15 2017-08-16 日本碍子株式会社 緻密質複合材料、その製法及び半導体製造装置用部材
JP6182084B2 (ja) 2013-03-25 2017-08-16 日本碍子株式会社 緻密質複合材料、その製法、接合体及び半導体製造装置用部材
WO2021025809A1 (en) * 2019-08-02 2021-02-11 Applied Materials, Inc. Pedestal with multi-zone heating

Also Published As

Publication number Publication date
KR20230051055A (ko) 2023-04-17
JP2023056710A (ja) 2023-04-20
US20230111137A1 (en) 2023-04-13
TW202316590A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
JP2004040000A (ja) 電極内蔵型サセプタ及びその製造方法
CN115954252A (zh) 晶片载放台
CN115705986A (zh) 晶片载置台
TWI840855B (zh) 晶圓載置台
TWI829212B (zh) 晶圓載置台
WO2024069742A1 (ja) ウエハ載置台
TWI836924B (zh) 晶圓載置台
WO2024004040A1 (ja) ウエハ載置台
JP7400854B2 (ja) 静電チャック部材、静電チャック装置、および静電チャック部材の製造方法
US20230343564A1 (en) Wafer placement table
TWI841078B (zh) 晶圓載置台
TWI822150B (zh) 晶圓載置台
US20230317433A1 (en) Wafer placement table
WO2023063016A1 (ja) ウエハ載置台
CN115985743A (zh) 晶片载放台
CN115966449A (zh) 晶片载放台
WO2023176936A1 (ja) 静電チャック部材、および静電チャック装置
KR20230151880A (ko) 웨이퍼 배치대
CN116895503A (zh) 晶片载放台
CN116130324A (zh) 晶片载放台
CN116469744A (zh) 晶片载放台
TW202412166A (zh) 晶圓載置台
CN116959941A (zh) 晶片载放台
CN116741692A (zh) 半导体制造装置用部件
CN116110766A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination