CN116469744A - 晶片载放台 - Google Patents

晶片载放台 Download PDF

Info

Publication number
CN116469744A
CN116469744A CN202211257455.2A CN202211257455A CN116469744A CN 116469744 A CN116469744 A CN 116469744A CN 202211257455 A CN202211257455 A CN 202211257455A CN 116469744 A CN116469744 A CN 116469744A
Authority
CN
China
Prior art keywords
electrode
hole
terminal
power supply
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211257455.2A
Other languages
English (en)
Inventor
竹林央史
小岛充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116469744A publication Critical patent/CN116469744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the object or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Resistance Heating (AREA)

Abstract

本发明提供一种晶片载放台，即便接合端子较细，也确保了与电极的接合强度，并且，抑制了在陶瓷基材产生裂纹。晶片载放台(10)具备：陶瓷基材(20)、电极(FR吸附用电极(27))、接合端子(供电端子(82))、以及电极取出部(272)。陶瓷基材(20)在上表面具有晶片载放面(22a)。FR吸附用电极(27)植入于陶瓷基材(20)。供电端子(82)自陶瓷基材(20)的下表面插入于陶瓷基材(20)，且贯穿设置于FR吸附用电极(27)的贯通孔(271)。电极取出部(272)沿着贯通孔(271)的周缘空开间隔地按比FR吸附用电极(27)厚的方式设置有2个以上，且内周面(272a)与供电端子(82)的侧面接合。

Description

晶片载放台
技术领域
本发明涉及晶片载放台。
背景技术
以往，作为晶片载放台，已知有如下晶片载放台，该晶片载放台具备：陶瓷基材，其在上表面具有晶片载放面；电极，其植入于陶瓷基材；以及接合端子，其自陶瓷基材的下表面插入于陶瓷基材而与电极接合。例如，专利文献1中记载的晶片载放台中，使与电极一体化的圆板状的电极取出部露出于在陶瓷基材的下表面呈开口的凹部的底面，并将该电极取出部和接合端子通过接合层进行接合。接合层还存在于接合端子与凹部的侧面之间。
现有技术文献
专利文献
专利文献1：日本特开2012－216786号公报
发明内容
然而，专利文献1中记载的晶片载放台中，特别是在凹部浅的情况下，有时无法充分得到电极取出部与接合端子的接合强度。另一方面，为了确保接合强度，考虑使接合端子变粗，不过，这样有时会使晶片的均热性受损。
本发明是为了解决上述课题而实施的，其主要目的在于，即便接合端子较细，也可确保与电极的接合强度。
本发明的晶片载放台具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面；
电极，该电极植入于所述陶瓷基材；
接合端子，该接合端子自所述陶瓷基材的下表面插入于所述陶瓷基材，且贯穿了设置于所述电极的贯通孔；以及
电极取出部，该电极取出部按比所述电极厚的方式设置于所述贯通孔的周缘，且内周面与所述接合端子的侧面接合。
该晶片载放台中，接合端子贯穿了设置于电极的贯通孔，因此，与接合端子碰到电极的情形相比，接合端子插入于陶瓷基材的长度变长。另外，电极取出部形成为比电极要厚，因此，接合端子的侧面与电极取出部的内周面的接合面积增大。所以，即便供电部件较细，也能够确保与电极的接合强度。
应予说明，本说明书中，有时采用上下、左右、前后等对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了晶片载放台的朝向的情况下，有时上下变为左右、左右变为上下，这种情况也包含在本发明的技术范围中。
本发明的晶片载放台中，所述电极取出部可以沿着所述贯通孔的周缘设置有2个以上。据此，与电极取出部设置于贯通孔的周缘整周的情形相比，不易在陶瓷基材产生裂纹。
本发明的晶片载放台中，所述接合端子可以插入于设置成自所述陶瓷基材的下表面贯穿所述电极的端子孔，所述电极取出部可以为将直径比所述端子孔的直径小的球缺形状或圆柱形状的导电材料的一部分以所述端子孔削掉得到的形状。据此，能够比较容易地制作电极取出部。
本发明的晶片载放台中，所述接合端子可以借助金属钎料层而与包括所述贯通孔的内周面和所述电极取出部的内周面的所述端子孔的侧面及所述端子孔的底面接合，所述金属钎料层可以设置成不到达所述陶瓷基材的下表面。据此，接合强度进一步提高。
本发明的晶片载放台中，所述电极取出部的所述内周面可以为与所述晶片载放面垂直的面。据此，与电极取出部的内周面倾斜的情形相比，能够顺利地进行将接合端子安装于电极取出部的作业。
本发明的晶片载放台中，所述电极取出部的所述内周面侧的厚度可以为0.1mm以上1mm以下。如果该厚度为0.1mm以上，则发热得到充分抑制；如果该厚度为1mm以下，则不易在陶瓷基材产生裂纹。
本发明的晶片载放台中，所述电极取出部可以相对于所述电极而朝下呈凸状。据此，即便为了插入接合端子而设置于陶瓷基材的下表面的端子孔不深，也能够将电极取出部和接合端子接合。另外，由于不需要使端子孔变深，所以，还能够抑制端子孔对均热性带来的影响。
附图说明
图1是设置于腔室100的晶片载放台10的纵截面图。
图2是晶片载放台10的平面图。
图3是图1的局部放大图。
图4是电极取出部272的立体图。
图5是图3的A－A截面图。
图6是百叶板86的立体图。
图7是晶片载放台10的制造工序图。
图8是晶片载放台10的制造工序图。
图9是晶片载放台10的制造工序图。
图10是电极取出部372及其周边的局部放大图。
图11是电极取出部372的立体图。
图12是另一实施方式的局部纵截面图。
图13是另一实施方式的局部纵截面图。
符号说明
10…晶片载放台，20…陶瓷基材，22…中央部，22a…晶片载放面，24…外周部，24a…聚焦环载放面，25…晶片吸附用电极，26…中央加热器电极，27…FR吸附用电极，28…外周加热器电极，30…冷却基材，30a…下方部件，30b…上方部件，30c…导电接合层，31…冷媒流路，32…冷媒供给路，33…冷媒排出路，34…冷媒循环器，36…高频电源，37…冷媒流路的形成区域，40…金属接合层，42…BS气体通路，42a…附带有台阶的孔，42b…贯通孔，43…BS气体供给源，45、50…陶瓷基材，46、51、52…电极，47、53…端子孔，48、55…接合端子，49、54、56…电极取出部，61、71、81、91…附带有台阶的孔，62、72、82、92…供电端子，63、73、83、93…供电棒，63a、73a、83a、93a…弹簧，64、74、84、94…附带有台阶的绝缘管，65、75、85、95…插座，66、76、86、96…百叶板，78…聚焦环，81a…孔上部，81b…孔下部，81c…孔台阶部，84a…管上部，84b…管下部，84c…管台阶部，85a…有底孔，85b…上表面，85c…下表面，86a…环部，86b…细板部，88…粘接层，100…腔室，100a…喷头，101…设置板，110…接合体，120…陶瓷烧结体，121～124…第一～第四陶瓷成型体，125…层叠体，130c、140…金属接合材料，131…流路沟，261、271、281…贯通孔，252、262、272、282…电极取出部，253、263、273、283…孔，254…晶片吸附用电极前驱体，264…中央加热器电极前驱体，272a…内周面，272b…下表面，274…FR吸附用电极前驱体，284…外周加热器电极前驱体，372…电极取出部，621、721、821、921…端子孔，621a、721a、821a、921a…轴。
具体实施方式
以下，参照附图，对本发明的优选实施方式进行说明。图1是设置于腔室100的晶片载放台10的纵截面图(以包括晶片载放台10的中心轴在内的面进行切断时的截面图)，图2是晶片载放台10的平面图，图3是图1的局部放大图(供电端子82及其周边的截面图)，图4是电极取出部272的立体图，图5是图3的A－A截面图，图6是百叶板86的立体图。应予说明，图4中，为了方便，仅示出了存在的3个电极取出部272中的1个。
晶片载放台10为利用等离子体对晶片W进行CVD、蚀刻等时使用的部件，其固定于在半导体工艺用的腔室100的内部所设置的设置板101。晶片载放台10具备：陶瓷基材20、冷却基材30、以及金属接合层40。
陶瓷基材20在具有圆形的晶片载放面22a的中央部22的外周具备具有环状的聚焦环载放面24a的外周部24。以下，聚焦环有时简称为“FR”。晶片载放面22a供晶片W载放，FR载放面24a供聚焦环78载放。陶瓷基材20由以氧化铝、氮化铝等为代表的陶瓷材料形成。FR载放面24a相对于晶片载放面22a而言低一级。
陶瓷基材20的中央部22自靠近晶片载放面22a一侧开始依次内置有晶片吸附用电极25和中央加热器电极26。上述电极25、26由含有例如W、Mo、Ru、WC、MoC等的材料形成。
晶片吸附用电极25为圆板状或圆形网状的单极型静电电极。陶瓷基材20中的比晶片吸附用电极25更靠上侧的层作为介电体层发挥作用。陶瓷基材20中的晶片吸附用电极25的上表面至晶片载放面22a的厚度为1mm以下。在晶片吸附用电极25借助供电端子62及供电棒63而连接有未图示的晶片吸附用直流电源。供电端子62设置成不与中央加热器电极26接触。供电端子62插穿于附带有台阶的绝缘管64。供电端子62的上表面借助球台形状(将球以2个平行的平面切断时的正中央的形状)的电极取出部252而与晶片吸附用电极25的下表面接合。电极取出部252按与供电端子62大致同轴的方式由与晶片吸附用电极25相同的材料形成。附带有台阶的绝缘管64插入于贯穿冷却基材30及接合层40的附带有台阶的孔。在附带有台阶的绝缘管64的已扩径的管下部配置有插座65。供电端子62的下部插入于在设置于插座65的上表面的有底孔所配置的百叶板66，且与插座65电连接。插座65的下表面与由弹簧63a朝上施力的供电棒63的上表面相接触。
中央加热器电极26按俯视遍及晶片载放面22a整面的方式从一端至另一端以一笔画的要领配置有细长的平板状(带状)的电阻发热体。在中央加热器电极26的一端借助供电端子72及供电棒73而连接有未图示的中央加热器电源。供电端子72的上部贯穿在形成中央加热器电极26的一端的平板部所设置的贯通孔261。在贯通孔261的周缘按朝下呈凸状的方式设置有电极取出部262。电极取出部262在贯通孔261的周缘按比中央加热器电极26厚的方式由与中央加热器电极26相同的材料形成。电极取出部262沿着贯通孔261的周缘空开间隔地设置有2个以上。供电端子72的上部的侧面与贯通孔261的内周面和电极取出部262的内周面接合。供电端子72插穿于附带有台阶的绝缘管74。附带有台阶的绝缘管74插入于贯穿冷却基材30及接合层40的附带有台阶的孔。在附带有台阶的绝缘管74的已扩径的管下部配置有插座75。供电端子72的下部插入于在设置于插座75的上表面的有底孔所配置的百叶板76，且与插座75电连接。插座75的下表面与由弹簧73a朝上施力的供电棒73的上表面相接触。虽然未图示，但是，形成中央加热器电极26的另一端的平板部与形成中央加热器电极26的一端的平板部同样地借助供电端子及供电棒而与中央加热器电源连接。
陶瓷基材20的外周部24自靠近FR载放面24a一侧开始依次内置有FR吸附用电极27和外周加热器电极28。上述电极27、28由含有例如W、Mo、Ru、WC、MoC等的材料形成。
FR吸附用电极27为圆环板状或圆环网状的单极型静电电极。陶瓷基材20中的比FR吸附用电极27更靠上侧的层作为介电体层发挥作用。在FR吸附用电极27借助供电端子82及供电棒83而连接有未图示的FR吸附用直流电源。供电端子82的上部贯穿在FR吸附用电极27所设置的贯通孔271。在贯通孔271的周缘按朝下呈凸状的方式设置有电极取出部272。电极取出部272在贯通孔271的周缘按比FR吸附用电极27厚的方式由与FR吸附用电极27相同的材料形成。电极取出部272沿着贯通孔271的周缘空开间隔地设置有2个以上。供电端子82的上部的侧面与贯通孔271的内周面和电极取出部272的内周面接合。供电端子82插穿于附带有台阶的绝缘管84。附带有台阶的绝缘管84插入于贯穿冷却基材30及接合层40的附带有台阶的孔。在附带有台阶的绝缘管84的已扩径的管下部配置有插座85。供电端子82的下部插入于在设置于插座85的上表面的有底孔所配置的百叶板86，且与插座85电连接。插座85的下表面与由弹簧83a朝上施力的供电棒83的上表面相接触。
外周加热器电极28按俯视遍及FR载放面24a整面的方式从一端至另一端以一笔画的要领配置有细长的平板状(带状)的电阻发热体。在外周加热器电极28的一端借助供电端子92及供电棒93而连接有未图示的外周加热器电源。供电端子92的上部贯穿在形成外周加热器电极28的一端的平板部所设置的贯通孔281。在贯通孔281的周缘按朝下呈凸状的方式设置有电极取出部282。电极取出部282在贯通孔271的周缘按比外周加热器电极28厚的方式由与外周加热器电极28相同的材料形成。电极取出部282沿着贯通孔281的周缘空开间隔地设置有2个以上。供电端子92的上部的侧面与贯通孔281的内周面和电极取出部282的内周面接合。供电端子92插穿于附带有台阶的绝缘管94。附带有台阶的绝缘管94插入于贯穿冷却基材30及接合层40的附带有台阶的孔。在附带有台阶的绝缘管94的已扩径的管下部配置有插座95。供电端子92的下部插入于在设置于插座95的上表面的有底孔所配置的百叶板96，且与插座95电连接。插座95的下表面与由弹簧93a朝上施力的供电棒93的上表面相接触。虽然未图示，但是，形成外周加热器电极28的另一端的平板部与形成外周加热器电极28的一端的平板部同样地借助供电端子及供电棒而与外周加热器电源连接。
应予说明，附带有台阶的绝缘管64、74、84、94可以由例如氧化铝等陶瓷材料形成。
冷却基材30为导电性的圆板部件，其是下方部件30a和上方部件30b借助导电接合层30c接合得到的。导电接合层30c可以采用与后述的金属接合层40相同的材料。冷却基材30在内部具有冷媒可循环的冷媒流路31。冷媒流路31按俯视遍及陶瓷基材20整面的方式从一端至另一端以一笔画的要领形成。冷媒流路31由在上方部件30b的下表面所形成的流路沟和自下方将该流路沟覆盖的导电接合层30c形成。冷媒流路31的一端与冷媒供给路32相连通，另一端与冷媒排出路33相连通。冷媒循环器34为具有温度调节功能的循环泵，将调节为所期望的温度的冷媒向冷媒供给路32导入，并将从冷媒流路31的冷媒排出路33排出的冷媒调节为所期望的温度后，再次向冷媒供给路32导入。冷却基材30由含有金属的导电材料制作。作为导电材料，例如可以举出复合材料、金属等。作为复合材料，可以举出金属基复合材料(也称为Metal·Matrix·Composite(MMC))等，作为MMC，可以举出包含Si、SiC及Ti的材料、使Al和/或Si含浸于SiC多孔质体得到的材料等。将包含Si、SiC及Ti的材料称为SiSiCTi，将使Al含浸于SiC多孔质体得到的材料称为AlSiC，将使Si含浸于SiC多孔质体得到的材料称为SiSiC。作为金属，可以举出Mo。冷却基材30与用于产生等离子体的高频电源36连接，用作高频电极。
金属接合层40将陶瓷基材20的下表面和冷却基材30的上表面接合。金属接合层40可以为例如由焊料或金属钎料形成的层。金属接合层40利用例如TCB(Thermalcompression bonding)形成。TCB是指：将金属接合材料夹入于待接合的2个部件之间，在加热到金属接合材料的固相线温度以下的温度的状态下，将2个部件进行加压接合的公知方法。
晶片载放台10具有用于将背侧气体(BS气体)向晶片W的背面供给的BS气体通路42。BS气体通路42由沿着上下方向贯穿冷却基材30及金属接合层40的附带有台阶的孔42a和与该附带有台阶的孔42a相连通且沿着上下方向贯穿陶瓷基材20的贯通孔42b构成。BS气体通路42与BS气体供给源43连接。作为BS气体，可以举出热传导气体(例如He气体)。
接下来，对晶片载放台10的供电端子62、72、82、92及其周边的结构进行说明。由于这些结构是共通的，所以，以下采用图3～图6对供电端子82及其周边的结构进行说明。
附带有台阶的孔81为沿着上下方向贯穿金属接合层40及冷却基材30的截面圆形的孔，其具有：细径的孔上部81a、粗径的孔下部81b及在孔上部81a与孔下部81b之间的孔台阶部81c。孔上部81a贯穿金属接合层40、冷却基材30的上方部件30b及导电接合层30c并到达下方部件30a。孔上部81a沿着上下方向从冷却基材30中的冷媒流路31的形成区域37(冷却基材30中的将冷媒流路31彼此分隔开的壁的部分)通过。孔下部81b形成为：从孔台阶部81c的外周位置到达下方部件30a的下表面。孔上部81a的长度比孔下部81b要长。据此，能够充分得到冷媒流路31的高度(上下方向上的长度)，因此，冷媒流路31的排热能力提高。
附带有台阶的绝缘管84插入于附带有台阶的孔81，并借助有机硅制的粘接层88而与附带有台阶的孔81的内表面粘接。附带有台阶的绝缘管84的外形与附带有台阶的孔81的形状一致。附带有台阶的绝缘管84在其内部具有细径的管上部84a、粗径的管下部84b及在管上部84a与管下部84b之间的管台阶部84c。管上部84a位于孔上部81a，管下部84b位于孔下部81b。管台阶部84c的外表面借助粘接层88而与孔台阶部81c粘接。
在陶瓷基材20，从FR吸附用电极27的下表面至陶瓷基材20的下表面设置有有底筒状的端子孔821。端子孔821与附带有台阶的绝缘管84的管上部84a大致同轴。
供电端子82的上部插入于端子孔821，且贯穿在FR吸附用电极27所设置的圆柱状的贯通孔271。贯通孔271形成端子孔821的一部分。电极取出部272沿着贯通孔271的周缘空开间隔地设置有多个(此处，如图5所示，等间隔地设置有3个)。电极取出部272为将球缺形状(将球以水平面切割得到的形状)的一部分以贯通孔271削掉得到的形状(图4)。将电极取出部272以垂直面切断的截面处的、内周面272a侧的厚度t2比FR吸附用电极27的厚度t1厚(图3)。厚度t2优选为0.1mm以上1mm以下。厚度t1优选为0.005mm以上0.03mm以下。厚度t2优选为厚度t1的20倍以上。电极取出部272的下表面272b为朝下呈凸状鼓出的形状。供电端子82通过金属钎料层BR而与FR吸附用电极27接合。具体而言，金属钎料层BR设置于端子孔821的底面与供电端子82的上表面之间的间隙及端子孔821的侧面与供电端子82的侧面之间的间隙。金属钎料层BR的下端位于比端子孔821的下端开口更靠上方的位置，以使其不到达陶瓷基材20的下表面。在FR吸附用电极27所设置的贯通孔271的内周面及电极取出部272的内周面272a借助金属钎料层BR而与供电端子82的侧面接合。内周面272a为与晶片载放面22a垂直的面。金属钎料层BR由例如Au－Ge、Al、Ag、Ag－Cu－Ti等形成。供电端子82的下部达到附带有台阶的绝缘管84的管下部84b的内部。
插座85为金属制(例如Cu制)的圆柱部件，其嵌入于附带有台阶的绝缘管84的管下部84b。插座85在上表面中央具备有底孔85a。插座85的环状的上表面85b与附带有台阶的绝缘管84的管台阶部84c抵接。插座85的圆形的下表面85c的直径与附带有台阶的绝缘管84的管下部84b的内径大致一致。下表面85c为从外周趋向中心而凹陷的凹面。凹面的锥角θ优选为90°以上且小于180°。在插座85的有底孔85a配置有金属制(例如铍铜制)的百叶板86。百叶板86在上下分别具有环部86a，且具备沿着环部86a的圆周方向空开间隔地竖立设置的多个细板部86b(图6)。环部86a与插座85的有底孔85a的内周壁接触。环部86a可以为环状，也可以为C字状。细板部86b将上下的环部86a彼此连结，且呈趋向百叶板86的中心轴而弯曲的形状。供电端子82的下部插入于百叶板86。供电端子82的外周面与多个细板部86b相接触，供电端子82的下端面不与有底孔85a的底面抵接而是相分离。细板部86b为被供电端子82朝向半径外侧按压而弹性变形的状态。亦即，百叶板86以使供电端子82的下端面不与插座85的有底孔85a的底面抵接的状态对供电端子82的下方的外周面进行弹性支撑。插座85的下表面的直径/>与供电端子82的直径ψ之间的关系优选为/>
接下来，采用图7～图9，对晶片载放台10的制造例进行说明。图7～图9是晶片载放台10的制造工序图。
首先，采用流延成型法，制作作为陶瓷粉末的成型体的圆板状的第一～第四陶瓷成型体121～124，在第一～第三陶瓷成型体121～123的上表面形成球缺形状的孔253、263、273、283(图7(A))。具体而言，在第一陶瓷成型体121的上表面，且是在相对于之后形成的端子孔921的轴921a有所偏移的位置，利用切削加工形成球缺形状的孔283。在第二陶瓷成型体122的上表面，且是在相对于之后形成的端子孔721的轴721a有所偏移的位置，利用切削加工形成球缺形状的孔263，并且，在相对于之后形成的端子孔821的轴821a有所偏移的位置，利用切削加工形成球缺形状的孔273。在第三陶瓷成型体123的上表面，按中心与之后形成的端子孔621的轴621a的中心一致的方式利用切削加工形成球缺形状的孔253。
接下来，在第一～第三陶瓷成型体121～123的上表面按规定的图案印刷导电糊料(图7(B))。具体而言，在第一陶瓷成型体121的上表面形成最终成为外周加热器电极28的外周加热器电极前驱体284。此时，孔283由导电糊料填充。在第二陶瓷成型体122的上表面形成最终成为中央加热器电极26的中央加热器电极前驱体264和最终成为FR吸附用电极27的FR吸附用电极前驱体274。此时，孔263、273由导电糊料填充。在第三陶瓷成型体123的上表面形成最终成为晶片吸附用电极25的晶片吸附用电极前驱体254。此时，孔253由导电糊料填充。
接下来，将第一～第四陶瓷成型体121～124自下侧开始按顺序层叠，得到层叠体125(图7(C))。对该层叠体125进行热压烧成后，利用切削加工形成成为BS气体通路42的一部分的贯通孔42b、端子孔621、721、821、921，并且，进行外形加工、厚度加工，由此得到成为陶瓷基材20的基础的圆板状的陶瓷烧结体120(图7(D))。各电极前驱体254、264、274、284在热压烧成后分别成为电极25、26、27、28。在形成端子孔621时，将球缺形状的孔253内所填充的导电材料的下端切削而成为球台形状的电极取出部252。在形成端子孔721、821、921时，将球缺形状的孔263、273、283内所填充的导电材料的一部分切削而成为电极取出部262、272、282，在电极26、27、28形成有贯通孔。例如，在FR吸附用电极27形成有贯通孔271。
在制作陶瓷烧结体120的同时，制作下方部件30a及上方部件30b(图8(A))。在下方部件30a，利用切削加工形成冷媒供给路32、冷媒排出路33、以及构成附带有台阶的孔42a、61、71、81、91的一部分的孔。在上方部件30b，利用切削加工形成成为冷媒流路31的基础的流路沟131、以及构成附带有台阶的孔42a、61、71、81、91的一部分的孔。陶瓷烧结体120为氧化铝制的情况下，下方部件30a及上方部件30b优选为SiSiCTi制或AlSiC制。这是因为：氧化铝的热膨胀系数和SiSiCTi、AlSiC的热膨胀系数大致相同。陶瓷烧结体120为AlN制的情况下，下方部件30a及上方部件30b优选为Mo制。这是因为：AlN的热膨胀系数和Mo的热膨胀系数大致相同。
SiSiCTi制的圆板部件例如可以如下制作。首先，将碳化硅、金属Si以及金属Ti进行混合，制作粉体混合物。接下来，将得到的粉体混合物利用单轴加压成型制作圆板状的成型体，使该成型体在非活性气氛下进行热压烧结，由此得到SiSiCTi制的圆板部件。
在下方部件30a与上方部件30b之间配置在必要的部位设置有贯通孔的金属接合材料130c，并且，在上方部件30b与陶瓷烧结体120之间配置在必要的部位设置有贯通孔的金属接合材料140(图8(A))。然后，将它们进行层叠，得到层叠体。
接下来，一边加热，一边对该层叠体进行加压(TCB)，由此得到接合体110(图8(B))。接合体110是在下方部件30a和上方部件30b借助导电接合层30c接合得到的冷却基材30的上表面借助金属接合层40接合陶瓷烧结体120而得到的。在冷却基材30的内部，上方部件30b的流路沟131的开口由导电接合层30c及下方部件30a覆盖，由此形成冷媒流路31。在金属接合层40及冷却基材30形成有附带有台阶的孔42a、61、71、81、91。
例如，TCB如下进行。即，于金属接合材料的固相线温度以下(例如固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，对层叠体进行加压而接合，然后，返回室温。据此，金属接合材料成为金属接合层。作为此时的金属接合材料，可以使用Al－Mg系接合材料、Al－Si－Mg系接合材料。例如，采用Al－Si－Mg系接合材料进行TCB的情况下，以在真空气氛下进行加热的状态对层叠体进行加压。金属接合材料优选采用厚度为100μm左右的材料。
接下来，对陶瓷烧结体120的外周进行切削，形成台阶，由此制成具备中央部22和外周部24的陶瓷基材20(图8(C))。
接下来，在附带有台阶的孔61、71、81、91安装必要的部件，由此得到晶片载放台10。此处，以在附带有台阶的孔81安装必要的部件的情形为例进行说明。应予说明，其他附带有台阶的孔61、91也同样地安装必要的部件。附带有台阶的孔71按照该标准安装必要的部件。
首先，采用金属钎料，将供电端子82与自陶瓷基材20的下表面贯穿FR吸附用电极27的端子孔821接合，由此将供电端子82和FR吸附用电极27借助金属钎料层BR而进行接合(图9(A)及(B))。例如，采用金属钎料(例如Au－Ge、Al、Ag等)，将Mo制的供电端子82接合于WC制或Mo制的FR吸附用电极27。据此，在FR吸附用电极27所设置的贯通孔271的内周面及电极取出部272的内周面272a借助金属钎料层BR而与供电端子82的侧面接合。
接下来，在附带有台阶的绝缘管84的外周面、细径的管上部84a的内周面涂布有机硅制的粘接剂，然后，将供电端子82插入于附带有台阶的绝缘管84的内部，同时将附带有台阶的绝缘管84插入于附带有台阶的孔81，使粘接剂固化，得到粘接层88、89(图9(B)及(C))。供电端子82的下端成为向粗径的管下部84b的内部突出的状态。
接下来，准备附带有百叶板86的插座85，将供电端子82插入于百叶板86，同时将插座85组装于附带有台阶的绝缘管84的粗径的管下部84b(图9(C)及(D))。此时，即便相对于插座85施加朝向FR吸附用电极27的方向上的力，由于插座85没有与供电端子82的下端面抵接，所以该力施加于管台阶部84c及孔台阶部81c。因此，插座85不会按压供电端子82。另外，插座85的百叶板86不与供电端子82的下端面抵接地对供电端子82的外周面进行弹性支撑。因此，将供电端子82和插座85的百叶板86连接时的载荷不会施加于供电端子82与FR吸附用电极27的接合部位即金属钎料层BR。
其他附带有台阶的孔61、71、91也同样地安装必要的部件。据此，得到晶片载放台10。
接下来，采用图1，对晶片载放台10的使用例进行说明。如上所述，在腔室100的设置板101设置有晶片载放台10。在腔室100的顶面配置有将工艺气体从许多气体喷射孔向腔室100的内部释放的喷头100a。
在晶片载放台10的FR载放面24a载放有聚焦环78，在晶片载放面22a载放有圆盘状的晶片W。聚焦环78沿着上端部的内周具备台阶，以使其不会与晶片W发生干扰。在该状态下，向晶片吸附用电极25施加直流电压，使晶片W吸附于晶片载放面22a，并且，向FR吸附用电极27施加直流电压，使聚焦环78吸附于FR载放面24a。另外，从BS气体通路42向晶片W的背面供给BS气体(例如氦气)，向中央加热器电极26及外周加热器电极28通电，将晶片W控制为高温。然后，将腔室100的内部设定为规定的真空气氛(或减压气氛)，一边从喷头100a供给工艺气体，一边向冷却基材30施加来自高频电源36的高频电压。于是，在冷却基材30与喷头100a之间产生等离子体。然后，利用该等离子体，对晶片W实施处理。另外，根据需要使冷媒在冷媒流路31中循环，调整晶片W的温度。
此处，将本实施方式的构成要素和本发明的构成要素的对应关系加以明确。本实施方式的陶瓷基材20相当于本发明的陶瓷基材，中央加热器电极26、FR吸附用电极27及外周加热器电极28相当于电极，供电端子72、82、92相当于接合端子，电极取出部272、282、292相当于电极取出部。
以上详细说明的本实施方式的晶片载放台10中，供电端子82贯穿了设置于FR吸附用电极27的贯通孔271，因此，与供电端子82碰到FR吸附用电极27的下表面的情形相比，供电端子82插入于陶瓷基材20的长度变长。另外，电极取出部272形成为比FR吸附用电极27要厚，因此，供电端子82的侧面与电极取出部272的内周面272a的接合面积增大。所以，即便供电端子82较细，也能够确保与FR吸附用电极27的接合强度。此外，电极取出部272沿着贯通孔271的周缘设置有3个，因此，与设置于贯通孔271的周缘整周的情形相比，不易在陶瓷基材20产生裂纹。上述方面对于供电端子72、92、电极取出部262、282也是同样的。
另外，电极取出部272沿着贯通孔271的周缘等间隔地设置有3个。像这样，电极取出部272不是设置于贯通孔271的周缘整周，而是等间隔地分散设置，因此，更容易抑制在陶瓷基材20产生裂纹。这一点对于电极取出部262、282也是同样的。
此外，电极取出部272为将直径比包括贯通孔271在内的端子孔821的直径小的球缺形状的导电材料的一部分以端子孔821削掉得到的形状(图4)，因此，能够比较容易地制作电极取出部272(图7(C)及图7(D))。这一点对于电极取出部262、282也是同样的。
进而，供电端子82与端子孔821的侧面的一部分及底面钎焊接合。因此，接合强度进一步提高。这一点对于供电端子72、92也是同样的。
另外，电极取出部272的内周面272a为与晶片载放面22a垂直的面，因此，与电极取出部272的内周面272a倾斜的情形相比，能够顺利地进行将供电端子82安装于电极取出部272的作业。这一点对于电极取出部262、282也是同样的。
进而，陶瓷基材20中的晶片吸附用电极25的上表面与晶片载放面22a之间的距离低至1mm以下，因此，如果按贯穿晶片吸附用电极25的方式设置供电端子62，则无法确保电介质层。所以，在晶片吸附用电极25不设置供供电端子62贯通的贯通孔，将供电端子62的上表面与在晶片吸附用电极25的下表面所设置的电极取出部252钎焊接合。
此外，电极取出部272的内周面272a侧的厚度t2优选为0.1mm以上1mm以下。如果该厚度为0.1mm以上，则发热得到充分抑制；如果该厚度为1mm以下，则不易在陶瓷基材20产生裂纹。这一点对于电极取出部262、282也是同样的。
另外，电极取出部272相对于FR吸附用电极27而朝下呈凸状。据此，即便端子孔821不深，也能够将电极取出部272和供电端子82接合。另外，由于不需要使端子孔821变深，所以，还能够抑制端子孔821对均热性带来的影响。这一点对于电极取出部262、282也是同样的。
应予说明，本发明并不受上述实施方式的任何限定，当然只要属于本发明的技术范围就可以以各种方案进行实施。
上述实施方式中，电极取出部272为将直径比端子孔821的直径小的球缺形状的导电材料的一部分以端子孔821削掉得到的形状，但不特别限定于此。例如，可以像图10及图11所示的电极取出部372那样为将直径比端子孔821的直径小的圆柱形状的导电材料的一部分以端子孔821削掉得到的形状。应予说明，对图10及图11中与上述实施方式相同的构成要素标记相同的符号。
上述实施方式中，示出了在陶瓷基材20内置有晶片吸附用电极25、中央加热器电极26、FR吸附用电极27以及外周加热器电极28的例子，不过，并不特别限定于此，可以在陶瓷基材20内置有这些电极中的至少1个。另外，可以在陶瓷基材20内置有RF电极。这种情况下，与RF电极连接的供电端子、供电棒等结构为与图3同样的结构即可。
上述实施方式中，如图5所示，沿着贯通孔271的周缘设置有3个电极取出部272，不过，并不特别限定于3个，可以为2个，也可以为4个以上。另外，沿着贯通孔271的周缘等间隔地设置有电极取出部272，不过，可以不等间隔地设置。另外，可以将电极取出部272设置于贯通孔271的整周。这一点对于电极取出部262、282也是同样的。
上述实施方式中，作为将供电端子82与未图示的加热器电源连接的构成，例示了在插入于附带有台阶的孔81的附带有台阶的绝缘管84的管下部84b配置有具备百叶板86的插座85，但不特别限定于此。例如，可以采用如下结构，即，将附带有台阶的孔81替换为笔直形状的孔，并且将附带有台阶的绝缘管84替换为笔直形状的绝缘管，去掉插座85而使供电端子82的下端到达冷却基材30的下表面。
上述实施方式中，通过流延成型法制作了第一～第四陶瓷成型体121～124，但不特别限定于此，例如可以通过铸模法来制作，也可以通过将陶瓷粉末压固来制作。
上述实施方式的晶片载放台10可以具有供使晶片W相对于晶片载放面22a上下移动的未图示的升降销插穿的升降销孔。升降销孔为沿着上下方向贯穿晶片载放台10的孔。
上述实施方式中，将陶瓷基材20和冷却基材30利用金属接合层40进行接合，不过，可以采用树脂接合层来代替金属接合层40。这种情况下，附带有台阶的绝缘管64、74、84、94的管上部可以插入于树脂接合层的孔，也可以不插入于树脂接合层的孔。不过，若考虑热传导性，则与树脂接合层相比，金属接合层40更理想。
上述实施方式中，例示了供电端子62、72、82、92与冷却基材30绝缘的情形，不过，根据情况，可以将供电端子62、72、82、92中的至少1个与冷却基材30连接而使其与冷却基材30为相同电位，通过冷却基材30而整体接地。
除了上述实施方式以外，可以采用图12、图13的实施方式。图12中，陶瓷基材45在高度不同的层植入有多个(此处为2个)电极46。端子孔47贯穿多个电极46。接合端子48插入于端子孔47。电极取出部49以比电极46厚的方式形成于电极46的贯通孔周边，内周面借助金属钎料层BR而与接合端子48的侧面接合。图13中，陶瓷基材50在高度不同的层植入有多个(此处为2个)电极51、52。端子孔53贯穿除最上部的电极51以外的电极52，电极51的电极取出部54的下表面在端子孔53的底面露出。接合端子55插入于端子孔53。电极52具备电极取出部56。电极取出部56以比电极52厚的方式形成于电极52的贯通孔周边，内周面借助金属钎料层BR而与接合端子55的侧面接合。接合端子55的顶面借助金属钎料层BR而与电极51的电极取出部54的下表面接合。

Claims (7)

1.一种晶片载放台，其中，具备：
陶瓷基材，该陶瓷基材在上表面具有晶片载放面；
电极，该电极植入于所述陶瓷基材；
接合端子，该接合端子自所述陶瓷基材的下表面插入于所述陶瓷基材，且贯穿了设置于所述电极的贯通孔；以及
电极取出部，该电极取出部按比所述电极厚的方式设置于所述贯通孔的周缘，且内周面与所述接合端子的侧面接合。
2.根据权利要求1所述的晶片载放台，其中，
所述电极取出部沿着所述贯通孔的周缘设置有2个以上。
3.根据权利要求1或2所述的晶片载放台，其中，
所述接合端子插入于端子孔，所述端子孔设置成自所述陶瓷基材的下表面贯穿所述电极，
所述电极取出部为将直径比所述端子孔的直径小的球缺形状或圆柱形状的导电材料的一部分以所述端子孔削掉得到的形状。
4.根据权利要求3所述的晶片载放台，其中，
所述接合端子借助金属钎料层而与包括所述贯通孔的内周面和所述电极取出部的内周面的所述端子孔的侧面及所述端子孔的底面接合，
所述金属钎料层设置成不到达所述陶瓷基材的下表面。
5.根据权利要求1～4中的任一项所述的晶片载放台，其中，
所述电极取出部的所述内周面为与所述晶片载放面垂直的面。
6.根据权利要求1～5中的任一项所述的晶片载放台，其中，
所述电极取出部的所述内周面侧的厚度为0.1mm以上1mm以下。
7.根据权利要求1～6中的任一项所述的晶片载放台，其中，
所述电极取出部相对于所述电极而朝下呈凸状。
CN202211257455.2A 2022-01-12 2022-10-14 晶片载放台 Pending CN116469744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022002885A JP2023102415A (ja) 2022-01-12 2022-01-12 ウエハ載置台
JP2022-002885 2022-01-12

Publications (1)

Publication Number Publication Date
CN116469744A true CN116469744A (zh) 2023-07-21

Family

ID=87068929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211257455.2A Pending CN116469744A (zh) 2022-01-12 2022-10-14 晶片载放台

Country Status (5)

Country Link
US (1) US20230223245A1 (zh)
JP (1) JP2023102415A (zh)
KR (1) KR20230109080A (zh)
CN (1) CN116469744A (zh)
TW (1) TW202329320A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908349B2 (en) 2011-03-31 2014-12-09 Ngk Insulators, Ltd. Member for semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
JP2023102415A (ja) 2023-07-25
KR20230109080A (ko) 2023-07-19
TW202329320A (zh) 2023-07-16
US20230223245A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
CN110970327A (zh) 半导体制造装置用部件
CN111095521B (zh) 晶片载置台及其制法
JP6325424B2 (ja) 静電チャック
KR100978395B1 (ko) 전극 내장형 서셉터 및 그 제조 방법
KR20010095312A (ko) 서셉터 및 그 제조방법
CN114628308A (zh) 半导体制造装置用构件及其制法
CN116469744A (zh) 晶片载放台
US12040165B2 (en) Wafer placement table
KR102695195B1 (ko) 웨이퍼 배치대
CN115995374A (zh) 晶片载放台
US20240055240A1 (en) Member for semiconductor manufacturing apparatus
US20230420282A1 (en) Wafer placement table
TWI826124B (zh) 半導體製造裝置用構件
KR20230151880A (ko) 웨이퍼 배치대
JP7514805B2 (ja) ウエハ載置台
US20240355656A1 (en) Wafer placement table
TWI829212B (zh) 晶圓載置台
US20240274413A1 (en) Wafer placement table
CN116959942A (zh) 晶片载放台
CN116895503A (zh) 晶片载放台
TW202425187A (zh) 晶圓載置台
KR20230053499A (ko) 웨이퍼 배치대
KR20240032690A (ko) 웨이퍼 배치대
CN116895587A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination