CN115939216A - 一种场效应晶体管及制备方法 - Google Patents
一种场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN115939216A CN115939216A CN202310115178.XA CN202310115178A CN115939216A CN 115939216 A CN115939216 A CN 115939216A CN 202310115178 A CN202310115178 A CN 202310115178A CN 115939216 A CN115939216 A CN 115939216A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor substrate
- fins
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本申请涉及一种场效应晶体管及制备方法,场效应晶体管包括半导体衬底、间隔设在半导体衬底上的多个鳍片、设在鳍片两端的掺杂区、包裹上鳍片中间部分上的氧化物隔离以及包裹氧化物隔离上的金属栅极,每个鳍片上设有两个氧化物隔离,属于同一个鳍片的两个氧化物隔离位于半导体衬底的两侧,相邻的金属栅极间使用绝缘材料隔绝。本申请公开的场效应晶体管及制备方法,使用多鳍片结构设计和鳍片单独控制的方式使场效应晶体管可以通过鳍片单独开启和组合开启的方式来得到不同的输出电流,具有更佳的电学性能。
Description
技术领域
本申请涉及电子技术领域,尤其是涉及一种场效应晶体管及制备方法。
背景技术
半导体工艺节点遵循摩尔定律的发展趋势不断减小,然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,这样一来栅极对沟道的控制能力变差。因此,为了更好的适应器件尺寸按比例缩小的要求,半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管,式场效应晶体管的立体结构设计使得场效应晶体管的体积可以进一步缩小。
鳍式场效应晶体管的输出电流随控制电压的变化而变化,或者可以描述为输出电流随着电流通道开启程度的变化而变化。在多输出电流的场景中,使用电压控制来实现多个输出电流值的难度巨大,主要体现在控制精度和电路的结构复杂性上,并且还需要考虑到鳍式场效应晶体管体质的一致性影响,针对不同体质的鳍式场效应晶体管进行单独调试明显无法实现,这会涉及到巨大的工作量,在集成电路制造中难以实现。
发明内容
本申请提供一种场效应晶体管及制备方法,使用多鳍片结构设计和鳍片单独控制的方式使场效应晶体管可以通过鳍片单独开启和组合开启的方式来得到不同的输出电流,具有更佳的电学性能。
本申请的上述目的是通过以下技术方案得以实现的:
第一方面,本申请提供了本申请提供了一种场效应晶体管,包括:
半导体衬底;
多个鳍片,间隔设在半导体衬底上,鳍片的两端均具有掺杂区;
氧化物隔离,包裹上鳍片的中间部分上;以及
金属栅极,包裹氧化物隔离上;
其中,每个鳍片上设有两个氧化物隔离,属于同一个鳍片的两个氧化物隔离位于半导体衬底的两侧;
相邻的金属栅极间使用绝缘材料隔绝。
在第一方面的一种可能的实现方式中,至少存在两个鳍片的截面积不等。
在第一方面的一种可能的实现方式中,两个截面积不等的鳍片的长度和/或高度不等。
在第一方面的一种可能的实现方式中,位于半导体衬底第一表面或者第二表面上的鳍片的高度相同。
在第一方面的一种可能的实现方式中,鳍片的一端具有两个掺杂区,两个掺杂区间存在隔离区。
在第一方面的一种可能的实现方式中,位于鳍片同一端的两个掺杂区与同一个电路连接端连接。
在第一方面的一种可能的实现方式中,隔离区的高度为鳍片的三分之一到二分之一。
在第一方面的一种可能的实现方式中,位于半导体衬底同一侧的金属栅极的控制端位于和半导体衬底平行的平面内。
第二方面,本申请提供了一种场效应晶体管制备方法,包括:
提供硅衬底;
在硅衬底上制作半导体衬底,半导体衬底的第一表面和第二表面上形成有多个分立的鳍片,半导体衬底的第一表面和第二表面上均具有绝缘层;
去除鳍片上多余的绝缘层,形成氧化物隔离;
对位于半导体衬底的第一表面上的鳍片的两端进行掺杂处理,形成源极和漏极;
在位于半导体衬底的第一表面上的鳍片侧壁和上表面形成金属栅极,相邻的金属栅极间使用绝缘材料隔绝;
翻转硅衬底并对硅衬底进行去除,使半导体衬底第二表面上的多个分立的鳍片暴露;
去除鳍片上多余的绝缘层,形成氧化物隔离;
对位于半导体衬底的第二表面上的鳍片的两端进行掺杂处理,形成源极和漏极;以及
在位于半导体衬底的第二表面上的鳍片侧壁和上表面形成金属栅极,相邻的金属栅极间使用绝缘材料隔绝。
在第二方面的一种可能的实现方式中,在硅衬底上制作半导体衬底包括:
在硅衬底上沉积牺牲材料;
在牺牲材料上蚀刻鳍片的轮廓,形成沉积槽;以及
向沉积槽内填充半导体材料;
形成沉积槽与填充半导体材料交替进行,直至半导体衬底完成生长。
附图说明
图1是本申请提供的一种场效应晶体管的主视图。
图2是本申请提供的一种鳍片在半导体衬底上的分布示意图。
图3是本申请提供的一种在半导体衬底和鳍片上附着氧化物隔离的示意图。
图4是本申请提供的一种鳍片上进行掺杂处理的示意图。
图5是基于图1给出的俯视图。
图6是本申请提供的一种在硅衬底上制作半导体衬底和鳍片的示意图。
图7是本申请提供的一种翻转硅衬底的示意图。
图8是本申请提供的一种去除硅衬底并使硅衬底一侧的鳍片暴露的示意图。
图9是基于图8给出的制作金属栅极的示意图。
图10是本申请提供的一种在硅衬底上制作牺牲材料的示意图。
图11是本申请提供的一种在牺牲材料上制作沉积槽的示意图。
图12是本申请提供的一种在沉积槽内沉积半导体材料的示意图。
图中,1、半导体衬底,2、鳍片,21、掺杂区,22、隔离区,3、氧化物隔离,4、金属栅极,601、硅衬底,602、绝缘层,604、牺牲材料,605、沉积槽。
具体实施方式
以下结合附图,对本申请中的技术方案作进一步详细说明。
为了更加清楚的理解本申请中的技术方案,首先对场效应晶体管进行介绍。
场效应晶体管工作原理为:ID流经通路的宽度,即沟道截面积,它是由pn结反偏的变化,产生耗尽层扩展变化控制的缘故。在VGS=0的非饱和区域,表示的过渡层的扩展因为不很大,根据漏极-源极间所加VDS的电场,源极区域的某些电子被漏极拉去,即从漏极向源极有电流ID流动。
从门极向漏极扩展的过度层将沟道的一部分构成堵塞型,ID饱和。将这种状态称为夹断。这意味着过渡层将沟道的一部分阻挡,并不是电流被切断。
在过渡层由于没有电子、空穴的自由移动,在理想状态下几乎具有绝缘特性,通常电流也难流动。但是此时漏极-源极间的电场,实际上是两个过渡层接触漏极与门极下部附近,由于漂移电场拉去的高速电子通过过渡层。因漂移电场的强度几乎不变产生ID的饱和现象。
其次,VGS向负的方向变化,让VGS=VGS(off),此时过渡层大致成为覆盖全区域的状态。而且VDS的电场大部分加到过渡层上,将电子拉向漂移方向的电场,只有靠近源极的很短部分,这更使电流不能流通。
鳍式场效应晶体管(FinFET)是一种新的互补式金氧半导体晶体管。在传统晶体管结构中,控制电流通过的闸门,只能在闸门的一侧控制电路的接通与断开,属于平面的架构。在FinFET的架构中,闸门成类似鱼鳍的叉状3D架构,可于电路的两侧控制电路的接通与断开。
FinFeT与平面型MOSFET结构的主要区别在于其沟道由绝缘衬底上凸起的高而薄的鳍构成,源漏两极分别在其两端,三栅极紧贴其侧壁和顶部,用于辅助电流控制,这种鳍形结构增大了栅围绕沟道的面,加强了栅对沟道的控制,从而可以有效缓解平面器件中出现的短沟道效应,大幅改善电路控制并减少漏电流,也可以大幅缩短晶体管的栅长,也正由于该特性,FinfeT无须高掺杂沟道,因此能够有效降低杂质离子散射效应,提高沟道载流子迁移率。
请参阅图1,为本申请公开的一种场效应晶体管,主要由半导体衬底1、鳍片2、氧化物隔离3和金属栅极4等组成,鳍片2的数量为多个,这些鳍片2间隔设在半导体衬底1上,如图2所示。
请参阅图3,每个鳍片2上设有两个氧化物隔离3,属于同一个鳍片2的两个氧化物隔离3位于半导体衬底1的两侧,也就是说,每一个鳍片2可以看作由两个部分组成,这两个部分分别位于半导体衬底1的上方和下方,或者说分别位于半导体衬底1的第一表面和第二表面上。
请参阅图4,鳍片2的两端均具有掺杂区21,掺杂区21是在鳍片2上引入杂质,使鳍片2的电气属性被改变,对于鳍式场效应晶体管而言,掺杂区21使用轻度掺杂的方式进行处理。
氧化物隔离3包裹上鳍片2的中间部分上,金属栅极4包裹氧化物隔离3上。金属栅极4通电后,会对鳍片2施加电压,当施加的电压满足要求后,该鳍片2会由断开状态转为导通状态。
相邻的金属栅极4间使用绝缘材料隔绝,用以避免金属栅极4对相邻的鳍片2的状态切换造成影响,进一步地说,使用绝缘材料隔绝的目的是使一个金属栅极4仅能够控制一个鳍片2。
此处需要说明的是,在本申请中一个鳍片2上具有两个金属栅极4,这两个金属栅极4分别控制该鳍片2的一部分,也就意味着一个鳍片2位于半导体衬底1的第一表面和第二表面上的两个部分可以单独工作,也可以同时工作,其相应的输出电流值也会更加丰富。
应理解,鳍片2的输出电流除了与控制电压(通过金属栅极4施加外),还与鳍片2的截面积有关。应理解,鳍片2与高度均对通过电学性能有影响,鳍片2的厚度过小会导致驱动电流过小,增加鳍片2的高度可以获得更大的有效沟道宽度,但是也会增加寄生电容。
在本申请中,鳍片2分为了两个部分,这两个部分分别位于半导体衬底1的第一表面和第二表面上,并且分别使用独立的金属栅极4进行控制,这两个金属栅极4的宽度一致,但是高度可以相同,也可以不同。鳍片2的一个部分单独使用时,仅有一部分参与到电压控制过程中,该部分的高度要小于鳍片2的总高度。
并且由于这两个部分分别位于半导体衬底1的两侧,使得半导体衬底1的每一侧的鳍片2的高度都得到了降低,可以在一定程度上抑制寄生电容的出现,使本申请公开的场效应晶体管具有更好的电学性能。
整体而言,本申请提供的场效应晶体管,使用了多鳍片设计和鳍片的单独控制设计,鳍片2使用两个独立的金属栅极4进行控制,属于同一个鳍片2的两个金属栅极4可以分别单独开启,也可以同时开启,这样就可以控制鳍片2的输出电流,能够得到多个数值不同的输出电流。
因为鳍片2位于半导体衬底1的第一表面和第二表面上部分的截面积不同,也就意味着这两个部分的最大电流值不同,也就意味着一个鳍片2可以输出三个不同的电流值,在这三个电流值的优势在于可以迅速通过施加最大电压的方式得到,相比于比例式的调节方式,本申请提供的技术方案在反应速度上更具有优势。
同时,还可以通过使用不同鳍片2的方式来得到更多不同数值的电流值,也就是本申请提供的场效应晶体管中的鳍片2既可以单独使用,也可以组合使用,例如两个组合使用的鳍片2本身输出的电流值就不同,这些数值的叠加下,本申请提供的场效应晶体管的输出电流值会更加丰富。
本申请中的鳍片2分为了两个部分,这两个部分分别位于半导体衬底1的第一表面和第二表面上,使得半导体衬底1的每一侧的鳍片2的高度都得到了降低,可以在一定程度上抑制寄生电容的出现,使本申请公开的场效应晶体管具有更好的电学性能。
请参阅图1,作为申请提供的场效应晶体管的一种具体实施方式,至少存在两个鳍片2的截面积不等。这种设计可以使不同的鳍片2输出不同的电流值,这些不同的电流值叠加,可以使本申请提供的场效应晶体管的输出电流值会更加丰富。
在一些可能的实现方式中,两个截面积不等的鳍片2的长度和/或高度不等。
请参阅图1,作为申请提供的场效应晶体管的一种具体实施方式,位于半导体衬底1第一表面或者第二表面上的鳍片2的高度相同,这种方式可以在一定程度上降低制造难度。应理解,本申请提供的场效应晶体管需要借助淀积、光刻和刻蚀等工艺制作,当位于半导体衬底1第一表面或者第二表面上的鳍片2的高度相同时,可以使加工工序的步骤更少,因为在一次工艺步骤中,多个鳍片2可以同时进行制作。
请参阅图4,作为申请提供的场效应晶体管的一种具体实施方式,鳍片2的一端具有两个掺杂区21,两个掺杂区21间存在隔离区22。隔离区22不进行掺杂工艺的处理,其电学性能要弱于掺杂区21的电学性能。使用隔离区22来分隔两个掺杂区21的目的是避免这两个掺杂区21发生接触,使得电流可以按照既定的路线流动。因为当鳍片2的一个部分单独开启时,仅有一个掺杂区21会参与到电路中,此时对于另一个掺杂区21而言,没有通电的必要,相反,还会因为通电造成潜在的漏电,进而影响本申请提供的场效应晶体管的电学性能。
在一些可能的实现方式中,隔离区22的高度为鳍片2的三分之一到二分之一。
在一些可能的实现方式中,位于鳍片2同一端的两个掺杂区21与同一个电路连接端连接。
请参阅图1和图5,作为申请提供的场效应晶体管的一种具体实施方式,位于半导体衬底1同一侧的金属栅极4的控制端位于和半导体衬底1平行的平面内。这种方式可以将多个鳍片2的控制集成在一个平面内,可以降低本申请提供的场效应晶体管的高度,在层叠式的结构中,这种控制方式显得尤为重要,因为可以将金属栅极4的控制端在一个平面中同时制作,相比于将不同面上分别制作不同金属栅极4的控制端,将多个金属栅极4的控制端放置在同一个平面中的方式在工艺和高度上明显更具有优势。
在图5中,多个金属栅极4的控制端分为两组,这两组金属栅极4分别朝向两个相反的方向,可以有效降低金属栅极4的控制端在鳍片2长度方向上的占用比例。相邻的金属栅极间使用绝缘材料隔绝。
本申请还提供了一种场效应晶体管制备方法,包括如下步骤:
S101,提供硅衬底601,图6所示;
S102,在硅衬底601上制作半导体衬底1,半导体衬底1的第一表面和第二表面上形成有多个分立的鳍片2,半导体衬底1的第一表面和第二表面上均具有绝缘层602,图6所示;
S103,去除鳍片2上多余的绝缘层602,形成氧化物隔离3,氧化物隔离3与鳍片2的尺寸关系如图5所示;
S104,对位于半导体衬底1的第一表面上的鳍片2的两端进行掺杂处理,形成源极和漏极,源极和漏极如图4所示;
S105,在位于半导体衬底1的第一表面上的鳍片2侧壁和上表面形成金属栅极4,相邻的金属栅极4间使用绝缘材料隔绝;
S106,如图7所示,翻转硅衬底601并对硅衬底601进行去除,使半导体衬底1第二表面上的多个分立的鳍片2暴露,如图8所示;
S107,去除鳍片2上多余的绝缘层602,形成氧化物隔离3;
S108,对位于半导体衬底1的第二表面上的鳍片2的两端进行掺杂处理,形成源极和漏极;以及
S109,在位于半导体衬底1的第二表面上的鳍片2侧壁和上表面形成金属栅极4,相邻的金属栅极4间使用绝缘材料隔绝,步骤S107中步骤S109参考图9。
在硅衬底601上制作半导体衬底1的步骤如下:
S201,在硅衬底601上沉积牺牲材料604,请参阅图10;
S202,在牺牲材料604上蚀刻鳍片2的轮廓,形成沉积槽605,请参阅图11;以及
S203,向沉积槽605内填充半导体材料,请参阅图12;
其中,形成沉积槽605与填充半导体材料交替进行,直至半导体衬底1完成生长。
需要说明的是,步骤S201至步骤S203中的制作工艺仅能够制作半导体衬底1上方的鳍片2,位半导体衬底1下方的鳍片2需要完整的制作出轮廓后在轮廓的内壁上先制作氧化物隔离3,然后再制作鳍片2。
本具体实施方式的实施例均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (10)
1.一种场效应晶体管,其特征在于,包括:
半导体衬底(1);
多个鳍片(2),间隔设在半导体衬底(1)上,鳍片(2)的两端均具有掺杂区(21);
氧化物隔离(3),包裹上鳍片(2)的中间部分上;以及
金属栅极(4),包裹氧化物隔离(3)上;
其中,每个鳍片(2)上设有两个氧化物隔离(3),属于同一个鳍片(2)的两个氧化物隔离(3)位于半导体衬底(1)的两侧;
相邻的金属栅极(4)间使用绝缘材料隔绝。
2.根据权利要求1所述的场效应晶体管,其特征在于,至少存在两个鳍片(2)的截面积不等。
3.根据权利要求2所述的场效应晶体管,其特征在于,两个截面积不等的鳍片(2)的长度和/或高度不等。
4.根据权利要求1至3中任意一项所述的场效应晶体管,其特征在于,位于半导体衬底(1)第一表面或者第二表面上的鳍片(2)的高度相同。
5.根据权利要求1所述的场效应晶体管,其特征在于,鳍片(2)的一端具有两个掺杂区(21),两个掺杂区(21)间存在隔离区(22)。
6.根据权利要求5所述的场效应晶体管,其特征在于,位于鳍片(2)同一端的两个掺杂区(21)与同一个电路连接端连接。
7.根据权利要求5或6所述的场效应晶体管,其特征在于,隔离区(22)的高度为鳍片(2)的三分之一到二分之一。
8.根据权利要求5所述的场效应晶体管,其特征在于,位于半导体衬底(1)同一侧的金属栅极(4)的控制端位于和半导体衬底(1)平行的平面内。
9.一种场效应晶体管制备方法,其特征在于,包括:
提供硅衬底;
在硅衬底上制作半导体衬底,半导体衬底的第一表面和第二表面上形成有多个分立的鳍片,半导体衬底的第一表面和第二表面上均具有绝缘层;
去除鳍片上多余的绝缘层,形成氧化物隔离;
对位于半导体衬底的第一表面上的鳍片的两端进行掺杂处理,形成源极和漏极;
在位于半导体衬底的第一表面上的鳍片侧壁和上表面形成金属栅极,相邻的金属栅极间使用绝缘材料隔绝;
翻转硅衬底并对硅衬底进行去除,使半导体衬底第二表面上的多个分立的鳍片暴露;
去除鳍片上多余的绝缘层,形成氧化物隔离;
对位于半导体衬底的第二表面上的鳍片的两端进行掺杂处理,形成源极和漏极;以及
在位于半导体衬底的第二表面上的鳍片侧壁和上表面形成金属栅极,相邻的金属栅极间使用绝缘材料隔绝。
10.根据权利要求9所述的场效应晶体管制备方法,其特征在于,在硅衬底上制作半导体衬底包括:
在硅衬底上沉积牺牲材料;
在牺牲材料上蚀刻鳍片的轮廓,形成沉积槽;以及
向沉积槽内填充半导体材料;
形成沉积槽与填充半导体材料交替进行,直至半导体衬底完成生长。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310115178.XA CN115939216B (zh) | 2023-02-15 | 2023-02-15 | 一种场效应晶体管及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310115178.XA CN115939216B (zh) | 2023-02-15 | 2023-02-15 | 一种场效应晶体管及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115939216A true CN115939216A (zh) | 2023-04-07 |
CN115939216B CN115939216B (zh) | 2023-05-23 |
Family
ID=85818521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310115178.XA Active CN115939216B (zh) | 2023-02-15 | 2023-02-15 | 一种场效应晶体管及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939216B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645065B1 (ko) * | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
US20140117422A1 (en) * | 2012-11-01 | 2014-05-01 | International Business Machines Corporation | Fin field effect transistors having a nitride containing spacer to reduce lateral growth of epitaxially deposited semiconductor materials |
TW201521118A (zh) * | 2013-11-25 | 2015-06-01 | Nat Applied Res Laboratories | 鰭式場效電晶體之製作方法及其結構 |
CN106062963A (zh) * | 2014-03-28 | 2016-10-26 | 英特尔公司 | 晶体管中的应变补偿 |
CN106711143A (zh) * | 2015-11-12 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管结构及其制造方法 |
CN109427870A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
CN110634863A (zh) * | 2018-06-25 | 2019-12-31 | 英特尔公司 | 具有全环栅器件的自对准栅极端盖(sage)架构 |
CN114823514A (zh) * | 2021-03-04 | 2022-07-29 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
-
2023
- 2023-02-15 CN CN202310115178.XA patent/CN115939216B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645065B1 (ko) * | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
US20140117422A1 (en) * | 2012-11-01 | 2014-05-01 | International Business Machines Corporation | Fin field effect transistors having a nitride containing spacer to reduce lateral growth of epitaxially deposited semiconductor materials |
TW201521118A (zh) * | 2013-11-25 | 2015-06-01 | Nat Applied Res Laboratories | 鰭式場效電晶體之製作方法及其結構 |
CN106062963A (zh) * | 2014-03-28 | 2016-10-26 | 英特尔公司 | 晶体管中的应变补偿 |
CN106711143A (zh) * | 2015-11-12 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管结构及其制造方法 |
CN109427870A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
CN110634863A (zh) * | 2018-06-25 | 2019-12-31 | 英特尔公司 | 具有全环栅器件的自对准栅极端盖(sage)架构 |
CN114823514A (zh) * | 2021-03-04 | 2022-07-29 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115939216B (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102956457B (zh) | 半导体器件结构及其制作方法、及半导体鳍制作方法 | |
KR100699839B1 (ko) | 다중채널을 갖는 반도체 장치 및 그의 제조방법. | |
KR100594282B1 (ko) | FinFET을 포함하는 반도체 소자 및 그 제조방법 | |
US7190050B2 (en) | Integrated circuit on corrugated substrate | |
US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
US7842594B2 (en) | Semiconductor device and method for fabricating the same | |
US9496178B2 (en) | Semiconductor device having fins of different heights and method for manufacturing the same | |
TW201403825A (zh) | 積體電路裝置及其製造方法 | |
CN102956483B (zh) | 半导体器件结构及其制作方法 | |
US20080099834A1 (en) | Transistor, an inverter and a method of manufacturing the same | |
US20220045210A1 (en) | Method for fabricating shield gate mosfet | |
CN111755512A (zh) | 一种半导体器件及其制备方法 | |
CN103022039B (zh) | Sram单元及其制作方法 | |
JP2005505136A (ja) | 薄膜シリコン・オン・インシュレータ(soi)高電圧装置構造 | |
KR100467527B1 (ko) | 이중 게이트 mosfet 및 그 제조방법 | |
CN111785637A (zh) | 栅极环绕结构的鳍式晶体管及其制造方法 | |
KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
CN115939216B (zh) | 一种场效应晶体管及制备方法 | |
JP2022529411A (ja) | トレンチ型電界効果トランジスタの構造及びその製造方法 | |
CN110890421A (zh) | 半导体器件 | |
KR20070027961A (ko) | FinFET을 포함하는 반도체 소자 및 이의 제조방법 | |
CN114284354A (zh) | 一种阶梯负电容层鳍式场效应晶体管及其制备方法 | |
KR20040079116A (ko) | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 | |
CN111785636A (zh) | 并联栅极环绕结构鳍式晶体管及其制造方法 | |
US20200243657A1 (en) | Multi-trench MOSFET and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |