CN115903942A - 温度延迟装置及温度控制系统 - Google Patents

温度延迟装置及温度控制系统 Download PDF

Info

Publication number
CN115903942A
CN115903942A CN202210193281.1A CN202210193281A CN115903942A CN 115903942 A CN115903942 A CN 115903942A CN 202210193281 A CN202210193281 A CN 202210193281A CN 115903942 A CN115903942 A CN 115903942A
Authority
CN
China
Prior art keywords
temperature
delay device
input signal
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210193281.1A
Other languages
English (en)
Inventor
杨吴德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115903942A publication Critical patent/CN115903942A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Abstract

一种温度延迟装置包含第一温度感测器、第二温度感测器、反向器及锁存电路。第一温度感测器用以侦测晶片的第一温度，借以输出第一输入信号。第二温度感测器用以侦测晶片的第二温度，借以输出第二输入信号。反向器耦接于第一温度感测器，并用以反转第一输入信号，借以输出第三输入信号。锁存电路耦接于反向器及第二温度感测器，并用以根据第二输入信号及第三输入信号产生输出信号。第一温度不同于第二温度。本案提供一种温度延迟装置及温度控制系统，借以架构一个温度延迟范围R1，以使得晶片不会因剧烈温度变化而关闭。

Description

温度延迟装置及温度控制系统
技术领域
本案涉及一种电子装置及电子系统。详细而言，本案涉及一种温度延迟装置及温度控制系统。
背景技术
在现有装置中，晶片运作所产生的温度会导致晶片及控制电路之间的沟通混乱。由于温度剧烈变化，容易导致晶片关闭，进而导致装置关机。
因此，上述技术尚存诸多缺陷，而有待本领域从业人员研发出其余适合的电路设计。
发明内容
本案的一面向涉及一种温度延迟装置。温度延迟装置包含第一温度感测器、第二温度感测器、反向器及锁存电路。第一温度感测器用以侦测晶片的第一温度，借以输出第一输入信号。第二温度感测器用以侦测晶片的第二温度，借以输出第二输入信号。反向器耦接于第一温度感测器，并用以反转第一输入信号，借以输出第三输入信号。锁存电路耦接于反向器及第二温度感测器，并用以根据第二输入信号及第三输入信号产生输出信号。第一温度不同于第二温度。
在一些实施例中，当晶片的测量温度高于第一温度但低于第二温度，锁存电路用以锁定晶片的第一状态。
在一些实施例中，当晶片的测量温度高于第二温度，锁存电路用以产生输出信号，借以改变晶片的第一状态至第二状态。
在一些实施例中，当晶片的测量温度低于第二温度但高于第一温度，锁存电路用以锁定晶片的第二状态。
在一些实施例中，当晶片的测量温度低于第一温度，锁存电路用以产生输出信号，借以改变晶片的第二状态至第一状态。
在一些实施例中，锁存电路包含置位端及复位端。锁存电路的置位端耦接于反向器，锁存电路的复位端耦接第二温度感测器。
在一些实施例中，锁存电路还包含二逻辑门。二逻辑门其中一者耦接于置位端。二逻辑门另外一者耦接于复位端。
在一些实施例中，二逻辑门皆包含或非门及与非门的其中至少一者。
本案的另一面向涉及一种温度控制系统。温度控制系统包含第一温度延迟装置、第二温度延迟装置、第三温度延迟装置及控制电路。第一温度延迟装置用以侦测晶片的第一温度及第二温度，借以输出第一输入信号。第二温度延迟装置用以侦测晶片的第三温度及第四温度，借以输出第二输入信号。第三温度延迟装置用以侦测晶片的第五温度及第六温度，借以输出第三输入信号。控制电路耦接于第一温度延迟装置、第二温度延迟装置及第二温度延迟装置。控制电路用以接收第一输入信号、第二输入信号及第三输入信号，借以输出二信号。第一温度、第二温度、第三温度、第四温度、第五温度及第六温度皆不相同。
在一些实施例中，第一温度及第二温度形成第一温度延迟范围。第三温度及第四温度形成第二温度延迟范围。第五温度及第六温度形成第三温度延迟范围。第一温度延迟范围、第二温度延迟范围及第三温度延迟范围互相不重叠。
在一些实施例中，第一温度延迟装置、第二温度延迟装置及第三温度延迟装置皆包含二温度感测器、反向器及锁存电路的其中至少一者。
在一些实施例中，控制电路包含第一输入端、第二输入端、第三输入端、第一输出端及第二输出端。第一温度延迟装置、第二温度延迟装置及第三温度延迟装置分别耦接于第一输入端、第二输入端及第三输入端。
在一些实施例中，控制电路包含第一逻辑门。第一逻辑门耦接于第二温度延迟装置、第一输入端及第一输出端。第一逻辑门包含反闸。
在一些实施例中，控制电路包含第二逻辑门。第二逻辑门耦接于第一温度延迟装置、第二输入端及第一逻辑门。第二逻辑门包含与门。
在一些实施例中，控制电路包含第三逻辑门。第三逻辑门耦接于第二逻辑门、第三温度延迟装置及第三输入端。第三逻辑门包含或门。
附图说明
参照后续段落中的实施方式以及下列图式，当可更佳地理解本案的内容：
图1为根据本案一些实施例绘示的温度控制系统的电路方框示意图；
图2为根据本案一些实施例绘示的温度延迟装置的电路方框示意图；
图3为根据本案一些实施例绘示的温度延迟装置的信号及晶片的测量温度的关系坐标示意图；
图4为根据本案一些实施例绘示的温度延迟装置的信号及晶片的温度的关系坐标示意图；
图5为根据本案一些实施例绘示的温度控制系统的电路方框示意图；
图6为根据本案一些实施例绘示的温度控制系统的部分电路方框示意图；
图7为根据本案一些实施例绘示的温度控制系统的测量温度的关系坐标示意图；以及
图8为根据本案一些实施例绘示的温度控制系统的信号的关系坐标示意图。
具体实施方式
以下将以图式及详细叙述清楚说明本案的精神，任何所属技术领域中技术人员在了解本案的实施例后，当可由本案所教示的技术，加以改变及修饰，其并不脱离本案的精神与范围。
本文的用语只为描述特定实施例，而无意为本案的限制。单数形式如“一”、“这”、“此”、“本”以及“该”，如本文所用，同样也包含复数形式。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在本案的内容中与特殊内容中的平常意义。某些用以描述本案的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本案的描述上额外的引导。
图1为根据本案一些实施例绘示的温度控制系统1的电路方框示意图。在一些实施例中，请参阅图1，温度控制系统1包含温度延迟装置10及控制电路20。控制电路20耦接于温度延迟装置10。温度延迟装置10用以量测晶片9的第一温度T1及第二温度T2借以产生输出信号O1至控制电路20。控制电路20用以根据输出信号O1并通过控制信号S1控制晶片9。控制电路20包含回馈电路。晶片9包含闪存、硬盘(Hard Disk Drive,HDD)、固态硬盘(SolidState drive,SSD)、动态随机存取存储器(Dynamic Random Access Memory,DRAM)、静态随机存取存储器(Static Random Access Memory,SRAM)、中央处理器(Central ProcessingUnit.CPU)及图形处理器(Graphic Processing Unit,GPU)。
图2为根据本案一些实施例绘示的温度延迟装置10的电路方框示意图。在一些实施例中，请参阅图2，如图2所示的温度延迟装置10为图1的实施例的温度延迟装置10的详细结构。
在一些实施例中，请参阅图1及图2，温度延迟装置10包含第一温度感测器110、第二温度感测器120、反向器130及锁存电路140。第一温度感测器110用以侦测晶片9的第一温度T1，借以输出第一输入信号In1。第二温度感测器120用以侦测晶片9的第二温度T2，借以输出第二输入信号In2。反向器130耦接于第一温度感测器110，并用以反转第一输入信号In1，借以输出第三输入信号In3。锁存电路140耦接于反向器130及第二温度感测器120，并用以根据第二输入信号In2及第三输入信号In3产生输出信号O1。第一温度T1不同于第二温度T2。
在一些实施例中，锁存电路140包含置位端及复位端。锁存电路140的置位端耦接于反向器130。锁存电路140的复位端耦接于第二温度感测器120。锁存电路140包含二个逻辑门(例如：逻辑门141及逻辑门142)。二个逻辑门的其中一者(例如：逻辑门141)耦接于置位端。二个逻辑门的另外一者(例如：逻辑门142)耦接于复位端。二个逻辑门皆包含或非门(NOR gate)及与非门(NAND gate)的其中至少一者。
图3为根据本案一些实施例绘示的温度延迟装置的信号及晶片的测量温度的关系坐标示意图。在一些实施例中，为了使本案的温度延迟装置易于理解，请一并参阅图1至图3，坐标示意图的纵轴为温度延迟装置的信号。坐标示意图的横轴为晶片的温度。常规温度TJ1由JEDEC固态技术协会的内存标准所规定。本案的设计目的在于架构一个温度延迟范围(例如:温度延迟范围R1)，使得晶片不会温度延迟装置的剧烈温度变化而关闭。在一些实施例中，常规温度TJ1与第一温度T1之间具有差值D1。常规温度TJ1与第二温度T2之间具有差值D2。在一些实施例中，差值D1相同于或不同于差值D2。差值D1及差值D1可依据实际需求所设计。在一些实施例中，常规温度TJ1包含温度45℃、温度85℃及温度105℃的其中至少一者。
在一些实施例中，请参阅图1至图3，当晶片9的测量温度高于第一温度T1但低于第二温度T2，锁存电路140沿路径L1用以锁定晶片9的第一状态。须说明的是，测量温度为晶片9的实际温度及变动温度。第一温度T1及第二温度T2均为固定温度，以借此区分晶片9的实际温度。
详细而言，第一温度T1被第一温度感测器110所测得，以使得第一温度感测器110产生第一输入信号In1(例如：第一输入信号In1为1)。反向器130反转第一输入信号In1(例如：第一输入信号In1为1)，借以输出第三输入信号In3(例如：第三输入信号In3为0)。于此同时，第二温度T2并未被第二温度感测器120所测得，以使得二温度感测器120产生第二输入信号In2(例如：第二输入信号In2为0)。当第二输入信号In2为0及第三输入信号In3为0，锁存电路140用以产生输出信号O1。输出信号O1为0。因此，控制电路20不会控制晶片9进行转态。
在一些实施例中，当晶片9的测量温度高于第二温度T2，锁存电路140用以产生输出信号O1(例如：输出信号O1为1)，借以沿路径L2改变晶片9的第一状态至晶片9的第二状态。
详细而言，第一温度T1被第一温度感测器110所测得，以使得第一温度感测器110产生第一输入信号In1(例如：第一输入信号In1为1)。反向器130反转第一输入信号In1(例如：第一输入信号In1为1)，借以输出第三输入信号In3(例如：第三输入信号In3为0)。于此同时，第二温度T2被第二温度感测器120所测得，以使得二温度感测器120产生第二输入信号In2(例如：第二输入信号In2为1)。当第二输入信号In2为1及第三输入信号In3为0，锁存电路140用以产生输出信号O1。输出信号O1为1。因此，控制电路20控制晶片9进行转态。须说明的是，假使晶片9的测量温度突然骤降但未超过温度延迟范围，晶片9并不会再次转态。换言之，晶片9的状态被锁定。
在一些实施例中，请一并参阅图1至图3，当晶片9的测量温度低于第二温度T2但高于第一温度T1，锁存电路140用以沿路径L3锁定晶片9的第二状态。详细而言，第一温度T1被第一温度感测器110所测得，以使得第一温度感测器110产生第一输入信号In1(例如：第一输入信号In1为1)。反向器130反转第一输入信号In1(例如：第一输入信号In1为1)，借以输出第三输入信号In3(例如：第三输入信号In3为0)。于此同时，第二温度T2并未被第二温度感测器120所测得，以使得二温度感测器120产生第二输入信号In2(例如：第二输入信号In2为0)。当第二输入信号In2为0及第三输入信号In3为0，锁存电路140用以产生输出信号O1。输出信号O1为1。因此，控制电路20不会控制晶片9进行转态。换言之，晶片9的状态被锁定。
在一些实施例中，请一并参阅图1至图3，当晶片9的测量温度低于第一温度T1，锁存电路140用以产生输出信号，借以沿路径L4改变晶片9的第二状态至晶片9第一状态。
详细而言，第一温度T1未被第一温度感测器110所测得，以使得第一温度感测器110产生第一输入信号In1(例如：第一输入信号In1为0)。反向器130反转第一输入信号In1(例如：第一输入信号In1为0)，借以输出第三输入信号In3(例如：第三输入信号In3为1)。于此同时，第二温度T2未被第二温度感测器120所测得，以使得二温度感测器120产生第二输入信号In2(例如：第二输入信号In2为0)。当第二输入信号In2为0及第三输入信号In3为1，锁存电路140用以产生输出信号O1。输出信号O1为0。因此，控制电路20控制晶片9进行转态。
总而言之，温度延迟装置10的真值表列如下：
Figure BDA0003525749240000071
表一
在表一中，T为上述实施例中所提到的测量温度。
图4为根据本案一些实施例绘示的温度延迟装置的信号及晶片的温度的关系坐标示意图。在一些实施例中，为了使本案的温度延迟装置易于理解，请一并参阅图1至图4，图4的实施例为图3实施例的另一种表达方式。图4的上半部为晶片于正常加热及冷却状态下的温度曲线图，以及图4的下半部为温度延迟装置的信号时序图。须说明的是，于实作上，晶片的测量温度T复杂且剧烈变化。再者，须说明的是，晶片于阶段I2及阶段I4不会进行转态。由于温度延迟装置10的详细操作已于前述段落叙述，于此不作赘述。
图5为根据本案一些实施例绘示的温度控制系统1A的电路方框示意图。相较于图1的实施例，图5的实施例改变温度延迟装置的数量。温度控制系统1A包含三个温度延迟装置(例如：第一温度延迟装置10A、第二温度延迟装置30A及第三温度延迟装置40A)及控制电路20A。三个温度延迟装置皆与图1及图2的实施例的相同。控制电路20A不同于图1的实施例。在一些实施例中，控制电路20A包含回馈电路。
图6为根据本案一些实施例绘示的温度控制系统的部分电路方框示意图。
在一些实施例中，请参阅图5及图6，第一温度延迟装置10A用以测量晶片9的第一温度T1及第二温度T2，以输出第一输入信号O1。第二温度延迟装置30A用以测量晶片9的第三温度T3及第四温度T4，以输出第二输入信号O2。第三温度延迟装置40A用以测量晶片9的第五温度T5及第六温度T6，以输出第三输入信号O3。控制电路20A耦接于第一温度延迟装置10A、第二温度延迟装置30A及第三温度延迟装置40A。控制电路20A用以接收第一输入信号O1、第二输入信号O2及第三输入信号O3，借以输出二信号(例如：输出信号X及输出信号Y)。第一温度T1、第二温度T2、第三温度T3、第四温度T4、第五温度T5及第六温度T6皆不相同。第一温度T1、第二温度T2、第三温度T3、第四温度T4、第五温度T5及第六温度T6皆为固定温度，为了区分晶片9的实际温度。
在一些实施例中，请参阅图2及图6，第一温度延迟装置10A、第二温度延迟装置30A及第三温度延迟装置40A皆包含图2所示的两个温度感测器、反向器及锁存电路。
在一些实施例中，控制电路20A包含第一输入端、第二输入端、第三输入端、第一输出端及第二输出端。第一温度延迟装置10A、第二温度延迟装置30A及第三温度延迟装置40A分别耦接于第一输入端、第二输入端及第三输入端。
在一些实施例中，控制电路20A包含第一逻辑门21A、第二逻辑门22A及第三逻辑门23A。第一逻辑门21A耦接于第二温度延迟装置30A、第一输入端及第一输出端。在一些实施例中，第一逻辑门21A包含反闸。第二逻辑门22A耦接于第一温度延迟装置10A、第二输入端及第一逻辑门21A。在一些实施例中，第二逻辑门22A包含与门(AND gate)。第三逻辑门23A耦接于第二逻辑门22A、第三温度延迟装置40A、第三输入端及第二输出端。在一些实施例中，第三逻辑门23A包含或门(OR gate)。
图7为根据本案一些实施例绘示的温度控制系统的测量温度的关系坐标示意图。在一些实施例中，相较于图4的实施例，图4及图7的差异点在于改变温度的数量。
在一些实施例中，第一温度T1及第二温度T2形成第一温度延迟范围R1。第三温度T3及第四温度T4形成第二温度延迟范围R2。第五温度T5及第六温度T6形成第三温度延迟范围R3。第一温度延迟范围R1、第二温度延迟范围R2及第三温度延迟范围R3互相不重叠。
图8为根据本案一些实施例绘示的温度控制系统的信号的关系坐标示意图。在一些实施例中，相较于图4的实施例，图4及图8之间的差异点在于改变信号数量。由于第一温度延迟装置10A、第二温度延迟装置30A及第三温度延迟装置40A的操作皆相同于图2所示的第一温度延迟装置10，于此不作赘述。
总而言之，温度控制系统1A的真值表列如下：
Figure BDA0003525749240000091
表二
在表二中，T为上述实施例中所提到的测量温度。
在一些实施例中，温度控制系统1A的布尔代数表示式根据表二及图6列如下：
Figure BDA0003525749240000092
依据前述实施例，本案提供一种温度延迟装置及温度控制系统，借以架构一个温度延迟范围R1，以使得晶片不会因剧烈温度变化而关闭。
虽然本案以详细的实施例公开如上，然而本案并不排除其他可行的实施态样。因此，本案的保护范围当视权利要求书范围所界定者为准，而非受于前述实施例的限制。
对本领域技术人员而言，在不脱离本案的精神和范围内，当可对本案作各种的更动与润饰。基于前述实施例，所有对本案所作的更动与润饰，也涵盖于本案的保护范围内。
【符号说明】
1：温度控制系统
10：温度延迟装置
20：控制电路
T1～T2：温度
O1：输出信号
9：晶片
S1：控制信号
110：温度感测器
120：温度感测器
130：反向器
140：锁存电路
In1：第一输入信号
In2：第二输入信号
In3：第三输入信号
141：逻辑门
142：逻辑门
R1：温度延迟范围
L1～L4：路径
TJ1：常规温度
T：测量温度
D1～D2：差值
I1～I13：阶段
1A：温度控制系统
10A：温度延迟装置
20A：控制电路
21A：逻辑门
22A：逻辑门
23A：逻辑门
30A：温度延迟装置
40A：温度延迟装置
T1～T6：温度
O1～O3：输入信号
XY：输出信号
R1～R3：温度延迟范围。

Claims (15)

1.一种温度延迟装置，其特征在于，包含：
第一温度感测器，用以侦测晶片的第一温度，借以输出第一输入信号；
第二温度感测器，用以侦测该晶片的第二温度，借以输出第二输入信号；
反向器，耦接于该第一温度感测器，并用以反转该第一输入信号，借以输出第三输入信号；以及
锁存电路，耦接于该反向器及该第二温度感测器，并用以根据该第二输入信号及该第三输入信号产生一输出信号，其中该第一温度不同于该第二温度。
2.根据权利要求1所述的温度延迟装置，其特征在于，当该晶片的测量温度高于该第一温度但低于该第二温度，该锁存电路用以锁定该晶片的第一状态。
3.根据权利要求2所述的温度延迟装置，其特征在于，当该晶片的该测量温度高于该第二温度，该锁存电路用以产生该输出信号，借以改变该晶片的该第一状态至一第二状态。
4.根据权利要求3所述的温度延迟装置，其特征在于，当该晶片的该测量温度低于该第二温度但高于该第一温度，该锁存电路用以锁定该晶片的该第二状态。
5.根据权利要求4所述的温度延迟装置，其特征在于，当该晶片的该测量温度低于该第一温度，该锁存电路用以产生该输出信号，借以改变该晶片的该第二状态至该第一状态。
6.根据权利要求1所述的温度延迟装置，其特征在于，该锁存电路包含置位端及复位端，其中该锁存电路的该置位端耦接于该反向器，其中锁存电路的该复位端耦接于该第二温度感测器。
7.根据权利要求6所述的温度延迟装置，其特征在于，该锁存电路还包含二逻辑门，其中该二逻辑门其中一者耦接于该置位端，其中该二逻辑门另外一者耦接于该复位端。
8.根据权利要求7所述的温度延迟装置，其特征在于，该二逻辑门皆包含或非门及与非门的其中至少一者。
9.一种温度控制系统，其特征在于，包含：
第一温度延迟装置，用以侦测晶片的第一温度及第二温度，借以输出第一输入信号；
第二温度延迟装置，用以侦测该晶片的第三温度及第四温度，借以输出第二输入信号；
第三温度延迟装置，用以侦测该晶片的第五温度及第六温度，借以输出第三输入信号；以及
控制电路，耦接于该第一温度延迟装置、该第二温度延迟装置及该第三温度延迟装置，其中该控制电路用以接收该第一输入信号、该第二输入信号及该第三输入信号，借以输出二信号，其中该第一温度、该第二温度、该第三温度、该第四温度、该第五温度及该第六温度皆不相同。
10.根据权利要求9所述的温度控制系统，其特征在于，该第一温度及该第二温度形成第一温度延迟范围，其中该第三温度及该第四温度形成第二温度延迟范围，其中该第五温度及该第六温度形成第三温度延迟范围，其中该第一温度延迟范围、该第二温度延迟范围及该第三温度延迟范围互相不重叠。
11.根据权利要求9所述的温度控制系统，其特征在于，该第一温度延迟装置、该第二温度延迟装置及该第三温度延迟装置皆包含二温度感测器、反向器及锁存电路的其中至少一者。
12.根据权利要求9所述的温度控制系统，其特征在于，该控制电路包含第一输入端、第二输入端、第三输入端、第一输出端及第二输出端，其中该第一温度延迟装置、该第二温度延迟装置及该第三温度延迟装置分别耦接于该第一输入端、该第二输入端及该第三输入端。
13.根据权利要求12所述的温度控制系统，其特征在于，该控制电路包含第一逻辑门，其中该第一逻辑门耦接于该第二温度延迟装置、该第一输入端及该第一输出端，其中该第一逻辑门包含反闸。
14.根据权利要求13所述的温度控制系统，其特征在于，该控制电路包含第二逻辑门，其中该第二逻辑门耦接于该第一温度延迟装置、该第二输入端及该第一逻辑门，其中该第二逻辑门包含与门。
15.根据权利要求14所述的温度控制系统，其特征在于，该控制电路包含第三逻辑门，其中该第三逻辑门耦接于该第二逻辑门、该第三温度延迟装置及该第三输入端，其中该第三逻辑门包含或门。
CN202210193281.1A 2021-09-23 2022-03-01 温度延迟装置及温度控制系统 Pending CN115903942A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/448,527 US11569802B1 (en) 2021-09-23 2021-09-23 Temperature delay device and temperature control system
US17/448,527 2021-09-23

Publications (1)

Publication Number Publication Date
CN115903942A true CN115903942A (zh) 2023-04-04

Family

ID=85040350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210193281.1A Pending CN115903942A (zh) 2021-09-23 2022-03-01 温度延迟装置及温度控制系统

Country Status (3)

Country Link
US (1) US11569802B1 (zh)
CN (1) CN115903942A (zh)
TW (1) TWI793870B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806695B1 (en) * 2003-03-31 2004-10-19 National Semiconductor Corporation Apparatus and method for efficiency optimization of integrated circuits by temperature sensor and servo loop
US7453302B2 (en) * 2003-12-23 2008-11-18 Infineon Technologies Ag Temperature compensated delay signals
KR100559731B1 (ko) * 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
JP4689280B2 (ja) * 2005-01-14 2011-05-25 ルネサスエレクトロニクス株式会社 感度調整機能付きシュミットトリガ回路及びそれを備える半導体装置
JP2009147742A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp ノイズフィルタ回路、デッドタイム回路、遅延回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、制御回路、電子機器、および印刷システム
US8044674B2 (en) * 2009-11-06 2011-10-25 Infineon Technologies Ag Semiconductor device with thermal fault detection
CN102541111A (zh) * 2010-12-28 2012-07-04 鸿富锦精密工业（深圳）有限公司 恒温控制装置
CN103671188B (zh) * 2012-09-26 2016-08-03 鸿富锦精密工业（深圳）有限公司 风扇控制电路
EP2830218B1 (en) * 2013-07-23 2021-04-28 Infineon Technologies AG Thermal observer and overload protection for power switches
US9552447B2 (en) * 2015-04-24 2017-01-24 Globalfoundries Inc. Systems and methods for controlling integrated circuit chip temperature using timing closure-based adaptive frequency scaling
US9859889B2 (en) * 2016-02-03 2018-01-02 Electronics And Telecommunications Research Institute Ultra low voltage digital circuit and operation method thereof
EP3436275B1 (en) * 2016-04-29 2021-11-24 Hewlett-Packard Development Company, L.P. Detecting fluid levels using a variable threshold voltage
JP6869813B2 (ja) * 2017-05-31 2021-05-12 エイブリック株式会社 弛張型発振器、および弛張型発振器を備えた無線機器

Also Published As

Publication number Publication date
TWI793870B (zh) 2023-02-21
US11569802B1 (en) 2023-01-31
TW202315324A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US7512033B2 (en) Apparatus and method for controlling clock signal in semiconductor memory device
KR102060073B1 (ko) 반도체 회로
CN106026990B (zh) 半导体电路
KR20050055228A (ko) 펄스 폭 제어 회로
JPH0312095A (ja) 半導体メモリ装置
US7529318B2 (en) Circuit and method for reducing noise interference in digital differential input receivers
US6225843B1 (en) Semiconductor integrated circuit device
JP2000040398A (ja) ダブルデ―タレ―ト同期式ｄｒａｍ集積回路装置
KR100557636B1 (ko) 클럭신호를 이용한 데이터 스트로브 회로
US20180088176A1 (en) Sequential circuit, scan chain circuit including the same and integrated circuit including the same
KR20190041052A (ko) 공통 클럭을 사용하는 플립플롭을 포함하는 전자 회로
US7979605B2 (en) Latency control circuit and method using queuing design method
US6972601B2 (en) Sense amplifier having synchronous reset or asynchronous reset capability
KR101794261B1 (ko) 래치 회로, 그것을 포함하는 플립플롭 및 데이터 래치 방법
KR20050058915A (ko) 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
KR20180128353A (ko) 바이패스를 가진 레벨 시프터
JP2008131256A (ja) フリップフロップ回路
CN115903942A (zh) 温度延迟装置及温度控制系统
JPH0474384A (ja) 半導体集積回路装置
US6879186B2 (en) Pseudo-dynamic latch deracer
CN109547011B (zh) 仲裁电路
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US10756736B2 (en) Fused voltage level shifting latch
KR19980083817A (ko) 클럭 입력 버퍼를 분리시킨 반도체 메모리 장치
US7285986B2 (en) High speed, low power CMOS logic gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination