TW202315324A - 溫度延遲裝置及溫度控制系統 - Google Patents

溫度延遲裝置及溫度控制系統 Download PDF

Info

Publication number
TW202315324A
TW202315324A TW110143559A TW110143559A TW202315324A TW 202315324 A TW202315324 A TW 202315324A TW 110143559 A TW110143559 A TW 110143559A TW 110143559 A TW110143559 A TW 110143559A TW 202315324 A TW202315324 A TW 202315324A
Authority
TW
Taiwan
Prior art keywords
temperature
delay device
input signal
chip
output
Prior art date
Application number
TW110143559A
Other languages
English (en)
Other versions
TWI793870B (zh
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI793870B publication Critical patent/TWI793870B/zh
Publication of TW202315324A publication Critical patent/TW202315324A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Abstract

一種溫度延遲裝置包含第一溫度感測器、第二溫度感測器、反向器及鎖存電路。第一溫度感測器用以偵測晶片之第一溫度，藉以輸出第一輸入訊號。第二溫度感測器用以偵測晶片之第二溫度，藉以輸出第二輸入訊號。反向器耦接於第一溫度感測器，並用以反轉第一輸入訊號，藉以輸出第三輸入訊號。鎖存電路耦接於反向器及第二溫度感測器，並用以根據第二輸入訊號及第三輸入訊號產生輸出訊號。第一溫度不同於第二溫度。

Description

溫度延遲裝置及溫度控制系統
本案涉及一種電子裝置及電子系統。詳細而言，本案涉及一種溫度延遲裝置及溫度控制系統。
於現有裝置中，晶片運作所產生的溫度會導致晶片及控制電路之間的溝通混亂。由於溫度劇烈變化，容易導致晶片關閉，進而導致裝置關機。
因此，上述技術尚存諸多缺陷，而有待本領域從業人員研發出其餘適合的電路設計。
本案的一面向涉及一種溫度延遲裝置。溫度延遲裝置包含第一溫度感測器、第二溫度感測器、反向器及鎖存電路。第一溫度感測器用以偵測晶片之第一溫度，藉以輸出第一輸入訊號。第二溫度感測器用以偵測晶片之第二溫度，藉以輸出第二輸入訊號。反向器耦接於第一溫度感測器，並用以反轉第一輸入訊號，藉以輸出第三輸入訊號。鎖存電路耦接於反向器及第二溫度感測器，並用以根據第二輸入訊號及第三輸入訊號產生輸出訊號。第一溫度不同於第二溫度。
本案的另一面向涉及一種溫度控制系統。溫度控制系統包含第一溫度延遲裝置、第二溫度延遲裝置、第三溫度延遲裝置及控制電路。第一溫度延遲裝置用以偵測晶片的第一溫度及第二溫度，藉以輸出第一輸入訊號。第二溫度延遲裝置用以偵測晶片的第三溫度及第四溫度，藉以輸出第二輸入訊號。第三溫度延遲裝置用以偵測晶片的第五溫度及第六溫度，藉以輸出第三輸入訊號。控制電路耦接於第一溫度延遲裝置、第二溫度延遲裝置及第二溫度延遲裝置。控制電路用以接收第一輸入訊號、第二輸入訊號及第三輸入訊號，藉以輸出二訊號。第一溫度、第二溫度、第三溫度、第四溫度、第五溫度及第六溫度皆不相同。
以下將以圖式及詳細敘述清楚說明本案之精神，任何所屬技術領域中具有通常知識者在瞭解本案之實施例後，當可由本案所教示之技術，加以改變及修飾，其並不脫離本案之精神與範圍。
本文之用語只為描述特定實施例，而無意為本案之限制。單數形式如“一”、“這”、“此”、“本”以及“該”，如本文所用，同樣也包含複數形式。
關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
關於本文中所使用之用詞（terms），除有特別註明外，通常具有每個用詞使用在此領域中、在本案之內容中與特殊內容中的平常意義。某些用以描述本案之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案之描述上額外的引導。
第1圖為根據本案一些實施例繪示的溫度控制系統1之電路方塊示意圖。在一些實施例中，請參閱第1圖，溫度控制系統1包含溫度延遲裝置10及控制電路20。控制電路20耦接於溫度延遲裝置10。溫度延遲裝置10用以量測晶片9之第一溫度T1及第二溫度T2藉以產生輸出訊號O1至控制電路20。控制電路20用以根據輸出訊號O1並透過控制訊號S1控制晶片9。控制電路20包含回饋電路。晶片9包含快閃記憶體、硬碟(Hard Disk Drive, HDD)、固態硬碟(Solid State drive, SSD)、動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)、靜態隨機存取記憶體(Static Random Access Memory, SRAM)、中央處理器(Central Processing Unit. CPU)及圖形處理器(Graphic Processing Unit, GPU)。
第2圖為根據本案一些實施例繪示的溫度延遲裝置10之電路方塊示意圖。在一些實施例中，請參閱第2圖，如第2圖所示之溫度延遲裝置10為第1圖的實施例之溫度延遲裝置10之詳細結構。
在一些實施例中，請參閱第1圖及第2圖，溫度延遲裝置10包含第一溫度感測器110、第二溫度感測器120、反向器130及鎖存電路140。第一溫度感測器110用以偵測晶片9之第一溫度T1，藉以輸出第一輸入訊號In1。第二溫度感測器120用以偵測晶片9之第二溫度T2，藉以輸出第二輸入訊號In2。反向器130耦接於第一溫度感測器110，並用以反轉第一輸入訊號In1，藉以輸出第三輸入訊號In3。鎖存電路140耦接於反向器130及第二溫度感測器120，並用以根據第二輸入訊號In2及第三輸入訊號In3產生輸出訊號O1。第一溫度T1不同於第二溫度T2。
在一些實施例中，鎖存電路140包含置位端及復位端。鎖存電路140之置位端耦接於反向器130。鎖存電路140之復位端耦接於第二溫度感測器120。鎖存電路140包含二個邏輯閘(例如：邏輯閘141及邏輯閘142)。二個邏輯閘的其中一者(例如：邏輯閘141)耦接於置位端。二個邏輯閘的另外一者(例如：邏輯閘142)耦接於復位端。二個邏輯閘皆包含反或閘(NOR gate)及反及閘(NAND gate)的其中至少一者。
第3圖為根據本案一些實施例繪示的溫度延遲裝置之訊號及晶片的測量溫度之關係座標示意圖。在一些實施例中，為了使本案之溫度延遲裝置易於理解，請一併參閱第1圖至第3圖，座標示意圖之縱軸係為溫度延遲裝置之訊號。座標示意圖之橫軸係為晶片之溫度。常規溫度TJ1由JEDEC固態技術協會的記憶體標準所規定。本案的設計目的在於架構一個溫度延遲範圍(例如:溫度延遲範圍R1)，使得晶片不會溫度延遲裝置的劇烈溫度變化而關閉。在一些實施例中，常規溫度TJ1與第一溫度T1之間具有差值D1。常規溫度TJ1與第二溫度T2之間具有差值D2。在一些實施例中，差值D1相同於或不同於差值D2。差值D1及差值D1可依據實際需求所設計。在一些實施例中，常規溫度TJ1包含溫度45℃、溫度85℃及溫度105℃的其中至少一者。
在一些實施例中，請參閱第1圖至第3圖，當晶片9的測量溫度高於第一溫度T1但低於第二溫度T2，鎖存電路140沿路徑L1用以鎖定晶片9之第一狀態。須說明的是，測量溫度為晶片9之實際溫度及變動溫度。第一溫度T1及第二溫度T2均為固定溫度，以藉此區分晶片9之實際溫度。
詳細而言，第一溫度T1被第一溫度感測器110所測得，以使得第一溫度感測器110產生第一輸入訊號In1(例如：第一輸入訊號In1為1)。反向器130反轉第一輸入訊號In1(例如：第一輸入訊號In1為1)，藉以輸出第三輸入訊號In3(例如：第三輸入訊號In3為0)。於此同時，第二溫度T2並未被第二溫度感測器120所測得，以使得二溫度感測器120產生第二輸入訊號In2(例如：第二輸入訊號In2為0)。當第二輸入訊號In2為0及第三輸入訊號In3為0，鎖存電路140用以產生輸出訊號O1。輸出訊號O1為0。因此，控制電路20不會控制晶片9進行轉態。
在一些實施例中，當晶片9的測量溫度高於第二溫度T2，鎖存電路140用以產生輸出訊號O1(例如：輸出訊號O1為1)，藉以沿路徑L2改變晶片9之第一狀態至晶片9之第二狀態。
詳細而言，第一溫度T1被第一溫度感測器110所測得，以使得第一溫度感測器110產生第一輸入訊號In1(例如：第一輸入訊號In1為1)。反向器130反轉第一輸入訊號In1(例如：第一輸入訊號In1為1)，藉以輸出第三輸入訊號In3(例如：第三輸入訊號In3為0)。於此同時，第二溫度T2被第二溫度感測器120所測得，以使得二溫度感測器120產生第二輸入訊號In2(例如：第二輸入訊號In2為1)。當第二輸入訊號In2為1及第三輸入訊號In3為0，鎖存電路140用以產生輸出訊號O1。輸出訊號O1為1。因此，控制電路20控制晶片9進行轉態。須說明的是，假使晶片9的測量溫度突然驟降但未超過溫度延遲範圍，晶片9並不會再次轉態。換言之，晶片9的狀態被鎖定。
在一些實施例中，請一併參閱第1圖至第3圖，當晶片9之測量溫度低於第二溫度T2但高於第一溫度T1，鎖存電路140用以沿路徑L3鎖定晶片9之第二狀態。詳細而言，第一溫度T1被第一溫度感測器110所測得，以使得第一溫度感測器110產生第一輸入訊號In1(例如：第一輸入訊號In1為1)。反向器130反轉第一輸入訊號In1(例如：第一輸入訊號In1為1)，藉以輸出第三輸入訊號In3(例如：第三輸入訊號In3為0)。於此同時，第二溫度T2並未被第二溫度感測器120所測得，以使得二溫度感測器120產生第二輸入訊號In2(例如：第二輸入訊號In2為0)。當第二輸入訊號In2為0及第三輸入訊號In3為0，鎖存電路140用以產生輸出訊號O1。輸出訊號O1為1。因此，控制電路20不會控制晶片9進行轉態。換言之，晶片9的狀態被鎖定。
在一些實施例中，請一併參閱第1圖至第3圖，當晶片9之測量溫度低於第一溫度T1，鎖存電路140用以產生輸出訊號，藉以沿路徑L4改變晶片9之第二狀態至晶片9第一狀態。
詳細而言，第一溫度T1未被第一溫度感測器110所測得，以使得第一溫度感測器110產生第一輸入訊號In1(例如：第一輸入訊號In1為0)。反向器130反轉第一輸入訊號In1(例如：第一輸入訊號In1為0)，藉以輸出第三輸入訊號In3(例如：第三輸入訊號In3為1)。於此同時，第二溫度T2未被第二溫度感測器120所測得，以使得二溫度感測器120產生第二輸入訊號In2(例如：第二輸入訊號In2為0)。當第二輸入訊號In2為0及第三輸入訊號In3為1，鎖存電路140用以產生輸出訊號O1。輸出訊號O1為0。因此，控制電路20控制晶片9進行轉態。
總而言之，溫度延遲裝置10之真值表列如下：
溫度(℃) 第一輸入訊號 In1 第二輸入訊號In2 第三輸入訊號 In3 輸出訊號 O1
T＜T1(階段 I1) 0 0 1 0
T1＜T＜T2(階段I2) 1 0 0 0 (鎖定)
T2＜T(階段I3) 1 1 0 1
T1＜T＜T2(階段I4) 1 0 0 1 (鎖定)
T＜ T1(階段I5) 0 0 1 0
表一
於表一中，T為上述實施例中所提到的測量溫度。
第4圖為根據本案一些實施例繪示的溫度延遲裝置之訊號及晶片的溫度之關係座標示意圖。在一些實施例中，為了使本案之溫度延遲裝置易於理解，請一併參閱第1圖至第4圖，第4圖之實施例為第3圖實施例的另一種表達方式。第4圖之上半部為晶片於正常加熱及冷卻狀態下的溫度曲線圖，以及第4圖之下半部為溫度延遲裝置的訊號時序圖。須說明的是，於實作上，晶片的測量溫度T複雜且劇烈變化。再者，須說明的是，晶片於階段I2及階段I4不會進行轉態。由於溫度延遲裝置10之詳細操作已於前述段落敘述，於此不作贅述。
第5圖為根據本案一些實施例繪示的溫度控制系統1A之電路方塊示意圖。相較於第1圖之實施例，第5圖之實施例改變溫度延遲裝置之數量。溫度控制系統1A包含三個溫度延遲裝置(例如：第一溫度延遲裝置10A、第二溫度延遲裝置30A及第三溫度延遲裝置40A)及控制電路20A。三個溫度延遲裝置皆與第1圖及第2圖之實施例之相同。控制電路20A不同於第1圖之實施例。在一些實施例中，控制電路20A包含回饋電路。
第6圖為根據本案一些實施例繪示的溫度控制系統之部分電路方塊示意圖。
在一些實施例中，請參閱第5圖及第6圖，第一溫度延遲裝置10A用以測量晶片9之第一溫度T1及第二溫度T2，以輸出第一輸入訊號O1。第二溫度延遲裝置30A用以測量晶片9之第三溫度T3及第四溫度T4，以輸出第二輸入訊號O2。第三溫度延遲裝置40A用以測量晶片9之第五溫度T5及第六溫度T6，以輸出第三輸入訊號O3。控制電路20A耦接於第一溫度延遲裝置10A、第二溫度延遲裝置30A及第三溫度延遲裝置40A。控制電路20A用以接收第一輸入訊號O1、第二輸入訊號O2及第三輸入訊號O3，藉以輸出二訊號(例如：輸出訊號X及輸出訊號Y)。第一溫度T1、第二溫度T2、第三溫度T3、第四溫度T4、第五溫度T5及第六溫度T6皆不相同。第一溫度T1、第二溫度T2、第三溫度T3、第四溫度T4、第五溫度T5及第六溫度T6皆為固定溫度，為了區分晶片9的實際溫度。
在一些實施例中，請參閱第2圖及第6圖，第一溫度延遲裝置10A、第二溫度延遲裝置30A及第三溫度延遲裝置40A皆包含第2圖所示之兩個溫度感測器、反向器及鎖存電路。
在一些實施例中，控制電路20A包含第一輸入端、第二輸入端、第三輸入端、第一輸出端及第二輸出端。第一溫度延遲裝置10A、第二溫度延遲裝置30A及第三溫度延遲裝置40A分別耦接於第一輸入端、第二輸入端及第三輸入端。
在一些實施例中，控制電路20A包含第一邏輯閘21A、第二邏輯閘22A及第三邏輯閘23A。第一邏輯閘21A耦接於第二溫度延遲裝置30A、第一輸入端及第一輸出端。在一些實施例中，第一邏輯閘21A包含反閘。第二邏輯閘22A耦接於第一溫度延遲裝置10A、第二輸入端及第一邏輯閘21A。在一些實施例中，第二邏輯閘22A包含及閘(AND gate)。第三邏輯閘23A耦接於第二邏輯閘22A、第三溫度延遲裝置40A、第三輸入端及第二輸出端。在一些實施例中，第三邏輯閘23A包含或閘(OR gate)。
第7圖為根據本案一些實施例繪示的溫度控制系統之測量溫度之關係座標示意圖。在一些實施例中，相較於第4圖之實施例，第4圖及第7圖之差異點在於改變溫度的數量。
在一些實施例中，第一溫度T1及第二溫度T2形成第一溫度延遲範圍R1。第三溫度T3及第四溫度T4形成第二溫度延遲範圍R2。第五溫度T5及第六溫度T6形成第三溫度延遲範圍R3。第一溫度延遲範圍R1、第二溫度延遲範圍R2及第三溫度延遲範圍R3互相不重疊。
第8圖為根據本案一些實施例繪示的溫度控制系統之訊號之關係座標示意圖。在一些實施例中，相較於第4圖之實施例，第4圖及第8圖之間的差異點在於改變訊號數量。由於第一溫度延遲裝置10A、第二溫度延遲裝置30A及第三溫度延遲裝置40A之操作皆相同於第2圖所示之第一溫度延遲裝置10，於此不作贅述。
總而言之，溫度控制系統1A之真值表列如下：
溫度(℃) 第一輸入訊號 O1 第二輸入訊號 O2 第三輸入訊號 O3 輸出訊號 X 輸出訊號Y
T＜T1 (階段 I1) 0 0 0 0 0
T1＜T＜T2(階段I2) 1 0 0 0 0
T2＜T＜T3(階段I3) 1 0 0 0 1
T3＜T＜T4(階段I4) 1 0 0 0 1
T4＜T＜T5(階段I5) 1 1 0 1 0
T5＜T＜T6(階段I6) 1 1 0 1 0
T6＜ T(階段I7) 1 1 1 1 1
T5＜T＜T6(階段I8) 1 1 1 1 1
T4＜T＜T5(階段I9) 1 1 0 1 0
T3＜T＜T4(階段I10) 1 1 0 1 0
T2＜T＜T3(階段I11) 1 0 0 0 1
T1＜T＜T2(階段I12) 1 0 0 0 1
T＜T1(階段I13) 0 0 0 0 0
表二
於表二中，T為上述實施例中所提到的測量溫度。
在一些實施例中，溫度控制系統1A之布林代數表示式根據表二及第6圖列如下：
Figure 02_image001
… 式1
依據前述實施例，本案提供一種溫度延遲裝置及溫度控制系統，藉以架構一個溫度延遲範圍R1，以使得晶片不會因劇烈溫度變化而關閉。
雖然本案以詳細之實施例揭露如上，然而本案並不排除其他可行之實施態樣。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準，而非受於前述實施例之限制。
對本領域技術人員而言，在不脫離本案之精神和範圍內，當可對本案作各種之更動與潤飾。基於前述實施例，所有對本案所作的更動與潤飾，亦涵蓋於本案之保護範圍內。
1:溫度控制系統 10:溫度延遲裝置 20:控制電路 T1~T2:溫度 O1:輸出訊號 9:晶片 S1:控制訊號 110:溫度感測器 120:溫度感測器 130:反向器 140:鎖存電路 In1:第一輸入訊號 In2:第二輸入訊號 In3:第三輸入訊號 141:邏輯閘 142:邏輯閘 R1:溫度延遲範圍 L1~L4:路徑 TJ1:常規溫度 T:測量溫度 D1~D2:差值 I1~I13:階段 1A:溫度控制系統 10A:溫度延遲裝置 20A:控制電路 21A:邏輯閘 22A:邏輯閘 23A:邏輯閘 30A:溫度延遲裝置 40A:溫度延遲裝置 T1~T6:溫度 O1~O3:輸入訊號 XY:輸出訊號 R1~R3:溫度延遲範圍
參照後續段落中的實施方式以及下列圖式，當可更佳地理解本案的內容： 第1圖為根據本案一些實施例繪示的溫度控制系統之電路方塊示意圖； 第2圖為根據本案一些實施例繪示的溫度延遲裝置之電路方塊示意圖； 第3圖為根據本案一些實施例繪示的溫度延遲裝置之訊號及晶片的測量溫度之關係座標示意圖； 第4圖為根據本案一些實施例繪示的溫度延遲裝置之訊號及晶片的溫度之關係座標示意圖； 第5圖為根據本案一些實施例繪示的溫度控制系統之電路方塊示意圖； 第6圖為根據本案一些實施例繪示的溫度控制系統之部分電路方塊示意圖； 第7圖為根據本案一些實施例繪示的溫度控制系統之測量溫度之關係座標示意圖；以及 第8圖為根據本案一些實施例繪示的溫度控制系統之訊號之關係座標示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:溫度延遲裝置
110:溫度感測器
120:溫度感測器
130:反向器
140:鎖存電路
In1:第一輸入訊號
In2:第二輸入訊號
In3:第三輸入訊號
141:邏輯閘
142:邏輯閘
O1:輸出訊號
T1~T2:溫度

Claims (15)

  1. 一種溫度延遲裝置，包含： 一第一溫度感測器，用以偵測一晶片之一第一溫度，藉以輸出一第一輸入訊號； 一第二溫度感測器，用以偵測該晶片之一第二溫度，藉以輸出一第二輸入訊號； 一反向器，耦接於該第一溫度感測器，並用以反轉該第一輸入訊號，藉以輸出一第三輸入訊號；以及 一鎖存電路，耦接於該反向器及該第二溫度感測器，並用以根據該第二輸入訊號及該第三輸入訊號產生一輸出訊號，其中該第一溫度不同於該第二溫度。
  2. 如請求項1所述之溫度延遲裝置，其中當該晶片的一測量溫度高於該第一溫度但低於該第二溫度，該鎖存電路用以鎖定該晶片之一第一狀態。
  3. 如請求項2所述之溫度延遲裝置，其中當該晶片的該測量溫度高於該第二溫度，該鎖存電路用以產生該輸出訊號，藉以改變該晶片之該第一狀態至一第二狀態。
  4. 如請求項3所述之溫度延遲裝置，其中當該晶片的該測量溫度低於該第二溫度但高於該第一溫度，該鎖存電路用以鎖定該晶片之該第二狀態。
  5. 如請求項4所述之溫度延遲裝置，其中當該晶片的該測量溫度低於該第一溫度，該鎖存電路用以產生該輸出訊號，藉以改變該晶片之該第二狀態至該第一狀態。
  6. 如請求項1所述之溫度延遲裝置，其中該鎖存電路包含一置位端及一復位端，其中該鎖存電路之該置位端耦接於該反向器，其中鎖存電路之該復位端耦接於該第二溫度感測器。
  7. 如請求項6所述之溫度延遲裝置，其中該鎖存電路更包含二邏輯閘，其中該二邏輯閘其中一者耦接於該置位端，其中該二邏輯閘另外一者耦接於該復位端。
  8. 如請求項7所述之溫度延遲裝置，其中該二邏輯閘皆包含一反或閘及一反及閘的其中至少一者。
  9. 一種溫度控制系統，包含： 一第一溫度延遲裝置，用以偵測一晶片的一第一溫度及一第二溫度，藉以輸出一第一輸入訊號； 一第二溫度延遲裝置，用以偵測該晶片的一第三溫度及一第四溫度，藉以輸出一第二輸入訊號； 一第三溫度延遲裝置，用以偵測該晶片的一第五溫度及一第六溫度，藉以輸出一第三輸入訊號；以及 一控制電路，耦接於該第一溫度延遲裝置、該第二溫度延遲裝置及該第三溫度延遲裝置，其中該控制電路用以接收該第一輸入訊號、該第二輸入訊號及該第三輸入訊號，藉以輸出二訊號，其中該第一溫度、該第二溫度、該第三溫度、該第四溫度、該第五溫度及該第六溫度皆不相同。
  10. 如請求項9所述之溫度控制系統，其中該第一溫度及該第二溫度形成一第一溫度延遲範圍，其中該第三溫度及該第四溫度形成一第二溫度延遲範圍，其中該第五溫度及該第六溫度形成一第三溫度延遲範圍，其中該第一溫度延遲範圍、該第二溫度延遲範圍及該第三溫度延遲範圍互相不重疊。
  11. 如請求項9所述之溫度控制系統，其中該第一溫度延遲裝置、該第二溫度延遲裝置及該第三溫度延遲裝置皆包含二溫度感測器、一反向器及一鎖存電路的其中至少一者。
  12. 如請求項9所述之溫度控制系統，其中該控制電路包含一第一輸入端、一第二輸入端、一第三輸入端、一第一輸出端及一第二輸出端，其中該第一溫度延遲裝置、該第二溫度延遲裝置及該第三溫度延遲裝置分別耦接於該第一輸入端、該第二輸入端及該第三輸入端。
  13. 如請求項12所述之溫度控制系統，其中該控制電路包含一第一邏輯閘，其中該第一邏輯閘耦接於該第二溫度延遲裝置、該第一輸入端及該第一輸出端，其中該第一邏輯閘包含一反閘。
  14. 如請求項13所述之溫度控制系統，其中該控制電路包含一第二邏輯閘，其中該第二邏輯閘耦接於該第一溫度延遲裝置、該第二輸入端及該第一邏輯閘，其中該第二邏輯閘包含一及閘。
  15. 如請求項14所述之溫度控制系統，其中該控制電路包含一第三邏輯閘，其中該第三邏輯閘耦接於該第二邏輯閘、該第三溫度延遲裝置及該第三輸入端，其中該第三邏輯閘包含一或閘。
TW110143559A 2021-09-23 2021-11-23 溫度延遲裝置及溫度控制系統 TWI793870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/448,527 US11569802B1 (en) 2021-09-23 2021-09-23 Temperature delay device and temperature control system
US17/448,527 2021-09-23

Publications (2)

Publication Number Publication Date
TWI793870B TWI793870B (zh) 2023-02-21
TW202315324A true TW202315324A (zh) 2023-04-01

Family

ID=85040350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143559A TWI793870B (zh) 2021-09-23 2021-11-23 溫度延遲裝置及溫度控制系統

Country Status (3)

Country Link
US (1) US11569802B1 (zh)
CN (1) CN115903942A (zh)
TW (1) TWI793870B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806695B1 (en) * 2003-03-31 2004-10-19 National Semiconductor Corporation Apparatus and method for efficiency optimization of integrated circuits by temperature sensor and servo loop
US7453302B2 (en) * 2003-12-23 2008-11-18 Infineon Technologies Ag Temperature compensated delay signals
KR100559731B1 (ko) * 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
JP4689280B2 (ja) * 2005-01-14 2011-05-25 ルネサスエレクトロニクス株式会社 感度調整機能付きシュミットトリガ回路及びそれを備える半導体装置
JP2009147742A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp ノイズフィルタ回路、デッドタイム回路、遅延回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、制御回路、電子機器、および印刷システム
US8044674B2 (en) * 2009-11-06 2011-10-25 Infineon Technologies Ag Semiconductor device with thermal fault detection
CN102541111A (zh) * 2010-12-28 2012-07-04 鸿富锦精密工业（深圳）有限公司 恒温控制装置
CN103671188B (zh) * 2012-09-26 2016-08-03 鸿富锦精密工业（深圳）有限公司 风扇控制电路
EP2830218B1 (en) * 2013-07-23 2021-04-28 Infineon Technologies AG Thermal observer and overload protection for power switches
US9552447B2 (en) * 2015-04-24 2017-01-24 Globalfoundries Inc. Systems and methods for controlling integrated circuit chip temperature using timing closure-based adaptive frequency scaling
US9859889B2 (en) * 2016-02-03 2018-01-02 Electronics And Telecommunications Research Institute Ultra low voltage digital circuit and operation method thereof
EP3436275B1 (en) * 2016-04-29 2021-11-24 Hewlett-Packard Development Company, L.P. Detecting fluid levels using a variable threshold voltage
JP6869813B2 (ja) * 2017-05-31 2021-05-12 エイブリック株式会社 弛張型発振器、および弛張型発振器を備えた無線機器

Also Published As

Publication number Publication date
TWI793870B (zh) 2023-02-21
CN115903942A (zh) 2023-04-04
US11569802B1 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
TWI763977B (zh) 使用經矽穿孔傳送之控制訊號對資料進行取樣的記憶裝置
JP2016048592A (ja) 半導体装置
TWI235377B (en) Semiconductor memory device
JP2013118033A (ja) 半導体装置
KR20070085662A (ko) 온도 기반 ｄｒａｍ 리프레시
JP2010109154A (ja) 半導体装置、内部信号タイミング回路、及び遅延時間測定方法
US20190051341A1 (en) Dynamically controlling voltage for access operations to magneto-resistive random access memory (mram) bit cells to account for ambient temperature
JP2017501524A (ja) 電流逆注入を防ぐために状態検知中に抵抗性メモリ検知入力を減結合するための制御回路を用いるセンス増幅器及び関連する方法並びにシステム
KR102060073B1 (ko) 반도체 회로
TW200307290A (en) Semiconductor memory device
US20140355366A1 (en) Multiple data rate memory with read timing information
TWI597509B (zh) 在平行測試中的雙倍資料速率之技術
CN101409102A (zh) 半导体存储器设备
JPH0283899A (ja) 半導体記憶装置
KR100557636B1 (ko) 클럭신호를 이용한 데이터 스트로브 회로
US20200105339A1 (en) X-ray detector, semiconductor memory device including the same, method of testing semiconductor memory device and method of manufacturing semiconductor memory device
US20080002484A1 (en) Semiconductor memory device and method for operating the same
TW202315324A (zh) 溫度延遲裝置及溫度控制系統
TWI687926B (zh) 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法
US9502084B2 (en) Semiconductor integrated circuit with data latch control
TWI679845B (zh) 使用閂鎖器的雷射偵測器以及包括該雷射偵測器的半導體裝置
JP2002025270A (ja) 半導体メモリ装置のバッファリング回路
TW503398B (en) Semiconductor device and semiconductor device testing method
US7676711B2 (en) Test circuit for testing command signal at package level in semiconductor device
TWI514417B (zh) 可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法