CN115831972A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN115831972A
CN115831972A CN202211090164.9A CN202211090164A CN115831972A CN 115831972 A CN115831972 A CN 115831972A CN 202211090164 A CN202211090164 A CN 202211090164A CN 115831972 A CN115831972 A CN 115831972A
Authority
CN
China
Prior art keywords
active layer
area
display panel
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211090164.9A
Other languages
English (en)
Inventor
赖青俊
朱绎桦
袁永
安平
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202211090164.9A priority Critical patent/CN115831972A/zh
Publication of CN115831972A publication Critical patent/CN115831972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本申请实施例公开了一种显示面板及显示装置，该显示面板中位于边框区的至少一个第一有源层中面积最大的有源层为第一预设有源层，位于显示区的至少一个第二有源层中含硅的有源层中面积最大的有源层为第二预设有源层，至少一个第二有源层中包含氧化物半导体的有源层中面积最大的有源层为第三预设有源层；第一预设有源层的面积大于第二预设有源层的面积，且第一预设有源层的面积大于第三预设有源层的面积，以通过增大位于第一预设有源层的面积，增大位于边框区的第一预设有源层的电阻，从而增大第一预设有源层对静电的阻挡效果，降低显示面板的边框区的静电传递到显示区的概率，进而降低显示面板的显示区被静电击伤的概率，提高显示面板的质量。

Description

显示面板及显示装置
本申请为申请日为2020年12月31日，申请号为202011637184.4，发明创造名称为“显示面板及显示装置”的分案申请。
技术领域
本申请显示制造技术领域，尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，显示面板的应用越来越普遍，已经逐渐成为各种电子设备必不可少的组成部件，因此，显示面板的质量逐渐成为影响用户体验的重要因素。
但是，现有显示面板在实际应用中，出现损伤的概率较高，使得用户体验有待于提高。
发明内容
为解决上述技术问题，本申请实施例提供了一种显示面板，以降低显示面板出现损伤的概率，提高用户体验。
为解决上述问题，本申请实施例提供了如下技术方案：
一种显示面板，包括
至少一个驱动电路和至少一个像素电路，所述驱动电路为所述像素电路提供驱动信号，所述驱动电路位于所述显示面板的边框区，且包括N级相互级联的移位寄存器，N≥2；所述像素电路位于所述显示面板的显示区，且为所述显示面板的显示单元提供显示信号；其中，
一所述移位寄存器包括至少一个第一晶体管，所述至少一个第一晶体管包括至少一个第一有源层，所述至少一个第一有源层中面积最大的有源层为第一预设有源层；
一所述像素电路包括至少一个第二晶体管，所述至少一个第二晶体管包括至少一个第二有源层，所述至少一个第二有源层中包含硅的有源层中面积最大的有源层为第二预设有源层，所述至少一个第二有源层中包含氧化物半导体的有源层中面积最大的有源层为第三预设有源层；其中，
所述第一预设有源层的面积大于所述第二预设有源层的面积；且，
所述第一预设有源层的面积大于所述第三预设有源层的面积。
一种包括上述显示面板的显示装置。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的技术方案中，所述第一预设有源层的面积大于所述第二预设有源层的面积，且所述第一预设有源层的面积大于所述第三预设有源层的面积，以通过增大位于所述移位寄存器中的第一预设有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的显示面板的俯视图；
图2为本申请一个实施例所提供的显示面板中移位寄存器级联的结构示意图；
图3为本申请一个实施例所提供的显示面板中，移位寄存器内部的电路结构示意图；
图4为本申请一个实施例所提供的显示面板中，至少一个第一有源层的局部俯视图；
图5为本申请一个实施例所提供的显示面板中，像素电路的结构示意图；
图6为本申请一个实施例所提供的显示面板中，至少一个第二有源层的局部俯视图；
图7为本申请一个实施例所提供的显示面板中，第一预设有源层、第二预设有源层和第三预设有源层的示意图；
图8为一个晶体管的结构剖视图；
图9为图8所示晶体管的俯视图；
图10为本申请另一个实施例所提供的显示面板中，至少一个第一有源层的局部俯视图；
图11为本申请再一个实施例所提供的显示面板中，至少一个第一有源层中第一预设有源层的第一侧边缘上设置有凹凸结构的示意图；
图12为本申请一个实施例所提供的显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有显示面板在实际应用中，出现损伤的概率较高，使得用户体验有待于提高。
发明人研究发现，这主要是因为显示面板在工作过程中，其边框区会产生静电，而该静电会穿过边框区，传递到所述显示面板的显示区，容易对所述显示面板的显示区造成击伤，影响显示面板的质量，降低用户体验。
有鉴于此，本申请实施例提供了一种显示面板，如图1所示，该显示面板包括：至少一个驱动电路10和至少一个像素电路20，所述驱动电路10为所述像素电路20提供驱动信号，其中，所述驱动电路10位于所述显示面板的边框区100，且包括N级相互级联的移位寄存器，N≥2，如图2所示，所述驱动电路包括N级相互级联的移位寄存器VR11～VR1N；所述像素电路20位于所述显示面板的显示区200，且为所述显示面板的显示单元30提供显示信号。
具体的，在本申请实施例中，一所述移位寄存器包括至少一个第一晶体管，如图3所示的M11～M18，如图4所示，所述至少一个第一晶体管包括至少一个第一有源层，所述至少一个第一有源层中面积最大的有源层为第一预设有源层11；一所述像素电路包括至少一个第二晶体管M2，如图5所示的M21～M27，如图6所示，所述至少一个第二晶体管包括至少一个第二有源层，所述至少一个第二有源层包含硅的有源层中面积最大的有源层为第二预设有源层层21，所述至少一个第二有源层中包含氧化物半导体的有源层中面积最大的有源层为第三预设有源层22。
需要说明的是，在本申请实施例中，所述第一有源层可以对应一个第一晶体管的有源层，也可以对应相互串联的至少两个第一晶体管的有源层，同理，所述第二有源层可以对应一个第二晶体管的有源层，也可以对应相互串联的至少两个第二晶体管的有源层，本申请对此并不做限定，具体视情况而定。
还需要说明的是，在本申请实施例中，所述第一晶体管可以为单沟道区的晶体管结构，即所述第一晶体管包括一个沟道区，也可以为多沟道区的晶体管结构，即所述第一晶体管包括多个沟道区，同理，所述第二晶体管可以为单沟道区的晶体管结构，即所述第二晶体管包括一个沟道区，也可以为多沟道区的晶体管结构，即所述第二晶体管包括多个沟道区，本申请对此并不做限定。
由前述可知，显示面板中显示区的静电是从边框区传递过来的，而包括多级移位寄存器的驱动电路是显示面板的边框区的重要电学元件，包括至少一个第一晶体管。发明人研究发现，晶体管中的有源层的一般为多晶硅或者氧化物半导体，相对于边框区的其他结构来说具有较大的电阻，而且，晶体管的有源层的面积越大，电阻越大，抵挡静电的效果越好。因此，本申请实施例所提供的显示面板，如图7所示，所述第一预设有源层11的面积大于所述第二预设有源层21的面积，且所述第一预设有源层11的面积大于所述第三预设有源层22的面积，以通过增大位于所述移位寄存器中的第一预设有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量。
需要说明的是，随着显示技术的发展，用于对显示面板分辨率的要求越来越高，从而使得所述显示面板的显示区设置的显示单元的数量越来越多，进而使得用来设置与各显示单元对应的像素电路的布局空间越来越小。因此，本申请实施例所提供的显示面板中，通过增大位于所述边框区的第一预设有源层的面积，来降低边框区的静电传递到显示区，对显示区造成损伤的概率，不仅可以提高所述显示面板的质量，还不会增加所述像素电路中晶体管的布局困难，有利于所述显示面板适用于高显示密度的发展。
还需要说明的是，在本申请实施例中，所述移位寄存器可以包括一个第一晶体管，也可以包括多个第一晶体管；同理，所述像素电路可以包括一个第二晶体管，也可以包括多个第二晶体管，本申请对此并不做限定，具体视情况而定。下面以所述移位寄存器包括多个第一晶体管，所述像素电路包括多个第二晶体管为例，继续对本申请实施例所提供的显示面板进行描述。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述第一晶体管为多晶硅晶体管，即所述第一晶体管的有源层包括多晶硅，在本申请的另一个实施例中，所述第一晶体管为氧化物半导体晶体管，即所述第一晶体管的有源层包括氧化物半导体，本申请对此并不做限定，具体视情况而定。
需要说明的是，在上述实施例中，所述移位寄存器中的第一晶体管为多晶硅晶体管时，所述第一预设有源层为所述至少一个第一有源层中含硅的有源层中面积最大的有源层；所述移位寄存器中的第一晶体管为氧化物半导体晶体管时，所述第一预设有源层为所述至少一个第一有源层中含氧化物半导体的有源层中面积最大的有源层。
在上述任一实施例的基础上，在本申请的一个实施例中，所述像素电路中的第二晶体管可以全部为多晶硅晶体管，也可以全部为氧化物半导体晶体管，还可以为部分为多晶硅晶体管，部分为氧化物半导体晶体管，本申请对此并不做限定，具体视情况而定。
可选的，在上述任一实施例的基础上，在本申请的一个实施例中，所述多晶硅晶体管为低温多晶硅晶体管，即LTPS(Low Temperature Poly-silicon)晶体管，所述氧化物半导体晶体管为铟镓锌氧化物晶体管，即IGZO(Indium GalliumZinc Oxide)晶体管，但本申请对此并不做限定，具体视情况而定。
需要说明的是，当所述像素电路中的第二晶体管为多晶硅晶体管时，所述第一预设有源层的面积大于所述第二预设有源层的面积，以通过使得位于移位寄存器中的至少一个第一有源层中面积最大的有源层的面积大于位于所述像素电路中的至少一个第二有源层中面积最大的有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量；
当所述像素电路中的第二晶体管为氧化物半导体晶体管时，所述第一预设有源层的面积大于所述第三预设有源层的面积，以通过使得位于移位寄存器中的至少一个第一有源层中面积最大的有源层的面积大于位于所述像素电路中的至少一个第二有源层中面积最大的有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量；
当所述像素电路中的第二晶体管部分为多晶硅晶体管，部分为氧化物半导体晶体管时，所述第一预设有源层的面积大于所述第二预设有源层的面积，且大于所述第三预设有源层的面积，以通过使得位于移位寄存器中的至少一个第一有源层中面积最大的有源层的面积大于位于所述像素电路中的至少一个第二有源层中包含硅的有源层中面积最大的有源层的面积，且大于所述至少一个第二有源层中包含氧化物半导体的有源层中面积最大的有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量。
可选的，在本申请的一个实施例中，当所述像素电路中的第二晶体管既包括多晶硅晶体管，又包括氧化物半导体晶体管时，所述第一预设有源层的面积大于所述第二预设有源层的面积与所述第三预设有源层的面积之和，以进一步增大所述第一预设有源层的面积，增强所述第一预设有源层对静电的阻抗能力，保证所述移位寄存器所在区域具有充分的抗静电能力，但本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，所述移位寄存器位于所述边框区中的栅极驱动电路所在区域，而所述栅极驱动电路所在区域的空间较大，因此，在本申请实施例中，可以将移位寄存器中的第一预设有源层的面积设置为大于所述第二预设有源层的面积与所述第三预设有源层的面积之和，以使得所述移位寄存器所在区域具有充分的抗静电能力，进一步降低所述显示面板的显示区被静电击伤的概率。
如图8和图9所示，图示8出了晶体管的结构剖视图，图9为晶体管结构的俯视图，从图8和图9可以看出，所述晶体管的结构包括栅极G、源极S、漏极D和有源层，其中，有源层中包括与所述栅极G交叠的沟道区A、与所述源极S电连接的源区B以及与漏极D电连接的漏区C，下面为了便于描述将所述有源层中与栅极G交叠的区域成为沟道区A，所述有源层中除去沟道区A的部分统称为非沟道区F。
具体的，在本申请实施例中，所述第一预设有源层的面积为SA1，所述第二预设有源层的面积为SA2，所述第三预设有源层的面积为SA3；在本申请实施例中，所述第一预设有源层的面积大于所述第二预设有源层的面积，且所述第一预设有源层的面积大于所述第三预设有源层的面积，即SA1＞SA2且SA1＞SA3。其中，所述第一预设有源层对应的第一晶体管的沟道区的面积总和为SC1，第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层中对应的所述第二晶体管的沟道区的面积总和为SC3。
需要说明的是，无论是所述第一预设有源层对应多个第一晶体管，还是所述第一预设有源层对应的至少一个第一晶体管具有多个沟道区，抑或是所述第一预设有源层对应多个第一晶体管且所述第一预设有源层对应的第一晶体管中至少一个第一晶体管具有多个沟道区，所述第一预设有源层中对应的第一晶体管的沟道区的面积总和均为所述第一预设有源层对应的第一晶体管中，各沟道区的面积之和；同理，无论是所述第二预设有源层对应多个第二晶体管，还是所述第二预设有源层对应的至少一个第二晶体管具有多个沟道区，抑或是所述第二预设有源层对应多个第二晶体管且所述第二预设有源层对应的第二晶体管中至少一个第二晶体管具有多个沟道区，所述第二预设有源层中对应的第二晶体管的沟道区的面积总和均为所述第二预设有源层对应的第二晶体管中，各沟道区的面积之和；无论是所述第三预设有源层对应多个第二晶体管，还是所述第三预设有源层对应的至少一个第二晶体管具有多个沟道区，抑或是所述第三预设有源层对应多个第二晶体管且所述第三预设有源层对应的第二晶体管中至少一个第二晶体管具有多个沟道区，所述第三预设有源层中对应的第二晶体管的沟道区的面积总和均为所述第三预设有源层对应的第二晶体管中，各沟道区的面积之和
还需要说明的是，实际应用中，晶体管的有源层中沟道区的宽长比是影响晶体管性能的关键特征，对具有特定性能的晶体管，其宽长比为固定值，如果晶体管的有源层中沟道区的宽长比发生变化，所述晶体管的性能也会发生变化。而在所述晶体管的沟道区面积固定的情况下，所述晶体管的非沟道区的面积越大，所述晶体管中传递信号所消耗的时间越长。
随着显示技术的发展，用户对于显示画面的质量要求越来越高，而所述像素电路用于控制所述显示面板中显示单元的显示状态，因此所述像素电路中各晶体管中的信号传递时间的增大将直接增大显示画面的延迟，影响显示效果。
因此，在本申请的一个可选实施例中，通过增大所述第一预设有源层中非沟道区的面积，而不改变所述第一预设有源层中沟道区的面积以及第二预设有源层的面积和第三预设有源层的面积，来使得所述第一预设有源层的面积大于所述第二预设有源层的面积和第三预设有源层的面积，从而在不改变所述第一晶体管和所述第二晶体管的宽长比，且不增加所述显示面板的显示画面的延迟的前提下，增大所述显示面板的边框区对静电的抵抗能力，降低边框区的静电传递到显示区，对显示区造成击伤的概率。
具体的，在本申请一个实施例中，所述第一预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积，即SA1-SC1＞SA2-SC2，以通过增大所述第一预设有源层中非沟道区的面积，增大所述第一预设有源层的面积，使得所述第一预设有源层的面积大于所述第二预设有源层的面积，即SA1＞SA2，从而在不改变所述第一预设有源层对应的第一晶体管中沟道区的宽长比的前提下，增加所述第一预设有源层的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。但本申请对此并不做限定，在本申请的其他实施例中，也可以通过设置所述第一预设有源层中的沟道区的面积大于所述第二预设有源层中沟道区的面积，即SC1＞SC2，使得所述第一预设有源层的面积大于所述第二预设有源层的面积，或，同时设置所述第一预设有源层中沟道区的面积和非沟道区的面积大于所述第二预设有源层中的沟道区的面积和非沟道区的面积，使得第一预设有源层的面积大于所述第二预设有源层的面积，具体视情况而定。
在本申请的另一个实施例中，所述第一预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，即SA1-SC1＞SA3-SC3，以通过增大所述第一预设有源层中非沟道区的面积，增大所述第一预设有源层的面积，使得所述第一预设有源层的面积大于所述第三预设有源层的面积，即SA1＞SA3，从而在不改变所述第一预设有源层对应的第一晶体管的沟道区的宽长比时间前提下，增加所述第一晶体管的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。但本申请对此并不做限定，在本申请的其他实施例中，也可以通过设置所述第一预设有源层中的沟道区的面积大于所述第三预设有源层中沟道区的面积，即SC1＞SC3，使得所述第一预设有源层的面积大于所述第三预设有源层的面积，或，设置所述第一预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，来使得所述第一预设有源层的面积大于所述第二预设有源层的面积，或，同时设置所述第一预设有源层中沟道区的面积和非沟道区的面积大于所述第三预设有源层中的沟道区的面积和非沟道区的面积，使得第一预设有源层的面积大于所述第三预设有源层的面积，具体视情况而定。
在本申请的又一个实施例中，所述第一预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积，即SA1-SC1＞SA2-SC2，且所述第一预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，即SA1-SC1＞SA3-SC3，以通过增大所述第一预设有源层中非沟道区的面积，增大所述第一预设有源层的面积，使得第一预设有源层的面积大于所述第二预设有源层的面积和所述第三预设有源层的面积，即SA1＞SA2且SA1＞SA3，从而在不改变所述第一预设有源层对应的第一晶体管中沟道区的宽长比的前提下，增加所述第一晶体管的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。
在本申请的其他实施例中，也可以通过设置所述第一预设有源层中沟道区的面积大于所述第二预设有源层中沟道区的面积，所述第一预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，使得所述第一预设有源层的面积大于所述第二预设有源层的面积且所述第一预设有源层的面积大于所述第三预设有源层的面积，或，通过设置所述第一预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积，所述第一预设有源层中沟道区的面积大于所述第三预设有源层中沟道区的面积，使得所述第一预设有源层的面积大于所述第二预设有源层的面积且所述第一预设有源层的面积大于所述第三预设有源层的面积，或，通过设置所述第一预设有源层中沟道区的面积大于所述第二预设有源层中沟道区的面积，所述第一预设有源层中沟道区的面积大于所述第三预设有源层中沟道区的面积，使得所述第一预设有源层的面积大于所述第二预设有源层的面积且所述第一预设有源层的面积大于所述第三预设有源层的面积，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，所述第一预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积和所述第三预设有源层中非沟道区面积之和，即SA1-SC1＞(SA2-SC2)+(SA3-SC3)，以在不改变所述第一预设有源层对应的第一晶体管的沟道区的宽长比的前提下，使得所述移位寄存器所在区域具有充分的抗静电能力，进一步降低所述显示面板的显示区被静电击伤的概率。
需要说明的是，在上述任一实施例中，当一个移位寄存器中包括多个第一晶体管时，所述多个第一晶体管除了全部为多晶硅晶体管，或全部为氧化物半导体晶体管外，还可以既包括多晶硅晶体管，又包括氧化物半导体晶体管，即所述多个第一晶体管中部分第一晶体管为多晶硅晶体管，部分第一晶体管为氧化物半导体晶体管。
上述实施例的基础上，在本申请的一个实施例中，当所述多个第一晶体管既包括多晶硅晶体管，又包括氧化物半导体晶体管时，所述移位寄存器还第四预设有源层，即所述至少一个第一有源层还包括第四预设有源层。具体的，所述第一预设有源层为包含硅的有源层时，所述第四预设有源层为所述至少一个第一有源层中包含氧化物半导体的有源层中面积最大的有源层；当所述第一预设有源层为氧化物半导体的有源层时，所述第四预设有源层为所述至少一个第一有源层中包含硅的有源层中面积最大的有源层。
在上述实施例的基础上，在本申请的一个实施例中，所述第一预设有源层的面积与所述第四预设有源层的面积之和大于所述第二预设有源层的面积和所述第三预设有源层的面积之和，以通过增大所述边框区中第一预设有源层和所述第四预设有源层的整体面积，来增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，对所述显示面板的显示区造成击伤的概率。
可选的，在本申请的一个实施例中，所述第四预设有源层的面积大于所述第二预设有源层的面积和/或所述第三预设有源层的面积，以通过增大所述第四预设有源层的面积增大所述显示面板的边框区的抗静电能力，但本申请对此并不做限定，在本申请的其他实施例中，所述第四预设有源层的面积也可以小于所述第二预设有源层的面积和/或第三预设有源层的面积，只要保证所述第一预设有源层的面积与所述第四预设有源层的面积之和大于所述第二预设有源层的面积和所述第三预设有源层的面积之和即可。
由前述可知，晶体管的有源层中沟道区的宽长比是影响晶体管性能的关键特征，对具有特定性能的晶体管，其宽长比为固定值。而在所述晶体管的沟道区面积固定的情况下，所述晶体管的非沟道区的面积越大，所述晶体管中传递信号所消耗的时间越长。
因此，在本申请的一个实施例中，所述第一预设有源层对应的所述第一晶体管的非沟道区的面积总和与所述第四预设有源层对应的所述第一晶体管的非沟道区的面积总和之和大于所述第二预设有源层对应的所述第二晶体管的非沟道区的面积总和与所述第三预设有源层对应的所述第二晶体管的非沟道区的面积总和之和，以在不增加所述第一预设有源层对应的第一晶体管的沟道区的宽长比以及所述第四预设有源层对应的第一晶体管的沟道区的宽长比的前提下，增大所述边框区对静电的抵抗能力，降低边框区的静电传递到显示区，对显示区造成击伤的概率，且不会增加所述显示面板的显示画面的延迟。
具体的，所述第一预设有源层的面积为SA1，所述第二有源层的面积为SA2，所述第三有源层的面积为SA3，所述第四预设有源层的面积为SA4；所述第一预设有源层对应的所述第一晶体管的沟道区的面积总和为SC1，所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和为SC3，所述第四预设有源层对应的所述第一晶体管的沟道区的面积总和为SC4；则(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，以在不增加所述第一预设有源层对应的第一晶体管的沟道区的宽长比以及所述第四预设有源层对应的第一晶体管的沟道区的宽长比的前提下，增大所述边框区对静电的抵抗能力，降低边框区的静电传递到显示区，对显示区造成击伤的概率，且不会增加所述显示面板的显示画面的延迟。但本申请对此并不做限定，在本申请的其他实施例中，也可以适当增加所述第一预设有源层的沟道区的面积和/或适当增加所述第四预设有源层的沟道区的面积，以在基本不改变所述第一预设有源层对应的第一晶体管的宽长比以及第四预设有源层对应的沟道区的宽长比的前提下，进一步增大第一预设有源层和所述第四预设有源层的抗静电能力，从而增大所述显示面板的边框区的抗静电能力。
下面结合具体实施例对所述第一预设有源层对应的所述第一晶体管的沟道区的面积总和与所述第四预设有源层对应的所述第一晶体管的沟道区的面积总和之和大于所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和与所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和之和，即(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)的实现方式进行描述。
具体的，在本申请的一个实施例中，所述第一预设有源层包含硅，所述第二预设有源层包含氧化物半导体。
在上述实施例的基础上，在本申请的一种实现方式中，所述第一预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第二预设有源层对应的第二晶体管的非沟道区的面积总和，即SA1-SC1＞SA2-SC2，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过增大所述第一预设有源层对应的第一晶体管的非沟道区面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
在本申请的另一种实现方式中，所述第四预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第三预设有源层对应的第二晶体管的非沟道区的面积总和，即SA4-SC4＞SA3-SC3，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过增大所述第四预设有源层对应的第一晶体管的非沟道区面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
在本申请的又一种实现方式中，所述第一预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第二预设有源层对应的第二晶体管的非沟道区的面积总和，且所述第四预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第三预设有源层对应的第二晶体管的非沟道区的面积总和，即SA1-SC1＞SA2-SC2且SA4-SC4＞SA3-SC3，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过同时增大所述第一预设有源层对应的第一晶体管的非沟道区面积总和与第四预设有源层对应的第一晶体管的非沟道区的面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
需要说明的是，上述几种实现方式是以所述第一预设有源层包含硅，所述第四预设有源层包含氧化物半导体为例，对(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)的实现方式进行描述的，但本申请对此并不做限定，在本申请的其他实施例中，也可能所述第一预设有源层包含氧化物半导体，所述第四预设有源层包含硅。
下面结合具体实施方式，对所述第一预设有源层包含氧化物半导体，所述第四预设有源层包含硅时，(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)的实现方式进行描述。
在本申请的一种实现方式中，所述第四预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第二预设有源层对应的第二晶体管的非沟道区的面积总和，即SA4-SC4＞SA2-SC2，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过增大所述第四预设有源层对应的第一晶体管的非沟道区面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
在本申请的另一种实现方式中，所述第一预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第三预设有源层对应的第二晶体管的非沟道区的面积总和，即SA1-SC1＞SA3-SC3，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过增大所述第一预设有源层对应的第一晶体管的非沟道区面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
在本申请的又一种实现方式中，所述第四预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第二预设有源层对应的第二晶体管的非沟道区的面积总和，且所述第一预设有源层对应的第一晶体管的非沟道区的面积总和大于所述第三预设有源层对应的第二晶体管的非沟道区的面积总和，即SA4-SC4＞SA2-SC2且SA1-SC1＞SA3-SC3，以使得(SA1-SC1)+(SA4-SC4)＞(SA2-SC2)+(SA3-SC3)，从而通过同时增大所述第四预设有源层对应的第一晶体管的非沟道区面积总和与第一预设有源层对应的第一晶体管的非沟道区的面积总和，增大所述显示面板的边框区的抗静电能力，降低所述显示面板的边框区的静电传递到所述显示面板的显示区，将所述显示面板的显示区击伤的概率。
在上述任一实施例的基础上，在本申请的一个实施例中，所述移位寄存器还包括第五预设有源层，即所述至少一个第一有源层还包括第五预设有源层，如图10所示，所述第五预设有源层12为所述至少一个第一有源层中面积仅次于所述第一预设有源层11的有源层；其中，所述第五预设有源层的面积大于所述第二预设有源层的面积，且所述第五预设有源层的面积大于所述第三预设有源层的面积，以通过增大第五预设有源层的面积，增大所述第五预设有源层的电阻，从而增大所述第五预设有源层对静电的阻挡效果，进而在通过增大第一预设有源层的面积，提高所示显示面板的边框区的抗静电能力的基础上，进一步通过增大所述第五设有源层的面积，提高所示显示面板的边框区的抗静电能力，进一步降低所述显示面板的边框区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量。
可选的，在本申请的一个实施例中，所述第五预设有源层的面积大于所述第二预设有源层的面积与所述第三预设有源层的面积之和，以进一步增大所述第五预设有源层的面积，增强所述第五预设有源层对静电的阻抗能力，保证所述移位寄存器所在区域具有充分的抗静电能力，但本申请对此并不做限定，具体视情况而定。
由前述可知，晶体管的有源层中沟道区的宽长比是影响晶体管性能的关键特征，对具有特定性能的晶体管，其宽长比为固定值。而在所述晶体管的沟道区面积固定的情况下，所述晶体管的非沟道区的面积越大，所述晶体管中传递信号所消耗的时间越长。
因此，在本申请的一个实施例中，通过增大所述第五预设有源层中非沟道区的面积，而不改变所述第五预设有源层中沟道区的面积以及第二预设有源层的面积和第三预设有源层的面积，来使得所述第五预设有源层的面积大于所述第二预设有源层的面积和第三预设有源层的面积，从而在不改变所述第一晶体管和所述第二晶体管的宽长比，且不增加所述显示面板的显示画面的延迟的前提下，增大所述显示面板的边框区对静电的抵抗能力，降低边框区的静电传递到显示区，对显示区造成击伤的概率。
具体的，在本申请一个实施例中，所述第五预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积，即SA5-SC5＞SA2-SC2，以通过增大所述第五预设有源层中非沟道区的面积，增大所述第五预设有源层的面积，使得所述第五预设有源层的面积大于所述第二预设有源层的面积，即SA5＞SA2，从而在不改变所述第五预设有源层对应的第一晶体管中沟道区的宽长比的前提下，增加所述第五预设有源层的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。但本申请对此并不做限定，具体视情况而定。
在本申请的另一个实施例中，所述第五预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，即SA5-SC5＞SA3-SC3，以通过增大所述第五预设有源层中非沟道区的面积，增大所述第五预设有源层的面积，使得所述第五预设有源层的面积大于所述第三预设有源层的面积，即SA5＞SA3，从而在不改变所述第五预设有源层对应的第一晶体管的沟道区的宽长比时间前提下，增加所述第一晶体管的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。但本申请对此并不做限定，具体视情况而定。
在本申请的又一个实施例中，所述第五预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积，且所述第五预设有源层中非沟道区的面积大于所述第三预设有源层中非沟道区的面积，即SA5-SC5＞SA2-SC2且SA5-SC5＞SA3-SC3，以通过增大所述第五预设有源层中非沟道区的面积，增大所述第五预设有源层的面积，使得第五预设有源层的面积大于所述第二预设有源层的面积和所述第三预设有源层的面积，即SA5＞SA2且SA5＞SA3，从而在不改变所述第五预设有源层对应的第一晶体管中沟道区的宽长比的前提下，增加所述第一晶体管的抗静电能力，降低所述显示面板的边框区的静电传递到显示面板的显示区，对显示面板的显示区造成损伤的概率。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述第五预设有源层中非沟道区的面积大于所述第二预设有源层中非沟道区的面积和所述第三预设有源层中非沟道区面积之和，即SA5-SC5＞(SA2-SC2)+(SA3-SC3)，以在不改变所述第五预设有源层对应的第一晶体管的沟道区的宽长比的前提下，使得所述移位寄存器所在区域具有充分的抗静电能力，进一步降低所述显示面板的显示区被静电击伤的概率。
在上述任一实施例的基础上，在本申请的一个实施例中，继续如图1和图2所示，所述移位寄存器沿第一方向X级联延伸，所述移位寄存器沿第二方向Y向位于所述显示面板显示区200的所述像素电路30提供驱动信号，所述第一方向X垂直于所述第二方向Y，其中，以所述第二方向Y为投影方向，继续如图10所示，所述第一预设有源层11与所述第五预设有源层12至少部分不交叠，以增加所述至少一个第一有源层在所述第二方向Y上的投影，从而在所述显示面板的边框区的静电向所述显示面包板的显示区传递的时，增大所述至少一个第一有源层对于所述显示面板的边框区的静电的遮挡面积，进一步降低所述显示面板的边框区的静电传递到所述显示面板的显示区的概率。
可选的，在本申请的一个实施例中，以所述第二方向为投影方向，所述第一预设有源层与所述第五预设有源层完全不交叠，以最大程度的增大所述至少一个第一有源层在所述第二方向上的投影，从而在所述显示面板的边框区的静电向所述显示面包板的显示区传递的时，增大所述至少一个第一有源层对于所述显示面板的边框区的静电的遮挡面积，进一步降低所述显示面板的边框区的静电传递到所述显示面板的显示区的概率。
在上述任一实施例的基础上，在本申请的一个实施例中，所述像素电路包括驱动晶体管和开关晶体管，所述第二预设有源层为所述像素电路的驱动晶体管对应的有源层，所述第三预设有源层为所述像素电路的开关晶体管对应的有源层，以使得所述第二预设有源层和所述第三预设有源层为所述像素电路中不同功能晶体管对应的有源层。继续如图5所示像素电路为例，图5所示的像素电路中的第二晶体管M21为驱动晶体管，第二晶体管M22～M27均为开关晶体管。
在上述实施例的基础上，在本申请的一个实施例中，所述第二预设有源层的面积大于所述第三预设有源层的面积，以通过增加所述显示面板的显示区中第二预设有源层的面积，提高所述显示面板的显示区的抗静电能力，降低所述显示面板的显示区被静电击伤的概率。
由前述可知，晶体管的有源层中沟道区的宽长比是影响晶体管性能的关键特征，对具有特定性能的晶体管，其宽长比为固定值。因此，在本申请的一个可选实施例中，所述第二预设有源层对应的第二晶体管的非沟道区面积大于所述第三预设有源层对应的第二晶体管的非沟道区面积，以在不改变所述第二预设有源层对应的第二晶体管的沟道区宽长比的前提下，增大所述第二预设有源层的抗静电能力，降低所述显示面板的显示区被静电击伤的概率。
具体的，在本申请实施例中，所述第二预设有源层的面积为SA2，所述第三预设有源层的面积为SA3，所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和为SC3；则SA2-SC2＞SA3-SC3，以使得所述第二预设有源层对应的第二晶体管的非沟道区面积大于所述第三预设有源层对应的第二晶体管的非沟道区面积。
在本申请的另一个实施例中，所述第三预设有源层的面积大于所述第二预设有源层的面积，以通过增加所述显示面板的显示区中第三预设有源层的面积，提高所述显示面板的显示区的抗静电能力，降低所述显示面板的显示区被静电击伤的概率，本申请对此并不做限定，具体视情况而定。
由前述可知，晶体管的有源层中沟道区的宽长比是影响晶体管性能的关键特征，对具有特定性能的晶体管，其宽长比为固定值。因此，在本申请的一个可选实施例中，所述第三预设有源层对应的第二晶体管的非沟道区面积大于所述第二预设有源层对应的第二晶体管的非沟道区面积，以在不改变所述第三预设有源层对应的第二晶体管的沟道区宽长比的前提下，增大所述第三预设有源层的抗静电能力，降低所述显示面板的显示区被静电击伤的概率。
具体的，在本申请实施例中，所述第二预设有源层的面积为SA2，所述第三预设有源层的面积为SA3，所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和为SC3；则SA3-SC3＞SA2-SC2，以使得所述第三预设有源层对应的第二晶体管的非沟道区面积大于所述第二预设有源层对应的第二晶体管的非沟道区面积。
在上述任一实施例的基础上，在本申请的一个实施例中，如图11所示，所述第一预设有源层11的至少第一侧边缘设置有至少一个凹凸结构40，以通过在所述第一预设有源层11的第一侧边缘增加凹凸结构40，增大所述第一预设有源层11的第一侧的尖端放电现象，减小所述显示面板的边框区向所述显示面板显示区传递的静电量。
可选的，为了降低所述凹凸结构的尖端放电时，该电量向所述显示面板的显示区传递，在本申请的一个具体实施例中，如图2和图11所示，所述移位寄存器沿第一方向X级联延伸，所述移位寄存器沿第二方向Y向所述显示面板显示区的像素电路提供驱动信号，所述第一方向X垂直与所述第二方向Y；所述第一侧边缘为所述第一预设有源层11在所述第一方向X上对应的侧边缘，但本申请对此并不做限定，在本申请的其他实施例中，所述第一预设有源层11的第一侧可以为第二方向Y上，所述第一预设有源层11远离所述显示区的一侧，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，继续如图11所示，所述至少一个凹凸结构40靠近所述第一侧边缘的一侧的宽度K1大于背离所述第一侧边缘的一侧的宽度K2，以使得所述凹凸结构40背离所述第一预设有源层11的一端放电，降低该放电现象对所述第一预设有源层11的影响。
此外，如图12所示，本申请实施例还提供了一种显示装置，该显示装置包括上述任一实施例所提供的显示面板。可选的，所述显示装置可以为手机、电脑、平板、电视等具有显示功能的装置，本申请对此并不做限定，具体视情况而定。
综上，本申请实施例所提供的显示面板和显示装置中，所述第一预设有源层的面积大于所述第二预设有源层的面积，且所述第一预设有源层的面积大于所述第三预设有源层的面积，以通过增大位于所述移位寄存器中的第一预设有源层的面积，增大位于边框区的所述第一预设有源层的电阻，从而增大所述第一预设有源层对静电的阻挡效果，降低所述显示面板的边框区的静电传递到显示区的概率，进而降低所述显示面板的显示区被静电击伤的概率，提高所述显示面板的质量。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种显示面板，其特征在于，包括：
至少一个驱动电路和至少一个像素电路，所述驱动电路为所述像素电路提供驱动信号，所述驱动电路包括N级相互级联的移位寄存器，N≥2；所述像素电路为所述显示面板的显示单元提供显示信号；
一所述移位寄存器包括至少一个第一晶体管，所述至少一个第一晶体管包括至少一个第一有源层，所述至少一个第一有源层中面积最大的有源层为第一预设有源层；其中，
所述第一预设有源层的至少第一侧边缘设置有至少一个凹凸结构。
2.根据权利要求1所述的显示面板，其特征在于，
所述至少一个凹凸结构靠近所述第一侧边缘的一侧的宽度大于背离所述第一侧边缘的一侧的宽度。
3.根据权利要求1所述的显示面板，其特征在于，
所述移位寄存器沿第一方向级联延伸，所述移位寄存器沿第二方向向所述显示面板显示区的所述像素电路提供驱动信号，所述第一方向垂直于所述第二方向；其中，
所述第一侧边缘为所述第一预设有源层在所述第一方向上对应的侧边缘。
4.根据权利要求1所述的显示面板，其特征在于，
所述移位寄存器中还包括第五预设有源层，所述第五预设有源层为所述至少一个第一有源层中面积仅次于所述第一预设有源层的有源层；其中，
所述移位寄存器沿第一方向级联延伸，所述移位寄存器沿第二方向向所述显示面板显示区的所述像素电路提供驱动信号，所述第一方向垂直于所述第二方向；其中，
以所述第二方向为投影方向，所述第一预设有源层与所述第五预设有源层至少部分不交叠。
5.根据权利要求4所述的显示面板，其特征在于，
一所述像素电路包括至少一个第二晶体管，所述至少一个第二晶体管包括至少一个第二有源层，所述至少一个第二有源层中包含硅的有源层中面积最大的有源层为第二预设有源层，所述至少一个第二有源层中包含氧化物半导体的有源层中面积最大的有源层为第三预设有源层；其中，
所述第一预设有源层的面积大于所述第二预设有源层的面积与所述第三预设有源层的面积之和。
6.根据权利要求5所述的显示面板，其特征在于，
所述第一预设有源层的面积为SA1，所述第二预设有源层的面积为SA2，所述第三预设有源层的面积为SA3；
所述第一预设有源层对应的所述第一晶体管的沟道区的面积总和为SC1，所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和为SC3；其中，
SA1-SC1＞SA2-SC2；和/或
SA1-SC1＞SA3-SC3。
7.根据权利要求5所述的显示面板，其特征在于，
所述第五预设有源层的面积大于所述第二预设有源层的面积与所述第三预设有源层的面积之和。
8.根据权利要求7所述的显示面板，其特征在于，
所述第五预设有源层的面积为SA5，所述第二预设有源层的面积为SA2，所述第三预设有源层的面积为SA3；
所述第五预设有源层对应的所述第一晶体管的沟道区的面积总和为SC5，所述第二预设有源层对应的所述第二晶体管的沟道区的面积总和为SC2，所述第三预设有源层对应的所述第二晶体管的沟道区的面积总和为SC3；其中，
SA5-SC5＞SA2-SC2；和/或
SA5-SC5＞SA3-SC3。
9.根据权利要求5所述的显示面板，其特征在于，
所述第二预设有源层为所述像素电路的驱动晶体管对应的有源层；
所述第三预设有源层为所述像素电路的开关晶体管对应的有源层；其中，
所述第二预设有源层的面积大于所述第三预设有源层的面积，或者，
所述第三预设有源层的面积大于所述第二预设有源层的面积。
10.一种显示装置，其特征在于，包括权利要求1-9任意一项所述的显示面板。
CN202211090164.9A 2020-12-31 2020-12-31 显示面板及显示装置 Pending CN115831972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211090164.9A CN115831972A (zh) 2020-12-31 2020-12-31 显示面板及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011637184.4A CN112820738B (zh) 2020-12-31 2020-12-31 显示面板及显示装置
CN202211090164.9A CN115831972A (zh) 2020-12-31 2020-12-31 显示面板及显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202011637184.4A Division CN112820738B (zh) 2020-12-31 2020-12-31 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN115831972A true CN115831972A (zh) 2023-03-21

Family

ID=75857184

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202011637184.4A Active CN112820738B (zh) 2020-12-31 2020-12-31 显示面板及显示装置
CN202211090807.XA Pending CN115621285A (zh) 2020-12-31 2020-12-31 显示面板及显示装置
CN202211090164.9A Pending CN115831972A (zh) 2020-12-31 2020-12-31 显示面板及显示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202011637184.4A Active CN112820738B (zh) 2020-12-31 2020-12-31 显示面板及显示装置
CN202211090807.XA Pending CN115621285A (zh) 2020-12-31 2020-12-31 显示面板及显示装置

Country Status (2)

Country Link
US (2) US11837606B2 (zh)
CN (3) CN112820738B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
KR101246023B1 (ko) * 2005-01-06 2013-03-26 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
CN104766868B (zh) * 2015-03-24 2018-03-27 深圳市华星光电技术有限公司 阵列基板及显示面板
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
KR102577900B1 (ko) 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
WO2021184158A1 (zh) * 2020-03-16 2021-09-23 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
CN111430369B (zh) * 2020-03-30 2022-09-27 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN111653576B (zh) * 2020-06-12 2023-10-27 合肥维信诺科技有限公司 阵列基板、显示面板以及显示装置
KR20230084823A (ko) * 2021-12-06 2023-06-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치

Also Published As

Publication number Publication date
CN112820738A (zh) 2021-05-18
US20240063226A1 (en) 2024-02-22
US11837606B2 (en) 2023-12-05
CN112820738B (zh) 2022-09-27
US20220208792A1 (en) 2022-06-30
CN115621285A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN108648683B (zh) 一种阵列基板、触控显示面板和触控显示装置
US10636505B2 (en) Display panel and display device
US11580895B1 (en) Display panel and display device
CN110299070B (zh) 一种显示面板和显示装置
CN108052227B (zh) 一种集成触控显示面板和一种触控显示设备
CN106992215B (zh) 一种薄膜晶体管、阵列基板及显示装置
CN109192120B (zh) 一种显示面板及显示装置
US11552070B2 (en) Electrostatic protection circuit, array substrate and display device
CN110333616B (zh) 显示面板及显示装置
CN108169947B (zh) 阵列基板及其制造方法、触控显示装置
CN112198698A (zh) 触控显示面板及显示装置
CN113096573B (zh) 显示面板和显示装置
CN112820738B (zh) 显示面板及显示装置
CN108461492B (zh) 薄膜晶体管阵列基板、显示面板以及显示装置
CN105140298A (zh) 薄膜晶体管和阵列基板
JP3779083B2 (ja) 半導体回路基板
CN110866372B (zh) n倍驱动两输入与非门标准单元及其版图
CN112925144A (zh) 一种像素结构、阵列基板、显示面板以及显示设备
CN114743990A (zh) 显示面板
JP2022549533A (ja) 表示基板及び表示パネル
JPS61295664A (ja) 半導体薄膜トランジスタ
TWI759751B (zh) 短通道複晶矽薄膜電晶體及其方法
CN110854114B (zh) 静电保护电路及阵列基板
KR102095241B1 (ko) 터치 스크린 패널
CN117727764A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination