CN115831763A - 为导线环路生成导线环路轮廓的方法 - Google Patents

为导线环路生成导线环路轮廓的方法 Download PDF

Info

Publication number
CN115831763A
CN115831763A CN202211520834.6A CN202211520834A CN115831763A CN 115831763 A CN115831763 A CN 115831763A CN 202211520834 A CN202211520834 A CN 202211520834A CN 115831763 A CN115831763 A CN 115831763A
Authority
CN
China
Prior art keywords
wire
loop
bonding
semiconductor package
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211520834.6A
Other languages
English (en)
Inventor
B·米尔顿
W·秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Industries Inc
Original Assignee
Kulicke and Soffa Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Industries Inc filed Critical Kulicke and Soffa Industries Inc
Publication of CN115831763A publication Critical patent/CN115831763A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/43985—Methods of manufacturing wire connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/85129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Paper (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Ropes Or Cables (AREA)

Abstract

提供了一种生成与半导体封装相关的导线环路轮廓的方法。该方法包括以下步骤：(a)提供与半导体封装相关的封装数据；和(b)产生半导体封装的导线环路的环路轮廓，该环路轮廓包括沿着该导线环路的长度的至少一部分的容许带。

Description

为导线环路生成导线环路轮廓的方法
本申请是申请日为2017年06月30日、申请号为201710526806.8，发明名称为“为导线环路生成导线环路轮廓的方法以及检查相邻的导线环路之间的足够间隙的方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2016年6月30日提交的美国临时专利申请62/357,006号的权益，该申请的内容通过引用结合于此。
技术领域
本发明涉及导线环路的形成，具体涉及为半导体封装中的导线环路产生导线环路轮廓的改进方法。
背景技术
在半导体器件的处理和封装工艺中，导线键合仍然是在封装体内的两个位置之间(例如，在半导体裸片的裸片焊盘和引线框的引线之间)提供电气互连的主要方法。更具体地，使用导线键合器(也称为导线键合机)，导线环路形成在各个位置之间，以电气互连。例如，可使用球键合机、楔形键合机和条带键合机等形成导线环路。在球键合机上形成的示例性的导线环路包括(i)键合至第一键合位置(例如，半导体裸片的裸片焊盘)的球键合，(ii)键合至第二键合位置(例如，引线框的引线)的针脚式键合，和(iii)位于球键合和针脚式键合之间的一定长度的导线。设计导线键合工业的示例性专利文献包括：美国专利8,302,840号、美国专利9,496,240号和美国专利申请公布2001/0072406号，这些专利文献中的每篇的全部内容通过引用结合于此。
在具有高数目的导线环路的封装(例如，高引脚数导线键合应用)中，导线环路可以在空间中重叠(例如，在三维空间中彼此交错)。在键合器上的成环优化的工艺很费力，通常需要几周或几个月的时间。此外，在成环优化完成后，并不能保证将拟定的所有导线包含在给定封装中环路是确实可行的。围绕导线环路的可行性的不确定性迫使封装设计者考虑(除导线键合外的)其它可替代的封装技术。
因此，所期望的是提供为半导体封装中的导线环路生成导线环路轮廓的改进方法。
发明内容
根据本发明的示例性实施例，提供了一种生成与半导体封装相关的导线环路的方法。该方法包括以下步骤：(a)提供与半导体封装相关的封装数据；和(b)产生半导体封装的导线环路的环路轮廓，该环路轮廓包括沿着该导线环路的长度的至少一部分的容许带。
本发明的方法还可以被实施为装置(例如，被实施为导线键合机的智能的一部分)，或者被实施为计算机可读载体上的计算机程序指令(例如，被实施为用于与导线键合机结合使用的计算机可读载体)。
附图说明
本发明从结合附图阅读的以下详细说明中将更佳地得到理解。强调的是，根据通常实践，附图的各个特征并不是成比例的。相反，各个特征的尺寸为了清楚而任意地增大或减小。在附图中：
图1A是用于说明本发明的某些示例性实施例的导线环路的侧视图；
图1B是图1A的导线环路的俯视图；
图1C是图1A的导线环路的透视图；
图2A是根据本发明的示例性实施例的包括容许带的导线环路的侧视图；
图2B是图2A的导线环路的俯视图；
图2C是图2A的导线环路的透视图；
图3A是根据本发明的示例性实施例的具有不同容许带的图2A的导线环路的侧视图；
图3B是图3A的导线环路的俯视图；
图3C是图3A的导线环路的透视图；
图4A是用于说明本发明的某些示例性实施例的两个导线环路的侧视图；
图4B是图4A的导线环路的俯视图；
图4C是图4A的导线环路的透视图；
图5A是根据本发明的示例性实施例的具有容许带的图4A的两个导线环路的侧视图；
图5B是图5A的俯视图；
图5C是图5A的透视图；
图6A是用于说明本发明的某些示例性实施例的三个导线环路的侧视图，该三个导线环路中的两个导线环路之间存在干扰；
图6B是根据本发明的示例性实施例的图6A的三个导线环路的侧视图，该三个导线环路中的一个的环路轮廓已被调节；
图7A是根据本发明的示例性实施例的包括容许带的图6A的三个导线环路的侧视图；
图7B是图7A的俯视图；
图7C是图7A的透视图；
图8A是根据本发明的示例性实施例的图7A的三个导线环路的侧视图，该三个导线环路中的一个的环路轮廓已被调节；
图8B是图8A的俯视图；
图8C是图8A的透视图；和
图9是示出根据本发明的示例性实施例的生成与半导体封装相关的导线环路轮廓的方法的流程图。
具体实施方式
如于此使用的，术语“环路轮廓”或“导线环路轮廓”是指第一键合位置(例如，导线环路的球键合位置)和第二键合位置(例如，导线环路的针脚式键合位置)之间的导线环路形状的规格。环路轮廓通常由导线键合机的使用者设定，并且包括给定的导线环路的期望规格。例如，环路轮廓规格通常包括(i)要包括在导线环路中的弯曲和/或扭结的数目，和(ii)空间中的弯曲/扭结的位置(例如，相对于第一键合位置和第二键合位置中的至少一个位置的xyz坐标)。由于最大环路高度通常出现在导线环路的弯曲/扭结处，所以环路轮廓也可以包括所得的导线环路的最大环路高度。术语“环路形状”或“导线环路形状”通常与“环路轮廓”或“导线环路轮廓”同义使用。根据本发明的某些方面，环路轮廓还应包括围绕(或绕着)导线环路的至少一部分设置的容许带。
如于此使用的，术语“容许带”或“间隙区域”是指围绕(或绕着)给定的导线环路轮廓的范围(例如，3D区域)。根据本发明的示例性方面，理想的是，相邻的容许带不会彼此重叠，或者如果它们彼此重叠，它们可以在预定的规格内重叠。当然，在本发明的范围内，相邻的容许带可以重叠是可选的。此外，容许带也适用于诸如裸片的一部分(例如，裸片边缘)、相邻的部件(例如，表面安装部件)等的其它障碍物。也就是说，根据本发明的示例性方面，理想的是，容许带不会与此类障碍物的位置重叠。
根据本发明的某些示例性实施例，提供了优化导线环路轮廓(例如，导线环路形状)的方法，该方法包括三维导线环路优化。该方法可包括为半导体封装中的每个导线环路生成三维(3D)的环路轮廓。当导线环路在导线键合器上被键合时，导线环路经常会倾斜和摇摆。本发明的各个方面基于导线环路的物理特性考虑了它们的潜在缺陷(例如，导线倾斜、导线摇摆等)，并设置了围绕每个导线的容许带(例如，也可称为容许区域、间隙区域、冲突区域等)。这种容许带可形成为包括平截头体、椭圆体。此外，在这种容许带之间执行间隙/干扰检查的方法允许鲁棒环路形状设计，并允许环路优化时间显著缩短。
为了执行这种间隙/干扰检查，算法(例如，在导线键合器的计算机上运行的或者在导线键合器以外的计算机上运行的算法)可以利用导线环路形状、扭结位置、导线跨度、导线长度、导线键合位置等。在确认可接受的导线环路轮廓(包括可接受的容许带)后，可以使用附加工艺(包括其它算法)来确定(例如，使用在导线键合机的计算机、或另一台计算机等上运行的一个或多个算法来自动确定)形成被包括在半导体封装中的导线环路的顺序。
现在参考附图，图1A示出了在半导体裸片102和引线框的引线104a之间延伸的导线环路100。如图1A所示，导线环路100具有例如包括各种扭结、弯曲和导线跨度的环路轮廓(例如，环路形状)。图1B示出了导线环路100，该导线环路100在导线环路100的第一端连接至(半导体裸片102的)裸片焊盘102a并在导线环路100的第二端连接至引线104a。图1C示出了导线环路100的透视图。
根据本发明的某些示例性实施例，容许带被包括在导线环路轮廓中。图2A至图2C示出了这种环路轮廓的示例。更具体地，如图2A所示的导线环路100的环路轮廓包括容许带100a。容许带100a包括多个段：段100a1、段100a2、段100a3和段100a4。在容许带100a的各个段之间的是诸如球体、椭圆体等的形状。在图2A至图2C的示例中，容许带沿着其长度具有均匀直径的圆形形状。然而，应当理解的是，包括在根据本发明的环路轮廓中的容许带可以显著地变化。例如，这种容许带可以具有非圆形形状，(例如，椭圆形或其它形状)，并且这种容许带的直径(或其它可测量的量)可以沿着导线环路的长度变化。
图3A至图3C示出了与图2A至图2C所示的容许带100a相比不同的、与导线环路100相连的容许带200a。如图3A至图3C所示，容许带200a包括段200a1、段200a2、段200a3和段200a4。如在图3A至图3C中进一步示出的，段200a1、段200a2、段200a3和段200a4中的每个具有沿着它们各自的长度变化的形状。例如，具体参考段200a1，随着导线远离半导体裸片102上的第一键合位置向上延伸，容许带的尺寸增大。
根据本发明，在半导体封装中具有多个导线环路(例如，一个或多个导线环路与其它导线环路可能重叠或交错)的应用中，包括容许带的环路轮廓尤其有用。图4A至图4C示出了在半导体裸片402与引线框的引线404a、404b之间延伸的两个导线环路400、410。更具体地，导线环路400在裸片焊盘402a和引线404a之间延伸。同样地，导线环路410在裸片焊盘402b和引线404b之间延伸。
图5A至图5C示出了包括容许带的导线环路400和导线环路410的环路轮廓。更具体地，导线环路400包括容许带400a(其中，容许带400a包括如以上结合其它容许带描述的多个段)和容许带410a(其中，容许带410a包括如上所述的段)。如图5C所示，容许带400a和容许带410a之间存在足够的间隙。
为了确定导线环路的相邻容许带之间是否存在足够的间隙，可以使用算法(等)来检查相邻容许带是否符合诸如相邻容许带之间的可接受的间隙水平的预定标准。在确定给定的应用中的可接受的间隙量时，这种算法可以取决于现有数据(例如，在数据结构、数据库、查找表等中的现有数据)。如果该检查指示不符合预定标准(例如，在包括容许带的环路轮廓的至少一部分之间没有可接受的间隙水平)，则可以调节一个或多个环路轮廓。在调节后，可以执行另一检查以确定是否符合预定标准。
图6A示出了在半导体裸片602和引线框的引线604a、引线604b、引线604c之间延伸的三个导线环路600、610和620。更具体地，导线环路600在半导体裸片602的裸片焊盘(未示出)和引线604a之间延伸。同样地，导线环路610在半导体裸片602的裸片焊盘(未示出)和引线604b之间延伸。同样地，导线环路620在半导体裸片602的裸片焊盘(未示出)和引线604c之间延伸。为了说明本发明的一方面，假设该“检查”确定了相邻的导线环路610和导线环路620不符合预定标准。更具体地，假设在导线环路610和导线环路620的容许带之间没有足够的间隙。如在图6B所示的示例中，导线环路620(此时被称为导线环路620')的环路轮廓(环路形状)已经被改变以提供足够的间隙。具体地，导线环路620的扭结位置被改变而得到导线环路620'。结合图7A至图7C以及图8A至图8C详细描述该工艺。
具体参考图7A至图7C，导线环路600、导线环路610和导线环路620中的每个包括各自的容许带600a、容许带610a和容许带620a。如图7C所示，容许带610a和容许带620a之间没有足够的间隙。具体参考图8A至图8C，其中，导线环路620的环路轮廓已经被改变(如上文结合图6B所描述的，其中，该导线环路现在被标记为620')，此时足够的间隙被提供在容许带610a和容许带620a'之间。
图9是根据本发明的某些示例性实施例的流程图。本领域技术人员将理解，可以省略流程图中包括的某些步骤；可以添加某些附加步骤；和步骤的顺序可以从所示的顺序改变。
图9示出了一种生成与半导体封装相关的导线环路轮廓的方法。在步骤900中，提供与半导体封装相关的封装数据(例如，半导体封装的二维导线布局)。可以使用关于封装的计算机数据(例如，与半导体封装相关的CAD数据)将这种封装数据提供至导线键合机。在另一示例中，可以使用导线键合机的在线(例如，在键合器上)教学参考系统来提供封装数据。封装数据的具体件数当然会因应用而异；然而，可作为封装数据提供至导线键合机(或者与导线键合机分开，例如提供至离线计算机系统)的数据的类型的示例包括半导体裸片高度、半导体裸片的裸片焊盘位置、引线框的引线位置，第一键合位置和第二键合位置之间的相对距离、导线直径以及导线类型。
在步骤902中，产生半导体封装的每个导线环路的环路轮廓。环路轮廓(例如，导线环路形状)包括沿着导线环路的长度的至少一部分的容许带。在步骤904中，执行检查以确定步骤902中产生的多个导线环路的环路轮廓是否符合预定标准(例如，其中，这种预定标准可包括在环路轮廓中的两个之间的可接受的间隙水平)。
如果符合预定标准(如在步骤904中的检查期间所确定的)，则使用步骤906中的环路轮廓为导线环路中的每个生成环路参数。如果不符合预定标准(如在步骤904中的检查期间所确定的)，在步骤908中调节环路轮廓中的至少一个(例如，参见结合图6B及图7A至图7C所示出和描述的对环路轮廓的调节)。在步骤908后，在步骤904中对调节后的环路轮廓重复该检查。该工艺可以被重复直到在步骤906中符合预定标准。可替代地，在预定数目的循环(或时间、或其它标准)后，该工艺可以被放弃(终止)，并且该半导体器件可被认为不适用于导线键合。在又一替代方案中，使用者能够超控(例如，手动地或自动地)不符合的预定标准。
根据本发明的某些示例性实施例，使用在计算机(例如，与在导线键合机上的或与导线键合机分离的计算机)上运行的算法来限定成环参数(从而限定成环轨迹)。示例性的成环参数包括：(a)用于形成导线环路的工具轨迹，工具轨迹包括每段运动的端点位置和端点之间的轨迹；(b)通过导线键合机的换能器施加的键合能量参数；(c)通过导线键合机施加的键合力参数；(d)与键合能量和键合力中的至少一个相关的时间参数；(e)在形成所期望的导线环路的导线键合循环的至少一部分期间的键合工具速度；(f)在形成所期望的导线环路的导线键合循环的至少一部分期间的导线夹具位置。
结合成环参数的推导，算法可以利用存储在导线键合机中(或存储在另一位置中)的环路模型数据来更接近地估计与所期望的导线环路相关的成环参数。例如，通过实验和测试，使用各种导线类型，用于各种类型的导线环路的所期望的成环参数可以被推导出来并存储在导线键合机的存储器中(例如，通过查找表等)或者能够被导线键合机访问(通过计算机网络等)。
根据本发明，可以提供环路优化时间的显著降低。此外，可以提供鲁棒环路设计同时考虑邻近的导线环路形状。此外，封装设计者可以避免在复杂的高引脚数应用中成环的可行性的不确定性。
尽管本发明参照特定的实施例被示出并被描述，但是本发明不旨在被限制于所示的细节。实际上，各种变型可以在权利要求书的范围和范畴内并且在不脱离本发明的前提下在细节方面被实现。

Claims (94)

1.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；和
(b)产生所述半导体封装的导线环路的环路轮廓，所述环路轮廓包括沿着所述导线环路的长度的至少一部分的容许带。
2.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括产生包括所述容许带的所述导线环路的三维环路轮廓。
3.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括为所述半导体封装中的多个导线环路产生环路轮廓。
4.根据权利要求3所述的方法，进一步包括步骤(c)：检查所述步骤(b)中产生的所述多个导线环路的所述环路轮廓是否符合预定标准。
5.根据权利要求4所述的方法，其特征在于，所述预定标准包括所述环路轮廓中的两个之间的可接受的间隙水平。
6.根据权利要求4所述的方法，其特征在于，如果所述环路轮廓不符合所述预定标准，则调节所述环路轮廓中的至少一个。
7.根据权利要求1所述的方法，其特征在于，使用导线键合机上的计算机执行所述步骤(b)。
8.根据权利要求1所述的方法，其特征在于，使用与导线接合机分开的计算机执行所述步骤(b)。
9.根据权利要求1所述的方法，其特征在于，所述导线环路连接所述半导体封装上的至少两个接触点。
10.根据权利要求1所述的方法，其特征在于，所述导线环路被连接至所述半导体封装上的单个接触点。
11.根据权利要求1所述的方法，其特征在于，所述容许带指示沿着所述导线环路的长度的多个位置处的所述导线环路的可接受位置。
12.根据权利要求1所述的方法，其特征在于，所述导线环路轮廓用于在导线键合机上推导成环参数。
13.根据权利要求12所述的方法，其特征在于，所推导出的所述成环参数包括以下参数中的至少一个：(i)用于形成所述导线环路的工具轨迹；(ii)通过所述导线键合机的换能器施加的键合能量参数；(iii)通过所述导线键合机施加的键合力参数；(iv)与所述键合能量和所述键合力中的至少一个相关的时间参数；(v)在形成所述导线环路的导线键合循环的至少一部分期间的键合工具速度；和(vi)在形成所述导线环路的导线键合循环的至少一部分期间的导线夹具位置。
14.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括为多个导线环路中的每个产生包括容许带的环路轮廓，所述多个导线环路构造成用于键合在所述半导体封装上，所述多个导线环路中的每个的所述容许带是相应的环路轮廓的形状的函数。
15.根据权利要求1所述的方法，其特征在于，所述容许带在沿着所述导线环路的所述长度的各个点处具有圆形形状。
16.根据权利要求14所述的方法，其特征在于，所述容许带的所述圆形形状具有均匀的直径。
17.根据权利要求14所述的方法，其特征在于，所述容许带的所述圆形形状具有在沿着所述导线环路的所述长度的不同位置处变化的直径。
18.根据权利要求1所述的方法，其特征在于，所述容许带在沿着所述导线环路的所述长度的各点处具有非圆形形状。
19.根据权利要求1所述的方法，其特征在于，所述步骤(a)中提供的所述封装数据包括以下数据中的至少一个：(a1)与所述半导体封装相关的CAD数据和(a2)使用所述导线键合机的在线教学参考系统推导出的封装数据。
20.根据权利要求1所述的方法，其特征在于，所述步骤(a)中提供的所述封装数据包括半导体裸片高度、半导体裸片的裸片焊盘的位置、引线框的引线位置、第一键合位置和第二键合位置之间的相对距离、导线直径以及导线类型中的至少一个。
21.根据权利要求1所述的方法，其特征在于，在球键合机上使用球键合工艺形成所述导线环路。
22.根据权利要求1所述的方法，其特征在于，在楔形键合机上使用楔形键合工艺形成所述导线环路。
23.根据权利要求1所述的方法，其特征在于，在条带键合机上使用条带键合工艺形成所述导线环路。
24.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；以及
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个都是考虑到所述导线环路的潜在缺陷而生成的，以及沿着相应的导线环路的长度的至少一部分产生各自的容许带，所述容许带限定围绕所述环路轮廓的预定间隙区。
25.根据权利要求24所述的方法，其中，步骤(b)包括产生包括所述各自的容许带的导线环路中的每个的三维环路轮廓。
26.根据权利要求24所述的方法，还包括步骤(c)：检查在步骤(b)中产生的所述多个导线环路的环路轮廓是否符合预定标准。
27.根据权利要求26所述的方法，其中，所述预定标准包括所述环路轮廓中的两个之间的可接受的间隙水平。
28.根据权利要求26所述的方法，其中，如果所述环路轮廓不符合所述预定标准，则调节所述环路轮廓中的至少一个。
29.根据权利要求24所述的方法，其中，使用导线键合机上的计算机执行步骤(b)。
30.根据权利要求24所述的方法，其中，使用与导线键合机分开的计算机执行步骤(b)。
31.根据权利要求24所述的方法，其中，所述导线环路中的每个连接所述半导体封装上的至少两个各自的接触点。
32.根据权利要求24所述的方法，其中，所述容许带指示沿着所述导线环路的长度的多个位置处的导线环路的可接受位置。
33.根据权利要求24所述的方法，其中，所述环路轮廓用于在导线键合机上推导成环参数。
34.根据权利要求33所述的方法，其中，所推导出的成环参数包括以下参数中的至少一个：(i)用于形成导线环路的工具轨迹；(ii)通过所述导线键合机的换能器施加的键合能量参数；(iii)通过所述导线键合机施加的键合力参数；(iv)与所述键合能量和所述键合力中的至少一个相关的时间参数；(v)在形成导线环路的导线键合循环的至少一部分期间的键合工具速度；以及(vi)在形成导线环路的导线键合循环的至少一部分期间的导线夹具位置。
35.根据权利要求24所述的方法，其中，步骤(b)包括为所述多个导线环路中的每个产生包括各自的容许带的环路轮廓，所述多个导线环路被配置成用于键合在所述半导体封装上，所述多个导线环路中的每个的容许带是相应的环路轮廓的形状的函数。
36.根据权利要求24所述的方法，其中，所述容许带在沿着所述导线环路的所述长度的各个点处具有圆形形状。
37.根据权利要求36所述的方法，其中，所述容许带的圆形形状具有均匀的直径。
38.根据权利要求36所述的方法，其中，所述容许带的所述圆形形状具有在沿着所述导线环路的所述长度的不同位置处变化的直径。
39.根据权利要求24所述的方法，其中，所述容许带在沿着导线环路中的每个的长度的各个点处具有非圆形形状。
40.根据权利要求24所述的方法，其中，在步骤(a)中提供的封装数据包括以下数据中的至少一个：(a1)与半导体封装相关的CAD数据和(a2)使用导线键合机的在线教学参考系统推导出的封装数据。
41.根据权利要求24所述的方法，其中，在步骤(a)中提供的封装数据包括以下中的至少一个：半导体裸片高度、半导体裸片的裸片焊盘位置、引线框的引线位置、第一键合位置和第二键合位置之间的相对距离、导线直径以及导线类型。
42.根据权利要求24所述的方法，其中，在球键合机上使用球键合工艺形成所述导线环路。
43.根据权利要求24所述的方法，其中，在楔形键合机上使用楔形键合工艺形成所述导线环路。
44.根据权利要求24所述的方法，其中，在条带键合机上使用条带键合工艺形成所述导线环路。
45.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；以及
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个包括沿着相应的导线环路的长度的至少一部分的各自的容许带；以及
(c)在步骤(b)之后，自动确定使用环路轮廓形成半导体封装的所述多个导线环路的顺序。
46.根据权利要求45所述的方法，其中，步骤(b)包括产生包括所述各自的容许带的所述多个导线环路中的每个的三维环路轮廓。
47.根据权利要求45所述的方法，还包括以下步骤：检查在步骤(b)中产生的所述多个导线环路的环路轮廓是否符合预定标准。
48.根据权利要求47所述的方法，其中，所述预定标准包括所述环路轮廓中的两个之间的可接受的间隙水平。
49.根据权利要求47所述的方法，其中，如果所述环路轮廓不符合所述预定标准，则调节所述环路轮廓中的至少一个。
50.根据权利要求45所述的方法，其中，使用导线键合机上的计算机执行步骤(b)。
51.根据权利要求45所述的方法，其中，使用与导线键合机分开的计算机执行步骤(b)。
52.根据权利要求45所述的方法，其中，所述导线环路连接所述半导体封装上的至少两个接触点。
53.根据权利要求45所述的方法，其中，所述导线环路被连接至所述半导体封装上的单个接触点，和不在所述半导体封装上的另一接触点。
54.根据权利要求45所述的方法，其中，各自的环路轮廓的容许带指示沿着导线环路的长度的多个位置处的相应的导线环路的可接受位置。
55.根据权利要求45所述的方法，其中，所述多个环路轮廓中的每个被用于在导线键合机上推导成环参数。
56.根据权利要求55所述的方法，其中，所推导出的成环参数包括以下参数中的至少一个：(i)用于形成导线环路的工具轨迹；(ii)通过所述导线键合机的换能器施加的键合能量参数；(iii)通过所述导线键合机施加的键合力参数；(iv)与所述键合能量和所述键合力中的至少一个相关的时间参数；(v)在形成导线环路的导线键合循环的至少一部分期间的键合工具速度；以及(vi)在形成导线环路的导线键合循环的至少一部分期间的导线夹具位置。
57.根据权利要求45所述的方法，其中，所述多个导线环路中的每个的容许带是相应的环路轮廓的形状的函数。
58.根据权利要求45所述的方法，其中，所述多个环路轮廓中的每个的容许带在沿着导线环路的长度的各个点处具有圆形形状。
59.根据权利要求58所述的方法，其中，所述容许带的圆形形状具有均匀的直径。
60.根据权利要求58所述的方法，其中，所述容许带的圆形形状具有在沿着导线环路的长度的不同位置处变化的直径。
61.根据权利要求45所述的方法，其中，所述容许带在沿着导线环路的长度的各个点处具有非圆形形状。
62.根据权利要求45所述的方法，其中，在步骤(a)中提供的封装数据包括以下数据中的至少一个：(a1)与半导体封装相关的CAD数据和(a2)使用导线键合机的在线教学参考系统推导出的封装数据。
63.根据权利要求45所述的方法，其中，在步骤(a)中提供的封装数据包括以下中的至少一个：半导体裸片高度、半导体裸片的裸片焊盘位置、引线框的引线位置、第一键合位置和第二键合位置之间的相对距离、导线直径以及导线类型。
64.根据权利要求45所述的方法，其中，在球键合机上使用球键合工艺形成所述导线环路。
65.根据权利要求45所述的方法，其中，在楔形键合机上使用楔形键合工艺形成所述导线环路。
66.根据权利要求45所述的方法，其中，在条带键合机上使用条带键合工艺形成所述导线环路。
67.根据权利要求45所述的方法，其中在所述导线键合机的计算机上执行步骤(c)。
68.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；以及
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个包括沿着相应的导线环路的长度的至少一部分的各自的容许带；以及
(c1)检查在步骤(b)中产生的所述多个导线环路的环路轮廓是否符合预定标准，(c2)如果不符合预定标准，则调整环路轮廓中的至少一个，(c3)如果不符合预定标准，则以预定数目的循环重复步骤(c1)和步骤(c2)，以及(c4)如果在预定数目的循环之后不符合预定标准，则宣布半导体封装不适合于导线键合。
69.一种生成与半导体封装相关的导线环路轮廓和相关联的容许带的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；以及
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个包括沿着相应的导线环路的长度的至少一部分的各自的容许带；以及
(c)为所述半导体封装的至少一个障碍物产生至少一个容许带，所述至少一个阻碍物选自由以下构成的组：(i)所述半导体封装的裸片的部分和(ii)所述半导体封装的另一部件。
70.根据权利要求69所述的方法，其中，所述至少一个障碍物是所述半导体封装的裸片的部分，以及其中，裸片的所述部分是裸片边缘。
71.根据权利要求69所述的方法，其中，所述至少一个障碍物是所述半导体封装的所述另一部件，以及其中，所述另一部件是所述半导体封装的表面安装部件。
72.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；以及
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个包括沿着相应的导线环路的长度的至少一部分的各自的容许带，所述容许带中的每个是围绕相应的环路轮廓的间隙区，所述容许带中的每个具有截头体形状、椭圆形状、圆形形状和球形形状中的至少一个，
其中，所述容许带中的每个产生于步骤(b)中考虑到以下中的至少一个：(i)包括在所述半导体封装中的邻近导线环路和(ii)所述半导体封装的附加障碍物。
73.根据权利要求72所述的方法，其中，步骤(b)包括为包括所述各自的容许带的所述多个导线环路产生三维环路轮廓。
74.根据权利要求72所述的方法，还包括步骤(c)：检查在步骤(b)中产生的所述多个导线环路的环路轮廓是否符合预定标准。
75.根据权利要求74所述的方法，其中，所述预定标准包括所述环路轮廓中的两个之间的可接受的间隙水平。
76.根据权利要求74所述的方法，其中，如果所述环路轮廓不符合所述预定标准，则调节所述环路轮廓中的至少一个。
77.根据权利要求72所述的方法，其中，使用导线键合机上的计算机执行步骤(b)。
78.根据权利要求72所述的方法，其中，使用与导线键合机分开的计算机执行步骤(b)。
79.根据权利要求72所述的方法，其中，所述导线环路中的每个连接所述半导体封装上的至少两个接触点。
80.根据权利要求72所述的方法，其中，所述导线环路中的每个被连接至所述半导体封装上的单个接触点。
81.根据权利要求72所述的方法，其中，所述容许带中的每个指示沿着导线环路的长度的多个位置处的各自的导线环路的可接受位置。
82.根据权利要求72所述的方法，其中，所述环路轮廓中的每个被用于在导线键合机上推导成环参数。
83.根据权利要求82所述的方法，其中，所推导出的成环参数包括以下参数中的至少一个：(i)用于形成各自的导线环路的工具轨迹；(ii)通过所述导线键合机的换能器施加的键合能量参数；(iii)通过所述导线键合机施加的键合力参数；(iv)与所述键合能量和所述键合力中的至少一个相关的时间参数；(v)在形成各自的导线环路的导线键合循环的至少一部分期间的键合工具速度；以及(vi)在形成各自的导线环路的导线键合循环的至少一部分期间的导线夹具位置。
84.根据权利要求72所述的方法，其中，步骤(b)包括为所述多个导线环路中的每个产生包括容许带的环路轮廓，所述多个导线环路被配置成用于键合在所述半导体封装上，所述多个导线环路中的每个的容许带是相应的环路轮廓的形状的函数。
85.根据权利要求72所述的方法，其中，每个各自的容许带在沿着导线环路的长度的各个点处具有圆形形状。
86.根据权利要求85所述的方法，其中，所述容许带的圆形形状具有均匀的直径。
87.根据权利要求85所述的方法，其中，所述容许带的圆形形状具有在沿着相应的导线环路的长度的不同位置处变化的直径。
88.根据权利要求72所述的方法，其中，每个各自的容许带在沿着导线环路的长度的各个点处具有非圆形形状。
89.根据权利要求72所述的方法，其中，在步骤(a)中提供的封装数据包括以下数据中的至少一个：(a1)与半导体封装相关的CAD数据和(a2)使用导线键合机的在线教学参考系统推导出的封装数据。
90.根据权利要求72所述的方法，其中，在步骤(a)中提供的封装数据包括以下中的至少一个：半导体裸片高度、半导体裸片的裸片焊盘位置、引线框的引线位置、第一键合位置和第二键合位置之间的相对距离、导线直径以及导线类型。
91.根据权利要求72所述的方法，其中，在球键合机上使用球键合工艺形成所述多个导线环路中的每个。
92.根据权利要求72所述的方法，其中，在楔形键合机上使用楔形键合工艺形成所述多个导线环路中的每个。
93.根据权利要求72所述的方法，其中，在条带键合机上使用条带键合工艺形成所述多个导线环路中的每个。
94.一种生成与半导体封装相关的导线环路轮廓的方法，所述方法包括以下步骤：
(a)提供与所述半导体封装相关的封装数据；
(b)为所述半导体封装的多个导线环路产生环路轮廓，所述环路轮廓中的每个包括沿着相应的导线环路的长度的至少一部分的各自的容许带，所述容许带中的每个是围绕相应的环路轮廓的间隙区，所述容许带中的每个具有截头体形状、椭圆形状、圆形形状和球形形状中的至少一个；以及
(c)确定所述多个导线环路中的相邻两个的容许带之间是否有足够的间隙，
其中，所述容许带中的每个产生于步骤(b)中考虑到以下中的至少一个：(i)包括在所述半导体封装中的邻近导线环路，和(ii)所述半导体封装的附加障碍物。
CN202211520834.6A 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法 Pending CN115831763A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662357006P 2016-06-30 2016-06-30
US62/357,006 2016-06-30
CN201710526806.8A CN107564838A (zh) 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法以及检查相邻的导线环路之间的足够间隙的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710526806.8A Division CN107564838A (zh) 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法以及检查相邻的导线环路之间的足够间隙的方法

Publications (1)

Publication Number Publication Date
CN115831763A true CN115831763A (zh) 2023-03-21

Family

ID=60807935

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211520834.6A Pending CN115831763A (zh) 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法
CN201710526806.8A Pending CN107564838A (zh) 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法以及检查相邻的导线环路之间的足够间隙的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710526806.8A Pending CN107564838A (zh) 2016-06-30 2017-06-30 为导线环路生成导线环路轮廓的方法以及检查相邻的导线环路之间的足够间隙的方法

Country Status (5)

Country Link
US (3) US10325878B2 (zh)
JP (2) JP2018006741A (zh)
KR (2) KR102399496B1 (zh)
CN (2) CN115831763A (zh)
TW (3) TWI738800B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023196063A1 (en) * 2022-04-06 2023-10-12 Kulicke And Soffa Industries, Inc. Methods of determining suitability of a wire bonding tool for a wire bonding application, and related methods
WO2023200540A1 (en) * 2022-04-12 2023-10-19 Kulicke And Soffa Industries, Inc. Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878460A (ja) * 1994-08-31 1996-03-22 Nkk Corp Ｌｓｉ設計装置
JP2707989B2 (ja) * 1994-12-20 1998-02-04 日本電気株式会社 Ｌｓｉ設計支援システム
JP3637653B2 (ja) * 1995-10-23 2005-04-13 ソニー株式会社 ボンディングワイヤーの配線順序決定装置および配線順序決定方法
JP3572780B2 (ja) * 1996-02-23 2004-10-06 ソニー株式会社 ボンディングワイヤのボンド座標決定装置
JP2000200804A (ja) * 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
JP4409363B2 (ja) * 2004-05-31 2010-02-03 財団法人福岡県産業・科学技術振興財団 半導体装置の設計システム及びコスト評価方法
JP4447960B2 (ja) * 2004-05-31 2010-04-07 財団法人福岡県産業・科学技術振興財団 三次元実装回路の設計システム及び設計方法
CN101794760B (zh) * 2006-10-06 2012-05-23 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
US20090008796A1 (en) * 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
US20080242076A1 (en) * 2007-03-29 2008-10-02 Hem Takiar Method of making semiconductor die stack having heightened contact for wire bond
JP2008270439A (ja) * 2007-04-18 2008-11-06 Toshiba Corp 半導体装置の電極配置方法
CN101675510B (zh) 2007-05-16 2011-12-14 库利克和索夫工业公司 金属线接合方法和接合力校准
US20090042339A1 (en) * 2007-08-10 2009-02-12 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP5271778B2 (ja) 2009-04-10 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101795458B1 (ko) * 2009-05-19 2017-12-01 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 루프 형성 공정에서의 루프 변수들과 루프 궤도를 최적화하는 시스템 및 방법
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN102130025B (zh) * 2009-11-16 2015-03-11 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法
US20120074206A1 (en) 2010-09-27 2012-03-29 Kulicke And Soffa Industries, Inc. Methods of forming wire bonds for wire loops and conductive bumps
BR112014032414A2 (pt) * 2012-06-27 2017-06-27 Shell Int Research método de recuperação de óleo, e, sistema
KR101963314B1 (ko) * 2012-07-09 2019-03-28 삼성전자 주식회사 반도체 패키지 및 이의 제조 방법
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US9087815B2 (en) * 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package

Also Published As

Publication number Publication date
US20180005980A1 (en) 2018-01-04
CN107564838A (zh) 2018-01-09
US20200251444A1 (en) 2020-08-06
TW201802968A (zh) 2018-01-16
KR20180003466A (ko) 2018-01-09
TWI759246B (zh) 2022-03-21
US20190259730A1 (en) 2019-08-22
JP2018006741A (ja) 2018-01-11
TW202147470A (zh) 2021-12-16
KR102399496B1 (ko) 2022-05-19
TWI738800B (zh) 2021-09-11
KR102434915B1 (ko) 2022-08-24
TW202230545A (zh) 2022-08-01
JP2022188091A (ja) 2022-12-20
US10325878B2 (en) 2019-06-18
US10672735B2 (en) 2020-06-02
KR20220070389A (ko) 2022-05-31
US11289448B2 (en) 2022-03-29
JP7523503B2 (ja) 2024-07-26
TWI789287B (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
JP7523503B2 (ja) ワイヤーループのワイヤーループプロファイルを生成する方法、および隣接したワイヤーループ間に十分な間隙があるか検証する方法
JP5830204B2 (ja) 低プロファイルのワイヤループを形成する方法およびその装置
US20120074206A1 (en) Methods of forming wire bonds for wire loops and conductive bumps
US11495570B2 (en) Systems and methods for optimizing looping parameters and looping trajectories in the formation of wire loops
KR102088634B1 (ko) 3차원 와이어 루프들의 형성 방법 및 상기 방법을 사용하여 형성된 와이어 루프들
US20100147552A1 (en) Method of forming bends in a wire loop
US7735716B2 (en) Method of controlling the trajectory of a bonding tool during the formation of a wire loop
US20230260960A1 (en) Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece
KR20240151797A (ko) 워크피스와 관련하여 복수의 와이어 루프를 생성하기 위한 시퀀스를 결정하는 방법
WO2009076048A1 (en) Method of forming a wire loop including a bend

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination