CN115768197A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN115768197A
CN115768197A CN202211098029.9A CN202211098029A CN115768197A CN 115768197 A CN115768197 A CN 115768197A CN 202211098029 A CN202211098029 A CN 202211098029A CN 115768197 A CN115768197 A CN 115768197A
Authority
CN
China
Prior art keywords
layer
insulating layer
contact pad
substrate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211098029.9A
Other languages
English (en)
Other versions
CN115768197B (zh
Inventor
都蒙蒙
董向丹
马宏伟
颜俊
程博
刘彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211098029.9A priority Critical patent/CN115768197B/zh
Priority claimed from CN201980002086.2A external-priority patent/CN113099731B/zh
Publication of CN115768197A publication Critical patent/CN115768197A/zh
Application granted granted Critical
Publication of CN115768197B publication Critical patent/CN115768197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板及其制备方法、显示装置。该显示基板包括衬底基板、多个子像素、多条数据线、多条引线、至少一个接触垫及第一绝缘层。衬底基板,包括显示区和位于显示区至少一侧的邦定区;多条数据线配置为向多个子像素提供数据信号;多条数据引线位于邦定区中且与多条数据线电连接;至少一组接触垫包括多个接触垫,多个接触垫中的至少一个包括第一接触垫金属层和第二接触垫金属层,第二接触垫金属层覆盖第一接触垫金属层的边缘;第一绝缘层,位于邦定区,第一绝缘层位于多个接触垫之间的间隙并覆盖多个接触垫的边缘,且被配置为露出多个接触垫的背离衬底基板的表面。

Description

显示基板及其制备方法、显示装置
本发明是基于申请日为2019年10月23日,申请号为201980002086.2,发明名称为“显示基板及其制备方法、显示装置”的专利申请的分案申请。
技术领域
本公开的实施例涉及一种显示基板及其制备方法、显示装置。
背景技术
随着用户对有机发光二极管(Organic Light-Emitting Diode,OLED)的显示装置的需求越来越大、产品质量要求越来越高,推动了显示装置的快速发展。近年来,显示装置的分辨率越来越高,其边框越来越窄,从而使得显示装置的背板电路的像素尺寸逐渐减小。
发明内容
本公开至少一实施例提供一种显示基板,包括衬底基板、多个子像素、多条数据线、多条引线、至少一个接触垫及第一绝缘层。衬底基板,包括显示区和位于所述显示区至少一侧的邦定区;多个子像素,位于所述显示区中;多条数据线,位于所述显示区中,配置为向所述多个子像素提供数据信号;多条数据引线,位于所述邦定区中且与所述多条数据线电连接;至少一组接触垫,位于所述邦定区,所述至少一组接触垫包括多个接触垫,所述多个接触垫中的至少一个包括第一接触垫金属层和第二接触垫金属层,所述第一接触垫金属层位于所述多条数据引线远离所述衬底基板一侧且与所述多条数据引线中的一条电连接,所述第二接触垫金属层位于所述第一接触垫金属层远离所述衬底基板的一侧且与所述第一接触垫金属层电连接,所述第二接触垫金属层覆盖所述第一接触垫金属层的边缘;第一绝缘层,位于所述邦定区,所述第一绝缘层位于所述多个接触垫之间的间隙并覆盖所述多个接触垫的边缘,且被配置为露出所述多个接触垫的背离所述衬底基板的表面。
例如,本公开至少一实施例提供的显示基板中,所述第一绝缘层远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离不大于所述多个接触垫远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离。
例如,本公开至少一实施例提供的显示基板,所述第二接触垫金属层的边缘被所述第一绝缘层覆盖。
例如,本公开至少一实施例提供的显示基板中,所述至少一组接触垫包括第一组接触垫和第二组接触垫,所述第一组接触垫和所述第二组接触垫分别包括多个接触垫,所述第二组接触垫位于所述第一组接触垫靠近所述显示区的一侧,所述多条数据引线与所述第一组接触垫和所述第二组接触垫一一对应电连接。
例如,本公开至少一实施例提供的显示基板中,所述第一绝缘层的至少部分位于所述第一组接触垫相邻的接触垫之间的间隙中。
例如,本公开至少一实施例提供的显示基板,所述第一绝缘层的至少部分位于所述第二组接触垫中相邻的接触垫之间的间隙中。
例如,本公开至少一实施例提供的显示基板中,所述第一绝缘层的至少部分位于所述第一组接触垫中相邻的接触垫之间的间隙中和位于所述第二组接触垫中相邻的接触垫之间的间隙中。
例如,本公开至少一实施例提供的显示基板中,所述第一组接触垫的多个接触垫排布为至少第一行,所述第二组接触垫的多个接触垫排布为至少第二行;所述第一行和所述第二行的行方向与所述显示区的面向所述邦定区的侧边的延伸方向平行,所述第一绝缘层的至少部分位于所述第一行与所述第二行之间的间隙。
例如,本公开至少一实施例提供的显示基板中,所述多个子像素中至少一个包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件,所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔,所述第一转接电极在所述第一平坦化表面上,且通过所述第一过孔与所述像素驱动电路电连接,所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔,所述发光元件在所述第二平坦化表面上且通过所述第二过孔与所述第一转接电极电连接,其中,所述第一绝缘层与所述第二平坦化层同层设置。
例如,本公开至少一实施例提供的显示基板中,所述像素驱动电路包括第一显示区金属层,所述第一显示区金属层和所述第一接触垫金属层同层设置,所述第一转接电极与所述第二接触垫金属层同层设置。
例如,本公开至少一实施例提供的显示基板中,所述像素驱动电路包括薄膜晶体管,所述薄膜晶体管包括源极和漏极,所述源极和漏极位于所述第一显示区金属层中,且与所述第一显示区金属层位于同层。
例如,本公开至少一实施例提供的显示基板中,所述多个子像素中至少一个还包括钝化层,所述钝化层位于所述像素驱动电路和所述第一平坦化层之间且包括钝化层过孔,其中,所述像素驱动电路和所述第一转接电极还通过所述钝化层过孔电连接;所述显示基板还包括在所述邦定区中的第二绝缘层,其中,所述第二绝缘层在所述第一接触垫金属层与所述第二接触垫金属层之间且覆盖所述第一接触垫金属层的边缘,所述第二绝缘层具有第一接触垫过孔,所述第二接触垫金属层通过所述第一接触垫过孔与所述第一接触垫金属层电连接;其中,所述第二绝缘层和所述钝化层同层设置。
例如,本公开至少一实施例提供的显示基板中,所述多个子像素中至少一个还包括存储电容,所述存储电容包括两个电容电极,所述薄膜晶体管还包括栅极,所述多条数据引线中至少一条、所述存储电容的两个电容电极之一与所述栅极同层设置。
例如,本公开至少一实施例提供的显示基板,还包括:邦定区层间绝缘层,位于所述邦定区中,并且位于所述多个接触垫与所述引线之间和所述第一绝缘层与所述衬底基板之间;邦定区第一栅绝缘层,位于所述邦定区中,且位于所述邦定区层间绝缘层靠近所述衬底基板的一侧;以及邦定区第二栅绝缘层,位于所述邦定区中,且位于所述邦定区第一栅绝缘层及所述邦定区层间绝缘层之间,与所述邦定区层间绝缘层层叠;其中,所述邦定区第二栅绝缘层包括第一接触垫过孔,所述邦定区层间绝缘层包括第二接触垫过孔,所述多条数据引线中至少一条通过所述第一接触垫过孔及所述第二接触垫过孔与所述接触垫电连接。
例如,本公开至少一实施例提供的显示基板中,所述多个子像素中至少一个还包括显示区层间绝缘层、显示区第一栅绝缘层以及显示区第二栅绝缘层,所述显示区层间绝缘层、显示区第一栅绝缘层和所述显示区第二栅绝缘层分别与所述邦定区层间绝缘层、邦定区第一栅绝缘层和所述邦定区第二栅绝缘层同层设置;所述显示区层间绝缘层位于所述栅极与所述源极和所述漏极之间,所述显示区第一栅绝缘层位于所述显示区层间绝缘层靠近所述衬底基板的一侧,所述显示区第二栅绝缘层位于所述显示区层间绝缘层与所述显示区第一栅绝缘层之间;所述两个电容电极包括第一电容电极和第二电容电极,所述第一电容电极与所述栅极同层设置,所述第二电容电极设置在所述显示区层间绝缘层与所述显示区第二栅绝缘层之间。
例如,本公开至少一实施例提供的显示基板,还包括邦定区第三绝缘层,其中,所述邦定区第三绝缘层位于所述邦定区中,并且设置在所述第一绝缘层和所述接触垫远离所述衬底基板的一侧以覆盖所述第一绝缘层及所述接触垫,所述邦定区第三绝缘层具有第三接触垫过孔以露出所述接触垫的表面。
例如,本公开至少一实施例提供的显示基板,还包括位于显示区的封装层及显示区第三绝缘层,所述封装层位于所述发光元件的远离所述衬底基板的一侧,所述显示区第三绝缘层位于所述封装层的远离所述衬底基板的一侧,其中,所述邦定区第三绝缘层与所述显示区第三绝缘层位于同层。
例如,本公开至少一实施例提供的显示基板,还包括辅助导电层,其中,所述辅助导电层位于所述邦定区中,且设置在所述邦定区第三绝缘层远离所述衬底基板的一侧,所述辅助导电层包括位于所述邦定区中的第二转接电极图案,其中,所述第二转接电极图案通过所述第三接触垫过孔与所述接触垫电连接。
例如,本公开至少一实施例提供的显示基板还包括辅助电极层,设置在所述显示区第三绝缘层上,其中,所述辅助电极层与所述第二转接电极图案同层设置。
例如,本公开至少一实施例提供的显示基板中,在所述邦定区中,所述第二转接电极图案相对于所述衬底基板的表面的高度不大于与所述邦定区第三绝缘层相对于所述衬底基板的表面的高度。
本公开至少一实施例提供一种显示装置,包括本公开任一实施例提供的显示基板。
本公开至少一实施例提供一种显示基板的制备方法,包括:提供衬底基板,其中,所述衬底基板包括显示区和位于所述显示区至少一侧的邦定区;在所述显示区中形成多个子像素;在所述显示区中形成多条数据线,所述多条数据线被配置为向所述多个子像素提供数据信号;在所述邦定区中形成多条数据引线,所述多条数据引线与所述多条数据线电连接;在所述邦定区中形成至少一组接触垫,所述至少一组接触垫包括多个接触垫,所述多个接触垫中的至少一个形成为包括第一接触垫金属层和第二接触垫金属层,所述第一接触垫金属层形成为位于所述多条数据引线远离所述衬底基板一侧且与所述多条数据引线中的一条电连接,所述第二接触垫金属层形成为位于所述第一接触垫金属层远离所述衬底基板的一侧且与所述第一接触垫金属层电连接,所述第二接触垫金属层覆盖所述第一接触垫金属层的边缘;在所述邦定区形成第一绝缘层,所述第一绝缘层位于所述多个接触垫之间的间隙并覆盖所述多个接触垫的边缘,且被配置为露出所述多个接触垫的背离所述衬底基板的表面。
例如,在本公开至少一实施例提供的制备方法中,形成所述第一绝缘层包括:使得所述第一绝缘层相对于所述衬底基板的表面的高度不大于与所述接触垫的相对于所述衬底基板的表面的高度。
例如,在本公开至少一实施例提供的制备方法,在所述显示区中形成多个子像素包括:在所述显示区中形成多个子像素,其中,所述多个子像素中至少一个包括像素驱动电路、第一平坦化层以及发光元件,在所述显示区中形成所述子像素包括:在所述衬底基板上形成所述像素驱动电路,在所述像素驱动电路远离所述衬底基板的一侧形成所述第一平坦化层以提供第一平坦化表面且在所述第一平坦化层中形成第一过孔,在所述第一平坦化表面上形成所述第一转接电极,其中,所述第一转接电极通过所述第一过孔与所述像素驱动电路电连接,在所述第一转接电极远离所述衬底基板的一侧形成所述第二平坦化层以提供第二平坦化表面且在所述第二平坦化层中形成第二过孔,其中,所述第一绝缘层与所述第二平坦化层通过同一第二绝缘材料层形成;在所述第二平坦化表面上形成所述发光元件,其中,所述发光元件通过所述第二过孔与所述第一转接电极电连接。
例如,在本公开至少一实施例提供的制备方法中,所述第一绝缘层与所述第二平坦化层通过同一第一绝缘材料层形成包括:在形成所述接触垫和所述像素驱动电路之后,在所述衬底基板上沉积第一绝缘材料层;对所述第一绝缘材料层进行构图工艺,以使得所述第一绝缘材料层的位于所述显示区的部分形成为所述第二平坦化层且在所述第二平坦化层中形成所述第二过孔,去除所述第一绝缘材料层的与所述接触垫重叠的部分,并且减薄所述第一绝缘材料层的位于所述邦定区且位于所述接触垫边缘的部分以形成所述第一绝缘层。
例如,在本公开至少一实施例提供的制备方法中,所述第一绝缘层与所述第二平坦化层通过同一第一绝缘材料层形成包括:在形成所述接触垫和所述像素驱动电路之后,在所述衬底基板上沉积第一绝缘材料层,其中所述第一绝缘材料层包括光敏树脂;使用灰色调掩模板或半色调掩模板对所述第一绝缘材料层进行曝光,对曝光之后的光刻胶进行显影后,以使得所述第一绝缘材料层的位于所述显示区的部分形成为所述第二平坦化层且在所述第二平坦化层中形成所述第二过孔,去除所述第一绝缘材料层的与所述接触垫重叠的部分,并且减薄所述第一绝缘材料层的位于所述邦定区且位于所述接触垫边缘的部分以形成所述第一绝缘层。
例如,在本公开至少一实施例提供的制备方法中,对所述第一绝缘材料层进行构图工艺包括:使用灰色调掩模板或半色调掩模板构图工艺对所述第一绝缘材料层进行构图。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1A为电极层采用的三层金属叠层(Ti/Al/Ti)的示意图;
图1B为三层金属叠层(Ti/Al/Ti)的边缘脱落的示意图;
图2A为本公开实施例提供的一种显示基板的平面示意图;
图2B为本公开一实施例提供的一种显示基板的邦定区的平面示意图;
图3A为图2B所示显示基板沿M1-N1的截面示意图;
图3B为图2B所示显示基板沿M2-N2的截面示意图;
图3C为图2B所示显示基板沿M3-N3的截面示意图;
图4为图2B所示显示基板的显示区的截面示意图;
图5A为本公开另一实施例提供的图2B所示显示基板沿M1-N1的截面示意图;
图5B为本公开另一实施例提供的图2B所示显示基板的显示区的截面示意图;
图6为本公开一实施例提供的再一种显示基板的邦定区的平面示意图;
图7A为本公开一实施例提供的图6所示显示基板沿M4-N4的截面示意图;
图7B为本公开一实施例提供的图6所示显示基板的显示区的截面示意图;
图8A为本公开另一实施例提供的图6所示显示基板沿M4-N4的截面示意图;
图8B为本公开另一实施例提供的图6所示显示基板的显示区的截面示意图;以及
图9A至图9M本公开一些实施例提供的一种显示基板的制备方法的过程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
目前,有机发光二极管(OLED)显示装置的分辨率越来越高,其边框越来越窄,从而使得显示装置的背板电路的像素尺寸逐渐减小。由于背板电路中的电路走线的宽度及电路走线的线间距减小,实际工艺生产中背板电路在刻蚀工艺中的金属残留、刻蚀损失容易造成背板电路短路,从而影响显示装置的良率。
发明人在研究中注意到,在显示装置的背板电路在制备工艺中,OLED的阳极采用湿式刻蚀工艺。在刻蚀工艺进行过程中,所使用的酸性刻蚀液对阳极下方的已经形成的其它金属层容易造成较严重的过刻现象。例如,显示装置包括位于OLED下方的转接电极金属层或源漏金属层,该转接电极金属层与阳极电连接,源漏金属层与转接电极层电连接。在形成阳极图案的构图工艺中,阳极的过刻现象容易对转接电极金属层或源漏金属层产生较大的影响。
如图1A所示,例如,当转接电极金属层或源漏金属层采用多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))制备时,位于中间的铝金属层容易被酸性刻蚀液过刻从而出现底切(undercut)现象,进而造成电极图案边缘的位于铝金属层上的钛金属层出现悬空现象。如图1B所示,在显示装置后续的其它制备工艺中,例如高压喷淋制备工艺,容易出现悬空部分的钛金属的剥离现象。脱落的钛金属一般呈长条状,很容易残留在显示装置内,从而造成显示装置的背板电路中出现信号短路现象。
此外,显示装置在显示画面时,脱落的钛金属的残留容易导致显示装置的亮暗不良。特别是在显示装置的用于邦定外部电路的邦定区,亮暗不良问题尤为突出。
针对上述问题,本公开至少一实施例提供一种显示基板及其制备方法、显示装置。该显示基板包括衬底基板、多个子像素、多条数据线、多条引线、至少一个接触垫及第一绝缘层。衬底基板,包括显示区和位于显示区至少一侧的邦定区;多个子像素,位于显示区中;多条数据线,位于显示区中,配置为向多个子像素提供数据信号;多条数据引线,位于邦定区中且与多条数据线电连接;至少一组接触垫,位于邦定区,至少一组接触垫包括多个接触垫,多个接触垫中的至少一个包括第一接触垫金属层和第二接触垫金属层,第一接触垫金属层位于多条数据引线远离衬底基板一侧且与多条数据引线中的一条电连接,第二接触垫金属层位于第一接触垫金属层远离衬底基板的一侧且与第一接触垫金属层电连接,第二接触垫金属层覆盖第一接触垫金属层的边缘第一绝缘层,位于邦定区,第一绝缘层位于多个接触垫之间的间隙并覆盖多个接触垫的边缘,且被配置为露出多个接触垫的背离衬底基板的表面。
上述显示基板中,位于显示基板的邦定区的第一绝缘层位于多个接触垫之间的间隙并覆盖多个接触垫的边缘,从而在显示基板的制备工艺过程中,第一绝缘层可以保护接触垫中的金属层的边缘,避免后续例如形成转接金属层等时使用的刻蚀液刻蚀裸露的接触垫中的金属层,防止悬空部分的钛金属的剥离现象,由此提高显示基板的产品良率和可靠性。
下面,结合附图对根据本公开实施例提供的显示基板及其制备方法、显示装置进行说明。
需要说明的是,在本公开的各个附图中,为了清楚描述,基于显示基板的衬底基板建立空间直角坐标系,并以此对显示基板中的各个结构的位置进行说明。在该空间直角坐标系中,X轴和Y轴平行于衬底基板所在平面,Z轴垂直于衬底基板所在平面。
本公开至少一实施例提供一种显示基板,图2A为本公开实施例提供的一种显示基板的平面示意图。图2B为本公开一实施例提供的一种显示基板的邦定区的平面示意图。显示基板例如用于有机发光二极管(OLED)显示装置或量子点发光二极管(QLED)显示装置。
例如,如图2A及图2B所示,显示基板100包括衬底基板1000,衬底基板1000包括显示区1100和围绕显示区1100的周边区,该周边区包括至少一个邦定区1200。图中示出了四个邦定区,但是本公开的实施例不限于此。显示区1100包括像素阵列以及为像素阵列提供控制信号、数据信号、电压信号等的扫描线(栅线)、数据线、电源线、检测线等。
在该实施例中,显示区1100包括多个子像素以及多条数据线1101,多条数据线1101包括沿第一方向(图中X轴方向)延伸的信号线1102(例如栅线G)和沿第二方向(图中Y轴方向)延伸的信号线1103(例如数据线D。显示基板包括位于邦定区1200中的多条引线1220(即,数据引线)。这些信号线延伸或走线到位于显示区1100至少一侧的邦定区,例如,信号线1103与对应的引线电连接,由此可以与邦定区的驱动芯片、柔性电路板等电连接。
例如,邦定区1200位于显示区1100的一侧,用于通过邦定工艺将外部电路与显示基板电连接。例如,外部电路可以包括安装芯片的柔性电路板(例如,Chip On Film,简称COF),该柔性电路板上设置控制芯片或驱动芯片等。该邦定区也可以用于直接与芯片电连接。显示基板100还可以包括至少一组接触垫,至少一组接触垫包括多个接触垫1210,多个接触垫1210设置在邦定区1200上。多条引线1220与多个接触垫1210一一对应电连接。引线1220的一端部延伸至显示区1100与显示区1100中的信号线(例如数据线)电连接,引线1220的另一端部延伸至邦定区1200与接触垫1210电连接。引线1220例如与显示区1100中的信号线同层形成,由此可以一体形成,或者形成在不同层,由此需要通过二者之间的绝缘层中的过孔彼此电连接。
例如,如图2B所示,在每个邦定区1200中,至少一组接触垫包括多个接触垫1210。多个接触垫还可以被分为第一接触垫1210和第二组接触垫1210’。第二组接触垫1210’位于第一组接触垫1210靠近显示区1100的一侧,多条引线1220中至少一条与第一组接触垫1210和第二组接触垫1210’连接。多个接触垫1210在显示区1100面向邦定区1200的侧边的方向上排布,可以为单行或多行,例如,排布两行,即L1行(即,第一行)和L2行(即,第二行),其中L2行位于L1行与显示区之间。如上所述,本公开实施例不以接触垫的行数为限。同一行中多个接触垫1210之间存在间隔,不同行的多个接触垫1210之间也存在间隔。如图所示,截线M1-N1穿过位于L1行的接触垫1211和接触垫1212,截线M2-N2穿过位于L2行的接触垫1213和接触垫1214,截线M3-N3穿过位于L1行的接触垫1212和位于L2行的接触垫1214。
例如,显示基板还包括第一绝缘层,第一绝缘层的至少部分位于第一组接触垫相邻的接触垫之间的间隙中。例如,第一绝缘层的至少部分位于第二组接触垫中相邻的接触垫之间的间隙中。又例如,第一绝缘层的至少部分位于第一组接触垫中相邻的接触垫之间的间隙中和位于第二组接触垫中相邻的接触垫之间的间隙中。
例如,在本公开的一些示例中,第一绝缘层相对于衬底基板的表面的高度不大于接触垫的相对于衬底基板的表面的高度。如图2B所示,显示基板还可以包括第一绝缘层1230,设置在邦定区1200上。第一绝缘层1230覆盖多个接触垫1210的至少部分边缘。接触垫1210包括至少一个接触垫金属层,例如多个接触垫金属层。接触垫1210的至少一个接触垫金属层的顶层金属层被露出以用于实现电连接。
图3A为图2B所示显示基板沿M1-N1的截面示意图。图3B为图2B所示显示基板沿M2-N2的截面示意图。图3C为图2B所示显示基板沿M3-N3的截面示意图。如图3A、图3B及图3C所示,接触垫1210的至少一个接触垫金属层可以包括第一接触垫金属层1215及第二接触垫金属层1217,第二接触垫金属层1217层叠在第一接触垫金属层1215远离衬底基板1000一侧。该结构中,接触垫的顶层金属层为第二接触垫金属层1217。第一绝缘层1230包括对应于每个接触垫1210之间的间隙,由此被配置为露出接触垫1210的背离衬底基板1000的表面。邦定区1200中接触垫1210之外的区域被第一绝缘层1230所覆盖,该区域包括但不限于同一行接触垫之间的间隙以及不同行接触垫之间的间隙。从而,在显示基板的制备工艺过程中,第一绝缘层可以保护接触垫的边缘,避免后续构图工艺中的刻蚀液刻蚀裸露的接触垫的边缘,进而提高显示基板的产品良率和可靠性。
例如,衬底基板1000可以为玻璃板、石英板、金属板或树脂类板件等。例如,衬底基板的材料可以包括有机材料,例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料,衬底基板1000可以为柔性基板或非柔性基板,本公开的实施例对此不作限制。
若第一绝缘层的厚度较大,则第一绝缘层的相对于衬底基板的表面与接触垫的表面之间具有较大的段差,在邦定区对外部电路进行邦定工艺时,容易造成外部电路与邦定区的接触垫接触不良。尤其是对于柔性触控显示装置,由于其邦定区的接触垫的金属层叠层较厚,对外部电路进行邦定工艺时,在接触垫的顶层金属层上的凹槽处更容易造成外部电路与邦定区的接触垫接触不良,进一步影响显示装置的产品良率。因此,在该实施例的至少一个示例中,为了避免邦定区的接触不良现象,进一步对接触垫的厚度进行控制。
在本实施例中,接触垫的边缘包括接触垫沿周向的边缘,即,沿任一方向的截线穿过接触垫所得到的截面图中,接触垫的边缘都被第一绝缘层覆盖。
例如,如图3A、图3B及图3C所示,第一绝缘层1230覆盖第二接触垫金属层1217的边缘。第二接触垫金属层1217位于第一接触垫金属层1215上且覆盖第一接触金属层1215的边缘,以避免第一接触垫金属层1215被暴露而被后续的构图工艺中的刻蚀液腐蚀,同时第二接触垫金属层1217能够形成台阶,增大第一绝缘层1230与第二接触垫金属层1217的接触面积,防止剥离。第一绝缘层1230相对于衬底基板1000的表面的高度H1,即第一绝缘层1230的表面至衬底基板1000的表面的垂直距离,不大于接触垫1210的第二接触垫金属层1217的表面至衬底基板1000的表面的距离H2。限定第一绝缘层1230的高度,即第一绝缘层1230的厚度,可以改善邦定区的接触不良现象,提高产品良率。此外,第二绝缘层1250设置在第一接触垫金属层1215与第二接触垫金属层1217之间。并且第二绝缘层1250覆盖第一接触垫金属层1215的边缘,以防止第一接触垫金属层2215的边缘被后续的构图工艺中的刻蚀液腐蚀。
在至少一个示例中,相比于第一接触垫金属层1215的边缘,第二接触垫金属层1217在第二绝缘层1250上进一步向外延伸,覆盖了第一接触垫金属层1215的边缘,也即,在衬底基板1000的表面上,第二接触垫金属层1217的正投影覆盖了第一接触垫金属层1215的正投影。这样的结构可以降低接触垫边缘的段差,有利于第一绝缘层1230覆盖第二接触垫金属层1217的边缘。
如图3A、图3B及图3C所示,第一绝缘层1230相对于衬底基板1000的表面的高度H1,即第一绝缘层1230的表面至衬底基板1000的表面的垂直距离,不大于接触垫1210的表面至衬底基板1000的表面的距离H2。需要说明的是,在如图所示的示例中,接触垫1210的表面为第二接触垫金属1217的距离衬底基板1000最远的表面。控制第一绝缘层1230的高度,即第一绝缘层1230的厚度,可以改善邦定区的接触不良现象,提高产品良率。
例如,继续如图3A、图3B及图3C所示,显示基板100的多条引线1220分别位于对应的接触垫1210下方。显示基板100还包括位于衬底基板1000上的邦定区缓冲层1241,及位于邦定区缓冲层1241远离衬底基板1000一侧的邦定区第一栅绝缘层1242。引线1220位于邦定区第一栅绝缘层1242上。引线1220的一端与接触垫1210电连接。例如,L1行的接触垫1211、接触垫1212及L2行的接触垫1213、接触垫1214分别与多条引线1220中的其中一条电连接,并且在该示例中,多条引线1220位于同一层中,因此,多条引线1220可以在同一构图工艺中制备。
例如,在其他示例中,多条引线1220也可以位于不同层中,例如用于L1行的接触垫1210的引线位于更靠近衬底基板的一层,而用于L2行的接触垫1210的引线位于相对更远离衬底基板的一层(但仍然在接触垫和衬底基板之间)。因此,同一层中的多条引线1220之间的间距得以加大,降低了引线的之间干扰以及短路的风险,有利于形成高像素分辨率的显示装置。而且,同一层中的多条引线1220可以在同一构图工艺中制备。例如,显示基板100还可以包括位于邦定区的邦定区第二栅绝缘层1243以及邦定区层间绝缘层1244,邦定区层间绝缘层1244位于至少一条引线1220远离衬底基板1000的一侧。接触垫1210设置在邦定区层间绝缘层1244上。邦定区层间绝缘层1244位于邦定区中,并且位于多个接触垫1210和第一绝缘层1230与所述衬底基板1000之间。邦定区第二栅绝缘层1243位于邦定区第一栅绝缘层1242及邦定区层间绝缘层1244之间,与邦定区层间绝缘层1244层叠。邦定区第二栅绝缘层1243包括第一接触垫过孔1216,邦定区层间绝缘层1244包括第二接触垫过孔1219,多条引线1220中至少一条通过所述第一接触垫过孔1216及所述第二接触垫过孔1219与所述接触垫电连接。连接L1行的接触垫1210的引线1220在邦定区延伸经过L2行的接触垫的间隙,然后再延伸到显示区1100,从而使得接触垫1210具有更大的排列空间并且可以避免与连接L2行的接触垫1210’的引线1220相互干扰或短路。
如图3C所示,邦定区第二栅绝缘层1243包括多个第一接触垫过孔1216,邦定区层间绝缘层1244包括多个第二接触垫过孔1219,图3C中示出沿截线M3-N3接触垫1212及接触垫1214中包括3个第一接触垫过孔1216以及3个第二接触垫过孔1219。在本公开的其它示例中,第一接触垫过孔1216及第二接触垫过孔1219的数量也可以为多个,例如,2个或4个,本公开不以第一接触垫过孔1216及第二接触垫过孔1219的数量为限。
在其他示例中,多条引线1220也可以位于不同层中,例如用于L1行的接触垫1210的引线位于更靠近衬底基板的一层,而用于L2行的接触垫1210的引线位于相对更远离衬底基板的一层(但仍然在接触垫和衬底基板之间)。因此,同一层中的多条引线1220之间的间距得以加大,降低了引线的之间干扰以及短路的风险,有利于形成高像素分辨率的显示装置。而且,同一层中的多条引线1220可以在同一构图工艺中制备;不同层中的多条引线1220可以在不同构图工艺中制备。
例如,第一绝缘层1230的材料可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料,或者可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。本公开的实施例对第一绝缘层的材料不做具体限定。引线的材料可以包括金属材料或者合金材料,例如钼、铝及钛等形成的金属单层或多层结构。第一接触垫金属层的材料可以包括金属材料或者合金材料,例如由钼、铝及钛等形成的金属单层或多层结构。
例如,在本公开的一些示例中,显示基板的显示区的像素阵列中每个像素单元的子像素包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件。第一平坦化层在像素驱动电路远离衬底基板的一侧以提供第一平坦化表面且包括第一过孔,第一转接电极在第一平坦化表面上,且通过第一过孔与像素驱动电路电连接,第二平坦化层在第一转接电极远离衬底基板的一侧以提供第二平坦化表面且包括第二过孔,发光元件在第二平坦化表面上且通过第二过孔与第一转接电极电连接,所第一绝缘层与第二平坦化层同层设置。
例如,像素驱动电路可以包括薄膜晶体管、存储电容等,可以实现为各种不同类型,例如为2T1C型(即包括两个薄膜晶体管和一个存储电容),还可以在2T1C型的基础上进一步包括更多的晶体管和/或电容以具有补偿、复位、发光控制、检测等功能,本公开的实施例对于像素驱动电路不作限制。例如,在一些实施例中,与发光元件直接电连接的薄膜晶体管可以为驱动晶体管或发光控制晶体管等。
在本公开的实施例中,“同层设置”为两个功能层(例如第一绝缘层与第二平坦化层)在显示基板的层级结构中同层且同材料形成,即在制备工艺中,该两个结构层可以由同一个材料层形成,且可以通过同一构图工艺形成所需要的图案和结构,例如可以在先形成该材料层后,由该材料层经过构图工艺形成。
例如,在本公开的一些示例中,图4为本公开一实施例提供的图2B所示显示基板的显示区的截面示意图。显示基板的显示区的像素阵列中每个像素单元的子像素110用于实现发光驱动、控制。该子像素110包括像素驱动电路1120、第一平坦化层1130、第一转接电极1180、第二平坦化层1190及发光元件1140。
例如,该子像素还包括位于衬底基板1000上的缓冲层1121,像素驱动电路1120包括位于显示区缓冲层1121上的有源层1122、位于有源层1122远离衬底基板1000一侧的显示区第一栅绝缘层1128、位于显示区第一栅绝缘层1128上的栅极11211,位于栅极11211远离衬底基板1000一侧的显示区第二栅绝缘层1129,位于显示区第二栅绝缘层1129上的显示区层间绝缘层11210以及位于显示区层间绝缘层11210上的源极1125及漏极1126。栅极11211可以与邦定区1200中的引线1220同层设置。因此,栅极11211和引线1220可以在制备工艺中同层形成,例如采用同一材料层通过构图工艺形成。显示区中的显示区缓冲层1121与邦定区中的邦定区缓冲层1241同层设置,显示区缓冲层1121与邦定区缓冲层1241可以在制备工艺中同层形成。显示区中的显示区第一栅绝缘层1128与邦定区中的邦定区第一栅绝缘层1242同层设置,显示区中的显示区第二栅绝缘层1129与邦定区中的邦定区第二栅绝缘层1243同层设置,显示区中的显示区层间绝缘层11211与邦定区层间绝缘层1244同层设置。显示区缓冲层1121作为过渡层,其即可以防止衬底基板中的有害物质侵入显示基板的内部,又可以增加显示基板中的膜层在衬底基板1000上的附着力。
例如,显示区缓冲层1121的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。显示区层间绝缘层11210、显示区第二栅绝缘层1129及显示区第一栅绝缘层1128中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。显示区层间绝缘层11210、显示区第二栅绝缘层1129及显示区第一栅绝缘层1128的材料可以相同也可以不相同。
例如,在本公开上述实施例一些示例中,如图5B所示,有源层1122可以包括源极区1123和漏极区1124,以及包括位于源极区1123和漏极区1124之间的沟道区。显示区层间绝缘层11210、显示区第二栅绝缘层1129及显示区第一栅绝缘层1128具有过孔,以暴露源极区1123和漏极区1124。源极1125及漏极1126分别通过过孔与源极区1123和漏极区1124电连接。栅极11211在垂直于衬底基板1000的方向上与有源层1122中位于源极区1123和漏极区1124之间的沟道区重叠。第一平坦化层1130位于源极1125及漏极1126的上方,用于平坦化像素驱动电路远离衬底基板一侧的表面。第一平坦化层1130中形成第一过孔1131,以暴露源极1125或漏极1126(图中示出的情况)。在像素驱动电路1120和第一平坦化层1130之间形成钝化层11110且钝化层11110包括钝化层过孔11111。钝化层可以保护像素驱动电路的源极和漏极不被水汽腐蚀。第一平坦化层1130上形成第一转接电极1180。第一转接电极1180通过第一过孔1131以及钝化层过孔11111与漏极1126电连接,该第一转接电极可以避免直接在第一平坦化层和第二平坦化层中形成孔径比较大的直通过孔,从而改善过孔电连接的质量,同时第一转接电极还可以与其他信号线(例如电源线等)等同层形成,由此不会导致工艺步骤增加。第一转接电极1180与接触垫1210的第二接触垫金属层1217同层设置,因此,第一转接电极1180与第二接触垫金属层1217可以在制备工艺中同层形成,例如采用同一材料层通过构图工艺形成,从而简化制备工艺。
例如,第一转接电极1180的材料可以包括金属材料或者合金材料,例如钼、铝及钛等形成的金属单层或多层结构。
例如,有源层1122的材料可以包括多晶硅或氧化物半导体(例如,氧化铟镓锌)。栅极11211的材料可以包括金属材料或者合金材料,例如钼、铝及钛等形成的金属单层或多层结构,例如,该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti)。源极1125及漏极1126的材料可以包括金属材料或者合金材料,例如由钼、铝及钛等形成的金属单层或多层结构,例如,该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti)。本公开的实施例对各功能层的材料不做具体限定。
例如,钝化层的材料可以包括有机绝缘材料或无机绝缘材料,例如,氮化硅材料,由于其具有较高的介电常数且具有很好的疏水功能,能够很好的保护像素驱动电路不被水汽腐蚀。
例如,在本公开的一些示例中,如图4所示,像素驱动电路1120还可以包括第一显示金属层1127,第一显示区金属层1127与第一接触垫金属层1215同层设置。第一显示金属层1127包括像素驱动电路中上述薄膜晶体管的源极1125和漏极1126。源极1125和漏极1126与第一接触垫金属层1215同层设置。因此,源极1125和漏极1126与第一接触垫金属层1215可以在制备工艺中同层形成,例如采用同一材料层通过构图工艺形成,从而简化制备工艺,减少产品的制备成本。
例如,在本公开的一些示例中,如图4所示,第二平坦化层1190设置在第一转接电极1180远离衬底基板1000的一侧,用以在第一转接电极1180远离衬底基板1000一侧提供平坦化表面。并且,在第二平坦化层1190中形成第二过孔1191。第二平坦化层1190与邦定区1200中的第一绝缘层1230同层形成,因此第二平坦化层1190与第一绝缘层1230可以在制备工艺中同层形成,例如采用同一材料层通过构图工艺形成,从而简化制备工艺。
例如,在第二平坦化层上形成发光元件1140,即发光元件1140设置在第二平坦化层1190远离衬底基板一侧。发光元件1140包括第一电极1141、发光层1142及第二电极1143。发光元件的第一电极1141通过第二平坦化层1140中的第二过孔1191与第一转接电极1180电连接。第一电极1141上形成像素限定层1144,像素限定层1144包括多个开口,以限定多个像素单元。多个开口的每个暴露对应的第一电极1141;之后,发光层1142设置在像素限定层1144的多个开口中,第二电极1143设置在像素限定层1144以及发光层1142上,例如该第二电极1143可以设置在部分或整个显示区域中,从而在制备工艺中可以整面形成。
例如,第二平坦化层1190的材料可以包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料,也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料,本公开的实施例对此不做限定。
例如,第一电极1141可以包括反射层,第二电极1143可以包括透明层或半透明层。由此,第一电极1141可以反射从发光层1142发射的光,该部分光通过第二电极1143发射到外界环境中,从而可以提供光出射率。当第二电极1143包括半透射层时,由第一电极1141反射的一些光通过第二电极1143再次反射,因此第一电极1141和第二电极1143形成共振结构,从而可以改善光出射效率。
例如,第一电极1141的材料可以包括至少一种透明导电氧化物材料,包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等。此外,第一电极1141可以包括具有高反射率的金属作为反射层,诸如银(Ag)。
例如,对于OLED,发光层1142可以包括小分子有机材料或聚合物分子有机材料,可以为荧光发光材料或磷光发光材料,可以发红光、绿光、蓝光,或可以发白光;并且,根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED,发光层可以包括量子点材料,例如,硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等,量子点的粒径为2-20nm。
例如,第二电极1143可以包括各种导电材料。例如,第二电极1143可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如,像素限定层1144的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料,或者包括氧化硅、氮化硅等无机绝缘材料,本公开的实施例对此不做限定。
此外,显示基板还包括存储电容器1160,存储电容器1160可以包括第一电容电极1161和第二电容电极1162。第一电容电极1161设置在显示区第一栅绝缘层1128与显示区第二栅绝缘层1129之间,第二电容电极1162设置在显示区第二栅绝缘层1129与显示区层间绝缘层11210之间。第一电容电极1161和第二电容电极1162叠置,在垂直于衬底基板1000的方向上至少部分重叠。第一电容电极1161和第二电容电极1162使用显示区第二栅绝缘层1129作为介电材料来形成存储电容器。第一存储电容电极1161与像素驱动电路1120中的栅极11211、邦定区1200中的引线1220同层设置。同样地,如上所述,在上述示例的变型中,存储电容器1160的第一电容电极和第二电容电极还可以位于其他层中,从而得到不同结构的子像素。
在另一示例中,作为图4所示示例的变型,存储电容器的第一电容电极仍然与栅极11211同层设置,而存储电容器的第二电容电极与薄膜晶体管中的源极1125和漏极1126同层设置(即也位于第一显示金属层1127中),由此第一电容电极和第二电容电极使用显示区第二栅绝缘层1129以及显示区层间绝缘层11210的叠层来作为介电材料来形成存储电容器。
在再一示例中,作为图4所示示例的变型,存储电容器的第一电容电极不再与栅极11211同层设置,而是位于在显示区第二栅绝缘层1129与显示区层间绝缘层11210之间,而存储电容器的第二电容电极与薄膜晶体管中的源极1125和漏极1126同层设置(即也位于第一显示金属层1127中),由此第一电容电极和第二电容电极使用显示区层间绝缘层11210来作为介电材料来形成存储电容器。
例如,在本公开的一些示例中,如图4所示,显示基板还可以包括设置在发光元件1140上的封装层1150。封装层1150将发光元件1140密封,从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件1140的劣化。封装层1150可以为单层结构,也可以为复合层结构,该复合层结构包括无机层和有机层堆叠的结构,例如,封装层1150可以包括依次设置的第一无机封装层1151、第一有机封装层1152、第二无机封装层1153。封装层1150可以延伸至邦定区,在上述示例中,该封装层未覆盖接触垫。
例如,该封装层的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高,可以防止水、氧等的侵入;有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等,例如高分子树脂等以对显示基板的表面进行平坦化处理,并且可以缓解第一无机封装层和第二无机封装层的应力,还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
例如,在本公开的一些示例中,图5A为本公开另一实施例提供的图2B所示显示基板沿M1-N1的截面示意图。
图5A中示出的邦定区的结构与图3A中出的邦定区的结构相比,在显示基板的邦定区1200中去除第二绝缘层1250。第二接触垫金属层1217直接覆盖第一接触金属层1215的边缘,可以减少接触垫1210的膜层的厚度,进而减少膜层的段差,从而进一步改善邦定区的接触不良现象。
例如,在本公开的一些示例中,图5B为本公开另一实施例提供的图2B所示显示基板的显示区的截面示意图。
图5B中示出的显示基板的结构与图4中示出的显示基板的结构相比,在显示基板的显示区的子像素(110)中去除钝化层11110。
例如,本公开的一些示例中,显示基板还包括邦定区第三绝缘层,该邦定区第三绝缘层位于邦定区中,并且设置在第一绝缘层和接触垫远离衬底基板的一侧以覆盖第一绝缘层及接触垫,邦定区第三绝缘层具有第三接触垫过孔以露出接触垫的表面。
例如,在本公开的一些示例中,显示基板还包括辅助导电层。该辅助导电层位于邦定区中,且设置在邦定区第三绝缘层远离衬底基板的一侧,辅助导电层包括位于邦定区中的第二转接电极图案,其中,第二转接电极图案通过第三接触垫过孔与接触垫电连接。
例如,图6为本公开一实施例提供的再一种显示基板的邦定区的平面示意图。图7A为本公开一实施例提供的图6所示显示基板沿M4-N4的截面示意图。
例如,该显示基板包括衬底基板2000,衬底基板2000包括显示区和围绕显示区的周边区,该周边区包括至少一个邦定区。同样地,显示区包括像素阵列以及为像素阵列提供控制信号、数据信号、电压信号等的扫描线(栅线)、数据线、电源线、检测线等。
如图6所示及图7A所示,显示基板还可以包括多条引线2220及至少一组接触垫。至少一组接触垫包括多个接触垫2210。多个接触垫还可以被分第一接触垫2210和第二组接触垫2210’。第二组接触垫2210’位于第一组接触垫2210靠近显示区1100的一侧。显示基板还包括位于衬底基板2000上的邦定区缓冲层2241,及位于邦定区缓冲层2241远离衬底基板2000一侧的邦定区第一栅绝缘层2242。引线2220位于邦定区第一栅绝缘层2242上。多条引线2220与多个接触垫2210一一对应电连接。引线2220的一端部延伸至显示区与显示区上的信号线(例如数据线)电连接,引线2210的另一端部延伸至邦定区2200与接触垫2210电连接。多个接触垫2210排布为单行或多行,例如,在图中所示的示例中,接触垫排布为,例如,两行,即L3行(第一行)和L4行(第二行),L4行位于L3行和显示区之间。同一行中的多个接触垫2210之间存在间隔,不同行的多个接触垫2210之间也存在间隔,截线M4-N4穿过位于L3行的接触垫2211和接触垫2212。
同样地,在其他示例中,多条引线2220也可以位于不同层中,例如用于L3行的接触垫2210的引线位于更靠近衬底基板的一层,而用于L4行的接触垫2210的引线位于相对更远离衬底基板的一层(但仍然在接触垫和衬底基板之间)。因此,同一层中的多条引线2220之间的间距得以加大,降低了引线的之间干扰以及短路的风险,有利于形成高像素分辨率的显示装置。而且,同一层中的多条引线2220可以在同一构图工艺中制备。
该显示基板还可以包括第一绝缘层2230及邦定区第三绝缘层2260,设置在邦定区2200上。第一绝缘层2230覆盖多个接触垫2210的至少部分边缘。接触垫2210包括至少一个接触垫金属层,例如多个接触垫金属层。在图示的示例中,接触垫2210的至少一个接触垫金属层可以包括第一接触垫金属层2215及第二接触垫金属层2217,第二接触垫金属层2217层叠在第一接触垫金属层2215远离衬底基板2000一侧。邦定区第三绝缘层2260覆盖第一绝缘层2230及多个接触垫2210。从而在显示基板的制备工艺过程中,第一绝缘层可以保护接触垫的边缘,避免刻蚀液刻蚀裸露的接触垫的边缘,进而提高显示基板的产品良率和可靠性。
例如,如图7A所示,该显示基板还可以包括位于邦定区的至少一层邦定区绝缘层,所述至少一层邦定区绝缘层包括邦定区第二栅绝缘层2243以及邦定区层间绝缘层2244至少之一。邦定区层间绝缘层2244位于邦定区中,并且位于多个接触垫2210和第一绝缘层2230与所述衬底基板2000之间。邦定区第二栅绝缘层2243位于邦定区第一栅绝缘层2242及邦定区层间绝缘层2244之间,与邦定区层间绝缘层2244层叠。邦定区第二栅绝缘层2243包括第一接触垫过孔2216,邦定区层间绝缘层2244包括第二接触垫过孔2219,多条引线2220中至少一条通过所述第一接触垫过孔2216及所述第二接触垫过孔2219与所述接触垫电连接。连接L3行的接触垫2210的引线2220在邦定区延伸经过L4行的接触垫的间隙,然后再延伸到显示区,从而使得接触垫2210具有更大的排列空间并且可以避免与连接L3行的接触垫2210的引线2220相互干扰或短路。
例如,如图7A所示,第二接触垫金属层2217形成在第一接触垫金属层2215上且覆盖第一接触垫金属层2215的边缘,以避免第一接触垫金属层2215被暴露而被后续的构图工艺中的刻蚀液腐蚀。第一绝缘层2230覆盖接触垫2210的第二接触垫金属层2217的至少部分边缘。第一绝缘层2230相对于衬底基板2000的表面的高度,即第一绝缘层2230的表面至衬底基板2000的表面的垂直距离,不大于接触垫2210的第二接触垫金属层2217的表面至衬底基板2000的表面的距离。限定第一绝缘层2230的高度,即第一绝缘层2230的厚度,可以改善邦定区的接触不良现象,提高产品良率。此外,第二接触垫金属层2217直接覆盖第一接触金属层2215的边缘,可以减少接触垫2210的膜层的厚度,进而减少膜层的段差,从而进一步改善邦定区的接触不良现象。
例如,如图7A所示,显示基板还可以包括辅助导电层。该辅助导电层位于邦定区及显示区中且设置在邦定区第三绝缘层2260上。该辅助导电层包括位于邦定区中的第二转接电极图案2270。第二转接电极图案2270实现为与外部电路进行邦定工艺。邦定区第三绝缘层2260中形成第三接触垫过孔2218。第二转接电极图案2270通过第三接触垫过孔2218与接触垫电连接,以传递电信号。第一绝缘层2230被配置为露出接触垫2210的背离衬底基板2000的表面。即,邦定区2200中接触垫2210之外的区域被第一绝缘层2230所覆盖,该区域包括但不限于同一行接触垫之间的间隙以及不同行接触垫之间的间隙。
例如,在本公开的一些示例中,第二转接电极图案2270相对于衬底基板2000的表面的高度不大于邦定区第三绝缘层2260相对于衬底基板2000的表面的高度,以避免邦定区的接触不良现象。
例如,在本公开的一些示例中,图7B为本公开一实施例提供的图6所示显示基板的显示区的截面示意图。如图7B所示,显示基板的显示区的像素阵列中每个像素单元的子像素210可以包括像素驱动电路2120、第一平坦化层2130、第一转接电极2180、第二平坦化层2190及发光元件2140。
该子像素还包括位于衬底基板2000上的缓冲层2121,像素驱动电路2120包括位于显示区缓冲层2121上的有源层2122、位于有源层2122远离衬底基板2000一侧的显示区第一栅绝缘层2128、位于显示区第一栅绝缘层2128上的栅极21211,位于栅极21211远离衬底基板2000一侧的显示区第二栅绝缘层2129,位于显示区第二栅绝缘层2129上的显示区层间绝缘层21210以及位于显示区层间绝缘层21210上的源极2125及漏极2126。栅极21211可以与邦定区2200中的引线2220同层设置。显示区中的显示区缓冲层2121与邦定区中的邦定区缓冲层2241同层设置,显示区缓冲层2121与邦定区缓冲层2241可以在制备工艺中同层形成。显示区中的显示区第一栅绝缘层2128与邦定区中的邦定区第一栅绝缘层2242同层设置,显示区中显示区第二栅绝缘层2129与邦定区第二栅绝缘层2243同层设置,显示区中显示区层间绝缘层21210与邦定区层间绝缘层2244同层设置。显示区缓冲层2121作为过渡层,其即可以防止衬底基板中的有害物质侵入显示基板的内部,又可以增加显示基板中的膜层在衬底基板2000上的附着力。
例如,在本公开的一些示例中,如图7B所示,有源层2122包括源极区2123和漏极区2124,以及位于源极区2123和漏极区2124之间的沟道区。显示区层间绝缘层21210、显示区第二栅绝缘层2129及显示区第一栅绝缘层2128具有过孔,以暴露源极区2123和漏极区2124。源极2125及漏极2126分别通过过孔与源极区2123和漏极区2124电连接。栅极21211在垂直于衬底基板2000的方向上与有源层2122中位于源极区2123和漏极区2124之间的沟道区重叠。第一平坦化层2130位于源极2125及漏极2126的上方,并且在第一平坦化层2130中形成第一过孔2131,以暴露源极2125或漏极2126(图中示出的情况),第一平坦化层2130上形成第一转接电极2180。第一转接电极2180通过第一过孔2131与漏极2126电连接。该第一转接电极可以避免直接在第一平坦化层和第二平坦化层中形成孔径比较大的直通过孔,从而改善过孔电连接的质量,同时第一转接电极还可以与其他信号线(例如电源线等)等同层形成,由此不会导致工艺步骤增加。第一转接电极2180与第二接触垫金属层2217同层设置。
例如,在本公开的一些示例中,如图7B所示,像素驱动电路2120还可以包括第一显示金属层2127,第一显示区金属层2127与第一接触垫金属层2215同层设置。第一显示金属层2127包括像素驱动电路中上述薄膜晶体管的源极2125和漏极2126。源极2125和漏极2126与第一接触垫金属层2215同层设置。因此,源极2125和漏极2126与第一接触垫金属层2215可以在制备工艺中同层形成,例如采用同一材料层通过构图工艺形成,从而简化制备工艺,减少产品的制备成本。
例如,在本公开的一些实施例中,如图7B所示,第二平坦化层2190设置在第一转接电极2180远离衬底基板2000的一侧,用在第一转接电极2180远离衬底基板2000一侧以提供平坦化表面。并且,在第二平坦化层2190中形成第二过孔2191。第二平坦化层2190与邦定区2200中的第一绝缘层2230同层形成。在第二平坦化层2190上形成发光元件2140,即发光元件2140设置在第二平坦化层2190远离衬底基板一侧。发光元件2140包括第一电极2141、发光层2142及第二电极2143。第一电极2141上形成像素限定层2144,像素限定层2144包括多个开口,以限定多个像素单元。多个开口的每个暴露第一电极2141,发光层2142设置在像素限定层2144的多个开口中。第二电极2143例如可以设置在部分或整个显示区域中,从而在制备工艺中可以整面形成。发光元件的第一电极2141通过第二平坦化层2140中的第二过孔2191与第一转接电极2180电连接。
例如,显示基板还包括存储电容器2160,存储电容器2160可以包括第一电容电极2161和第二电容电极2162。第一电容电极2161设置在显示区第一栅绝缘层2128与显示区第二栅绝缘层2129之间,第二电容电极2162设置在显示区第二栅绝缘层2129与显示区层间绝缘层21210之间。第一电容电极2161和第二电容电极2162叠置,在垂直于衬底基板2000的方向上至少部分重叠。第一电容电极2161和第二电容电极2162使用栅绝缘层2129作为介电材料来形成存储电容器。第一存储电容电极2161与像素驱动电2120中的栅极21211、邦定区2200中的引线2220同层设置。同样地,如上所述,在上述示例的变型中,存储电容器2160的第一电容电极和第二电容电极还可以位于其他层中,从而得到不同结构的子像素。
例如,在本公开的一些示例中,如图4所示,显示基板还可以包括设置在发光元件2140上的封装层2150。封装层2150将发光元件2140密封,从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件2140的劣化。封装层2150可以为单层结构,也可以为复合层结构,该复合层结构包括无机层和有机层堆叠的结构,例如,封装层2150可以包括依次设置的第一无机封装层2151、第一有机封装层2152、第二无机封装层2153。封装层2150可以延伸至邦定区,在上述示例中,该封装层未覆盖接触垫。
例如,在本公开一些示例中,如图7B所示,显示基板还包括位于显示区的显示区第三绝缘层21120。显示区第三绝缘层21120设置在封装层2150上,以覆盖封装层2150。显示区第三绝缘层21120与邦定区第三绝缘层2260同层设置。显示基板还可以包括位于显示区中的辅助电极层21130。辅助电极层21130设置在显示区第三绝缘层21120上,该辅助电极层21130可以用于其他辅助功能,例如触控功能。辅助电极层21130在一个子像素的区域上具有开口。显示区第三绝缘层21120的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料,或者包括氧化硅、氮化硅等无机绝缘材料,本公开的实施例对此不做限定。
例如,用于实现触控功能的辅助电极层可以用于实现电容型触控结构,该电容型触控结构为自电容型或互电容型。自电容型触控结构包括多个阵列排布(在同一层)的自电容电极,每个自电容电极通过触控引线与触控处理电路(触控芯片)电连接。通过检测在触控时由于例如手指靠近而导致自电容电极的电容变化而实现位置检测。互电容型触控结构包括多条沿第一方向延伸的第一触控信号线和多条沿第二方向延伸的第二触控信号线,第一触控信号线和第二触控信号线均通过触控引线与触控处理电路(触控芯片)电连接。第一方向和第二方向彼此交叉并且形成开口,由此在第一触控信号线和第二触控信号线交叉位置处形成触控电容,通过检测在触控时由于例如手指靠近而导致该触控电容的变化而实现位置检测。本公开的实施例以互电容型触控结构为例进行说明。
如图所示,该互电容型触控结构包括相互交叉且同层设置的激励电极以及感应电极,以实现显示基板的触控功能。例如,感应电极包括多个分段,而激励电极为连续的,在激励电极和感应电极彼此交叉的位置,提供与感应电极及激励电极位于不同层的桥接电极,以将感应电极的两个相邻的分段彼此电连接。通过设置感应电极及激励电极可以提高显示基板触控的灵敏度。
例如,形成辅助电极层21130的材料可以包括氧化锢锡(ITO),并且由此得到透明电极,或者形成辅助电极层21130的材料可以包括金属网格,也可以由此得到透明电极。
需要说明的是,在图7B中所示的显示基板的显示区的结构,与在图4中所示的显示基板的显示区的结构的区别在于:图7B中的显示基板在封装层上设置显示区第三绝缘层21120及辅助电极层21130,而不设置钝化层。基于此,显示基板在图7B中与图4中相同的膜层的结构及膜层所采用的材料等将不再详细赘述。
例如,在本公开的一些示例中,图8A为本公开另一实施例提供的图6所示显示基板沿M4-N4的截面示意图。
图8A中示出的邦定区的结构与图7A中示出的邦定区的结构相比,在显示基板的邦定区2200中增加第二绝缘层2250。第二绝缘层2250在第一接触垫金属2215与第二接触垫金属2217之间。第二绝缘层2250覆盖第一接触垫金属层2215的边缘,以防止第一接触垫金属层2215的边缘在后续的构图工艺中被刻蚀液腐蚀。同时,第一绝缘层2230覆盖第二接触垫金属2217的边缘,以防止第二接触垫金属层2217的边缘在后续的构图工艺中被刻蚀液腐蚀。例如,在接触垫2211与接触垫2212之间的间隙处,第二绝缘层2250位于第一绝缘层2230与邦定区层间绝缘层2244之间。第二绝缘层2250具有第一接触垫过孔2251,第二接触垫金属层2217通过第一接触垫过孔2251与第一接触垫金属层2217电连接。
在至少一个示例中,如图8A所示,相比于第一接触垫金属2215的边缘,第二接触垫金属2217在第二绝缘层2250上进一步向外延伸,覆盖了第一接触垫金属2215的边缘,也即,在衬底基板2000的表面上,第二接触垫金属2217的正投影覆盖了第一接触垫金属2215的正投影。这样的结构可以降低接触垫边缘的段差,有利于第一绝缘层2230覆盖第二接触垫金属2217的边缘。
例如,在本公开的一些示例中,图8B为本公开另一实施例提供的图6所示显示基板的显示区的截面示意图。
图8B中示出的显示基板的结构与图7B中示出的显示基板的结构相比,在显示基板的显示区的子像素(210)中增加钝化层21110。钝化层21110位于像素驱动电路和第一平坦化层2130之间且包括钝化层过孔21111。钝化层可以保护像素驱动电路的源极和漏极不被水汽腐蚀。像素驱动电路和第一转接电极2180还可以通过钝化层过孔21111电连接。第二绝缘层2250与钝化层21110同层设置。
本公开至少一个实施例提供一种显示装置,该显示装置可以包括上述任一实施例的显示基板。
例如,在一些示例中,显示装置还可以包括柔性电路板及控制芯片。例如,柔性电路板邦定到显示基板的邦定区,而控制芯片安装在柔性电路板上,由此与显示区电连接;或者,控制芯片直接邦定到邦定区,由此与显示区电连接。
例如,控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC)等。例如,控制芯片还可以包括存储器,还可以包括电源模块等,且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如,控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件;硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。
例如,本公开至少一个实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开至少一个实施例还提供一种显示基板的制备方法,该方法包括:提供衬底基板,其中,衬底基板包括显示区和位于显示区至少一侧的邦定区;在显示区中形成多个子像素;在显示区中形成多条数据线,多条数据线被配置为向多个子像素提供数据信号;在邦定区中形成多条数据引线,多条数据引线与多条数据线电连接;在邦定区中形成至少一组接触垫,至少一组接触垫包括多个接触垫,多个接触垫中的至少一个形成为包括第一接触垫金属层和第二接触垫金属层,第一接触垫金属层形成为位于多条数据引线远离衬底基板一侧且与多条数据引线中的一条电连接,第二接触垫金属层形成为位于第一接触垫金属层远离衬底基板的一侧且与第一接触垫金属层电连接,第二接触垫金属层覆盖第一接触垫金属层的边缘;在邦定区形成第一绝缘层,第一绝缘层位于多个接触垫之间的间隙并覆盖多个接触垫的边缘,且被配置为露出多个接触垫的背离衬底基板的表面。
在利用上述实施例的制备方法获得的显示基板中,位于显示基板的邦定区的第一绝缘层被配置为露出接触垫的背离衬底基板的表面并且覆盖接触垫的边缘,从而在显示基板的制备工艺过程中,第一绝缘层可以保护接触垫中的金属层的边缘,避免后续的构图工艺中的刻蚀液刻蚀裸露的接触垫的边缘,进而提高显示基板的产品良率和可靠性。
例如,在本公开的一些示例中,形成所述第一绝缘层包括:使得第一绝缘层相对于衬底基板的表面的高度不大于与接触垫的相对于衬底基板的表面的高度。
在不同的实施例中,邦定区中的第一绝缘层可以与显示区中的不同绝缘层同层形成,由此在邦定区得到不同的层叠结构。
例如,在本公开的一些示例中,制备方法还包括:在显示区中形成多个子像素包括:在显示区中形成多个子像素,其中,多个子像素中至少一个包括像素驱动电路、第一平坦化层以及发光元件,在显示区中形成子像素包括:在衬底基板上形成像素驱动电路,在像素驱动电路远离衬底基板的一侧形成第一平坦化层以提供第一平坦化表面且在第一平坦化层中形成第一过孔,在第一平坦化表面上形成第一转接电极,其中,第一转接电极通过第一过孔与像素驱动电路电连接,在第一转接电极远离衬底基板的一侧形成第二平坦化层以提供第二平坦化表面且在第二平坦化层中形成第二过孔,其中,第一绝缘层与第二平坦化层通过同一第二绝缘材料层形成;在第二平坦化表面上形成发光元件,其中,发光元件通过所述第二过孔与第一转接电极电连接。
例如,在本公开的一些示例中,第一绝缘层与第二平坦化层通过同一第一绝缘材料层形成包括:在形成接触垫和所述像素驱动电路之后,在衬底基板上沉积第一绝缘材料层;对第一绝缘材料层进行构图工艺,以使得第一绝缘材料层的位于显示区的部分形成为第二平坦化层且在第二平坦化层中形成所述第二过孔,去除第一绝缘材料层的与接触垫重叠的部分,并且减薄第一绝缘材料层的位于邦定区且位于接触垫边缘的部分以形成第一绝缘层。
例如,在本公开的一些示例中,对第一绝缘材料层进行构图工艺包括:使用灰色调掩模板或半色调掩模板构图工艺对第一绝缘材料层进行构图。
下面,以制备图5B所示的显示基板为例,结合图9A至图9M详细介绍本公开实施例中显示基板的制作方法。
例如,提供衬底基板1000,该衬底基板1000包括显示区和位于显示区周边的周边区,该周边区包括位于显示区至少一侧的至少一个邦定区。例如,在衬底基板1000的显示区中通过沉积方式形成显示区缓冲层1121,同时在邦定区中形成邦定区缓冲层1241。
例如,衬底基板1000可以包括有机材料,例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料,衬底基板1000可以为柔性基板或非柔性基板,本公开的实施例对此不作限制。
显示区缓冲层1121及邦定区缓冲层1241的材料可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如,在显示区缓冲层1121上形成有源层。例如,在衬底基板1000上沉积半导体材料层,然后对半导体材料层进行构图工艺形成有源层1122。有源层1121包括源极区1123和漏极区1124。
例如,有源层1122的半导体材料可以包括多晶硅或氧化物半导体(例如,氧化铟镓锌)等。
例如,在有源层1122形成后,可以通过沉积等方式在有源层1212上形成显示区第一栅绝缘层1128,在邦定区的邦定区缓冲层1241上形成邦定区第一栅绝缘层1242。显示区第一栅绝缘层1128及邦定区第一栅绝缘层1242的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如,如图9A所示,在显示区第一栅绝缘层1128形成后,可以通过构图工艺在显示区的显示区第一栅绝缘层1128上形成栅极11211及第一电容电极1161,并且在邦定区的衬底基板1000上形成多条引线1220。例如,在衬底基板1000上沉积形成第一金属材料层1410,然后对第一金属材料层1410进行构图工艺以形成栅极11211、第一电容电极1161及多条引线1220。第一金属材料层1410可以包括金属材料或者合金材料例如钼、铝及钛等金属材料或其合金,例如,该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
在该步骤中,在一些示例中,可以使用栅极进行作为掩膜,通过对有源层进行掺杂以形成导电的源极区1123及漏极区1124,而在源极区1123及漏极区1124之间的沟道区由于栅极的遮挡作用而未掺杂。
例如,如图9B所示,在栅极11211、第一电容电极1161及多条引线1220形成后,可以通过沉积等方式在衬底基板上沉积绝缘材料,在栅极11211上形成显示区第二栅绝缘层1129,并且在邦定区通过构图工艺在多条引线1220上形成邦定区第二栅绝缘层1243。邦定区第二栅绝缘层1243具有第一接触垫过孔1216。邦定区第二栅绝缘层的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如,在显示区第二栅绝缘层1129上形成第二电容电极1162,在衬底基板上沉积金属材料层,通过构图工艺在与第一电容电极1161重叠的部分形成第二电容电极1162。第一电容电极1161和第二电容电极1162实现为存储电容器1160。
例如,在形成第二电容电极1162后,可以通过沉积等方式在显示区形成显示区层间绝缘层11210,在邦定区形成及邦定区层间绝缘层1244。邦定区层间绝缘层1244具有第二接触垫过孔1219。邦定区层间绝缘层1244的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如,如图9C所示,在显示区第一栅绝缘层1128、显示区第二栅绝缘层1129及显示区层间绝缘层11210中形成过孔,暴露有源层1122的源极区1123及漏极区1124。在衬底基板上通过沉积等方式形成第二金属材料层1150。第二金属材料层1150可以包括金属材料或者合金材料,例如由钼、铝及钛等形成的金属单层或多层结构,例如,该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如,通过构图工艺在显示区形成源极1125和漏极1126,在邦定区形成第一接触垫金属层1215。源极1125和漏极1126通过显示区第一栅绝缘层1128、显示区第二栅绝缘层1129及显示区层间绝缘层11210中的分别与源极区1123及漏极区1124电连接。第一接触垫金属层1215通过邦定区第二栅绝缘层1243中的第一接触垫过孔1216以及邦定区层间绝缘层中的第二接触垫过孔1219与引线1220电连接。例如,如图9D所示,在衬底基板上沉积第一绝缘材料层1710以覆盖源极1125和漏极1126,以及覆盖显示区层间绝缘层11210。对第一绝缘材料层1710进行光刻工艺,以在显示区形成第一平坦化层1130以提供平坦化表面,第一平坦化层1130具有第一过孔1131。第一绝缘材料层1710可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料,或者可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。
例如,在显示基板上形成位于显示区的像素驱动电路1120、存储电容器1160、第一平坦化层1130,以及位于邦定区的引线1220、邦定区层间绝缘层1244、第一接触垫金属层1215后,在衬底基板上沉积第三金属材料层1510,第三金属材料层1510可以包括金属材料或者合金材料,例如钼、铝及钛等形成的金属单层或多层结构。
例如,图9E所示,对第三金属材料层1510进行构图工艺,以在显示区形成第一转接电极1180,在邦定区形成第二接触垫金属层1217。第二接触垫金属层1217覆盖第一接触垫金属层1215的边缘,以避免第一接触垫金属层1215被腐蚀。在该实施例中,第一接触垫金属层1215和第二接触垫金属层1217层叠以实现接触垫1210。
例如,如图9F所示,在衬底基板上沉积第一绝缘材料层1710,在第一绝缘材料层1710上沉积光刻胶1720。第一绝缘材料层1710可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。
例如,如图9G所示,提供第一掩膜版1610对光刻胶1720进行曝光,第一掩膜版1610包括完全透光区、部分透光区及不透光区。第一掩膜版1610在邦定区包括与接触垫1210之间的间隙重叠的第一透光图案1611及与接触垫1210重叠的第二透光图案1612。第一掩膜版1610在显示区包括与第二透光图案1612及非透光图案1613。第一透光图案1611位于部分透光区,第二透光图案1612位于完全透光区,非透光图案1613位于不透光区。即,第一掩膜版1610为灰色掩膜版或半色调掩膜版。光刻胶为正性光刻胶,对应地,第一透光图案1611的透光率小于第二透光图案1612的透光率。在曝光过程中,可以在使得光刻胶1720中与第二透光图案1612对应的部分被完全曝光的情况下,光刻胶1720中与第一透光图案1611对应的部分被部分曝光。光刻胶1720在显示区与非透光图案1613对应的部分未被曝光。
又例如,在上述构图工艺中,也可以采用负性光刻胶,那么所采用的掩模板例如是与上述第二掩模板1610互补的掩模板,由此在曝光、显影后得到上述光刻胶图案1721及光刻胶图案1722。
例如,如图9H所示,对光刻胶1720进行显影,光刻胶1720的被完全曝光的部分去除,即,在邦定区中,与接触垫1210重叠的光刻胶1720被去除,光刻胶1720的被部分曝光的部分被减薄,而光刻胶1720的未被曝光的部分的厚度例如基本未改变。显影后,光刻胶1720在邦定区形成为光刻胶图案1721。同样地,在显示区中,与漏极1126重叠的光刻胶1720被去除。显影后,光刻胶1720在显示区形成为光刻胶图案1722。
例如,如图9I所示,对邦定区及显示区中的第一绝缘材料层1710进行刻蚀以去除在邦定区域接触垫重叠的绝缘材料层,以及在显示区形成第二过孔1191。
例如,如图9J所示,之后,进行灰化工艺去除邦定区的光刻胶图案1721和减薄显示区的光刻胶图案1722,这里显示区的光刻胶图案1722被保留。然后,利用当前的光刻胶图案,对邦定区中剩余的第一绝缘材料层1710进行刻蚀并控制刻蚀厚度以形成第一绝缘层1230,并且使得刻蚀后形成的第一绝缘层1230相对于衬底基板1000的表面的高度不大于接触垫1210的第二接触垫金属层1217相对于衬底基板1000的表面的高度。
例如,如图9K所示,去除显示区的光刻胶图案1722。在显示区形成第二平坦化层1190以提供平坦化表面。
例如,如图9L所示,在显示区的第二平坦化1190上形成发光元件1140的第一电极1141;在第二平坦化1190以及第一电极1141上形成像素限定层1144,像素限定层1144包括多个开口,以限定多个像素单元。多个开口的每个暴露对应的第一电极1141。之后,将发光层1142通过例如蒸镀工艺形成在像素限定层1144的多个开口中,然后将第二电极1143形成在像素限定层1144以及发光层1142上,例如该第二电极1143可以形成在部分或整个显示区域中,从而在制备工艺中可以整面形成。发光元件1140的第一电极1141通过第二过孔1191与第一转接电极1180电连接。
例如,第一电极1141的材料可以包括至少一种透明导电氧化物材料,包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外,第一电极1141可以包括具有高反射率的金属作为反射层,诸如银(Ag)。
例如,对于OLED,发光层1142可以包括小分子有机材料或聚合物分子有机材料,可以为荧光发光材料或磷光发光材料,可以发红光、绿光、蓝光,或可以发白光;并且,根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED,发光层1142可以包括量子点材料,例如,硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等,量子点的粒径为2-20nm。
例如,第二电极1143可以包括各种导电材料。例如,第二电极2143可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如,像素限定层1144的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料,或者包括氧化硅、氮化硅等无机绝缘材料,本公开的实施例对此不做限定。
例如,如图9M所示,在显示区的发光元件1140上形成封装层1150。封装层1150将发光元件1140密封,从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件1140的劣化。
封装层1150可以为单层结构,也可以为复合层结构,该复合层结构包括无机层和有机层堆叠的结构,例如,封装层1150可以包括依次设置的第一无机封装层1151、第一有机封装层1152、第二无机封装层1153。封装层1150可以延伸至邦定区,在上述示例中,该封装层未覆盖接触垫。
例如,该封装层的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高,可以防止水、氧等的侵入;有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等,例如高分子树脂等以对显示基板的表面进行平坦化处理,并且可以缓解第一无机封装层和第二无机封装层的应力,还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
在本公开的另一个示例中,如图5B所示的显示基板的制备方法可以包括图9F~图9K,如图9F~图9K所示的工艺可以参见上述示例的相关说明。
例如,在该示例中,第一绝缘材料层1710可以为光敏树脂材料,例如光刻胶。例如,该光敏树脂材料为正性光刻胶,在涂覆了该光敏树脂材料以形成第一材料层之后,使用例如上述第一掩模板1610进行曝光,第一掩膜版1610包括完全透光区、部分透光区及不透光区。第一掩膜版1610在邦定区包括与接触垫1210之间的间隙重叠的第一透光图案1611及与接触垫1210重叠的第二透光图案1612。第一掩膜版1610在显示区包括与漏极1126重合的第二透光图案1612及非透光案1613。第一透光图案1611位于部分透光区,第二透光图案1612位于完全透光区,非透光图案1613位于不透光区。
在曝光过程中,使得第一绝缘材料层1710中与第二透光图案1612对应的部分被完全曝光,与第一透光图案1611对应的部分被部分曝光,而与显示区的非透光图案1613对应的部分未被曝光。在显影后,显示区中未被曝光的第一绝缘材料层1710形成第二平坦化层1190。对邦定区中被部分曝光的第一绝缘材料层1710形成第一绝缘层1230,并且形成的第一绝缘层1230相对于衬底基板1000的表面的高度不大于接触垫1210的第二接触垫金属层1217相对于衬底基板1000的表面的高度。相应的,显示区中和邦定区中被完全曝光的第一绝缘材料层1710被去除,形成显示区中的第二过孔1191以及暴露出邦定区中的接触垫。上述制备方法同样可以得到如图9K所示的实施例的显示基板。
又例如,该光敏树脂材料也可以为负性光刻胶,此时采用的掩模板例如与上述第一掩模板1160互补的掩模板,由此在曝光、显影之后也同样在显示区形成第二平坦化层,在邦定区露出接触垫以及覆盖接触垫的边缘第一绝缘层。
利用上述制备方法获得的显示基板中,位于显示基板的邦定区的第一绝缘层被配置为露出接触垫的背离衬底基板的表面并且覆盖接触垫的边缘,从而在显示基板的制备工艺过程中,第一绝缘层可以保护接触垫中的金属层的边缘,避免后续例如形成转接金属层等时使用的刻蚀液刻蚀裸露的接触垫中的金属层,由此进而提高显示基板的产品良率和可靠性。
又例如,在另一个实施例中,提供了在对应于图4中示出的显示基板的制备方法。图4中示出的邦定区的结构与图5B中出的邦定区的结构相比,在显示基板的邦定区1200中增加第二绝缘层1250。第二绝缘层1250设置在第一接触垫金属层1215与第二接触垫金属层1217之间。并且第二绝缘层1250覆盖第一接触垫金属层1215的边缘,以防止第一接触垫金属层1215的边缘被后续的构图工艺中的刻蚀液腐蚀。而且,相比于第一接触垫金属层1215的边缘,第二接触垫金属层1217在第二绝缘层1250上进一步向外延伸,覆盖了第一接触垫金属层1215的边缘,也即,在衬底基板1000的表面上,第二接触垫金属层1217的正投影覆盖了第一接触垫金属层1215的正投影。这样的结构可以降低接触垫边缘的段差,有利于第一绝缘层1230覆盖第二接触垫金属层1217的边缘。同样,在显示基板的显示区的子像素中增加钝化层11110。钝化层11110位于像素驱动电路1120和第一平坦化层1130之间且包括钝化层过孔11111。钝化层可以保护像素驱动电路的源极和漏极不被水汽腐蚀。像素驱动电路和第一转接电极1180还通过钝化层过孔11111电连接。在邦定区中,第二绝缘层1250与钝化层11110同层设置。
在该实施例中,可以在图9C和图9D的步骤之间,增加形成钝化层的步骤。例如,在图9C所示的结构的基础上,形成钝化层薄膜以以覆盖源极1125和漏极1126,以及覆盖显示区层间绝缘层11210,然后对于该钝化层薄膜构图以在显示区形成暴露漏极1126的过孔以及在钝化形成暴露第一接触垫金属层1215的钝化层过孔11111。然后,参考图9D所示,继续在衬底基板上沉积第一绝缘材料层1710以覆盖钝化层。
例如,钝化层的材料可以包括有机绝缘材料或无机绝缘材料,例如,氮化硅材料,由于其具有较高的介电常数且具有很好的疏水功能,能够很好的保护像素驱动电路不被水汽腐蚀。
又例如,在另一个实施例中,提供了对应于图7A和图7B示出的显示基板的制备方法,在图9L所示结构的基础上,可以继续在衬底基板上形成位于显示区的显示区第三绝缘层21120。显示区第三绝缘层21120设置在发光元件2140上,以覆盖发光元件2140,且在发光元件2140远离衬底基板2000一侧提供平坦化表面。然后,在显示区第三绝缘层21120形成辅助导电层,辅助导电层可以包括位于显示区中的辅助电极层21130。辅助电极层21130设置在显示区第三绝缘层21120上,该辅助电极层21130可以用于其他辅助功能,例如触控功能。
显示区第三绝缘层21120的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料,或者包括氧化硅、氮化硅等无机绝缘材料,本公开的实施例对此不做限定。例如,用于实现触控功能的辅助电极可以用于实现电容型触控结构,该电容型触控结构为自电容型或互电容型。
在本公开的多个实施例中,显示装置的制备方法的流程可以包括更多或更少的操作,这些操作可以顺序执行或并行执行。虽然上文描述的制备方法的流程包括特定顺序出现的多个操作,但是应该清楚地了解,多个操作的顺序并不受限制。上文描述的制备方法可以执行一次,也可以按照预定条件执行多次。
关于上述实施例提供的显示装置的制备方法的技术效果可以参考本公开的实施例中提供的显示装置的技术效果,这里不再赘述。
有以下几点需要说明:
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式,而非用于限制本公开的保护范围,本公开的保护范围由所附的权利要求确定。

Claims (22)

1.一种显示基板,包括:
衬底基板,包括显示区和位于所述显示区至少一侧的邦定区;
多个子像素,位于所述显示区中;
多条数据线,位于所述显示区中,配置为向所述多个子像素提供数据信号;
多条数据引线,位于所述邦定区中且与所述多条数据线电连接;
至少一组接触垫,位于所述邦定区,所述至少一组接触垫包括多个接触垫,所述多个接触垫中的至少一个包括第一接触垫金属层和第二接触垫金属层,所述第一接触垫金属层位于所述多条数据引线远离所述衬底基板一侧,且与所述多条数据引线中的一条电连接,所述第二接触垫金属层位于所述第一接触垫金属层远离所述衬底基板的一侧,且与所述第一接触垫金属层电连接,所述第二接触垫金属层至少覆盖所述第一接触垫金属层的边缘;以及
第一绝缘层,位于所述邦定区,所述第一绝缘层位于所述多个接触垫之间的间隙并覆盖所述第二接触垫金属层的边缘,且被配置为露出所述多个接触垫的背离所述衬底基板的表面。
2.根据权利要求1所述的显示基板,其中,所述第二接触垫金属层在所述衬底基板的表面上的正投影覆盖所述第一接触垫金属层在所述衬底基板的所述表面上的正投影。
3.根据权利要求1或2所述的显示基板,其中,所述第一接触垫金属层的远离所述衬底基板一侧的表面与所述第二接触垫金属层的靠近所述衬底基板一侧的表面直接接触。
4.根据权利要求1所述的显示基板,还包括至少一层邦定区绝缘层,所述至少一层邦定区绝缘层位于所述邦定区中,且至少部分所述至少一层邦定区绝缘层位于所述第一接触垫金属层和所述数据引线之间,所述至少一层邦定区绝缘层在所述衬底基板上的正投影与所述数据引线在所述衬底基板上的正投影部分交叠。
5.根据权利要求4所述的显示基板,其中,所述至少一层邦定区绝缘层位于所述第一绝缘层与所述衬底基板之间,所述至少一层邦定区绝缘层的远离所述衬底基板的表面分别与所述第一接触垫金属层的靠近所述衬底基板一侧的表面、所述第二接触垫金属层的靠近所述衬底基板一侧的表面以及所述第一绝缘层靠近所述衬底基板一侧的表面直接接触。
6.根据权利要求4所述的显示基板,其中,所述至少一层邦定区绝缘层包括:邦定区层间绝缘层和邦定区第二栅绝缘层,所述邦定区层间绝缘层位于所述邦定区第二栅绝缘层的远离所述衬底基板的一侧。
7.根据权利要求6所述的显示基板,其中,所述邦定区第二栅绝缘层包括第一接触垫过孔,所述邦定区层间绝缘层包括第二接触垫过孔,所述多条数据引线中的至少一条通过所述第一接触垫过孔及所述第二接触垫过孔与所述多个接触垫中的至少一个电连接。
8.根据权利要求1所述的显示基板,其中,所述第一绝缘层的材料为有机绝缘材料。
9.根据权利要求1所述的显示基板,其中,所述多条数据引线的材料与所述第一接触垫金属层和所述第二接触垫金属层的材料不同。
10.根据权利要求9所述的显示基板,其中,所述多条数据引线的所述材料包含金属钼,所述第一接触垫金属层和所述第二接触垫金属层的所述材料包含金属钛或铝。
11.根据权利要求1或2所述的显示基板,其中,所述至少一组接触垫包括第一组接触垫和第二组接触垫,所述第一组接触垫和所述第二组接触垫分别包括多个接触垫,所述第二组接触垫位于所述第一组接触垫的靠近所述显示区的一侧,所述多条数据引线与所述第一组接触垫和所述第二组接触垫一一对应电连接。
12.根据权利要求11所述的显示基板,其中,所述第一绝缘层的至少部分位于所述第一组接触垫中相邻的接触垫之间的间隙中。
13.根据权利要求11所述的显示基板,其中,所述第一绝缘层的至少部分位于所述第二组接触垫中相邻的接触垫之间的间隙中。
14.根据权利要求11所述的显示基板,其中,所述第一绝缘层的至少部分位于所述第一组接触垫中相邻的接触垫之间的间隙中和位于所述第二组接触垫中相邻的接触垫之间的间隙中。
15.根据权利要求11所述的显示基板,其中,所述第一组接触垫的所述多个接触垫排布为至少第一行,所述第二组接触垫的所述多个接触垫排布为至少第二行;
所述第一行和所述第二行的行方向与所述显示区的面向所述邦定区的侧边的延伸方向平行,
所述第一绝缘层的至少部分位于所述第一行与所述第二行之间的间隙。
16.根据权利要求1或2所述的显示基板,其中,所述多个子像素中至少一个包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件,
所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔,
所述第一转接电极在所述第一平坦化表面上,且通过所述第一过孔与所述像素驱动电路电连接,
所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔,
所述发光元件在所述第二平坦化表面上且通过所述第二过孔与所述第一转接电极电连接,
其中,所述第一绝缘层与所述第二平坦化层同层设置。
17.根据权利要求16所述的显示基板,其中,所述像素驱动电路包括薄膜晶体管,所述薄膜晶体管包括源极和漏极,所述第一接触垫金属层与所述源极或所述漏极同层设置,
所述第一转接电极与所述第二接触垫金属层同层设置。
18.根据权利要求17所述的显示基板,其中,所述多个子像素中至少一个还包括存储电容,所述存储电容包括两个电容电极,
所述薄膜晶体管还包括栅极,
所述多条数据引线中至少一条、所述存储电容的两个电容电极之一与所述栅极同层设置。
19.根据权利要求1所述的显示基板,还包括邦定区第三绝缘层,
其中,所述邦定区第三绝缘层位于所述邦定区中,并且设置在所述第一绝缘层和所述至少一组接触垫的远离所述衬底基板的一侧,所述第三绝缘层在所述衬底基板上的正投影与所述第一绝缘层在所述衬底基板上的正投影部分交叠,所述邦定区第三绝缘层在所述衬底基板上的正投影与所述第二接触垫金属层在所述衬底基板上的正投影部分交叠;
所述邦定区第三绝缘层具有第三接触垫过孔以露出所述至少一组接触垫的表面。
20.根据权利要求19所述的显示基板,还包括辅助导电层,
其中,所述辅助导电层位于所述邦定区中,且设置在所述邦定区第三绝缘层的远离所述衬底基板的一侧,
所述辅助导电层包括位于所述邦定区中的第二转接电极图案,
其中,所述第二转接电极图案通过所述第三接触垫过孔与所述接触垫电连接。
21.根据权利要求20所述的显示基板,其中,在所述邦定区中,所述第二转接电极图案位于所述第三接触垫过孔中的部分相对于所述衬底基板的表面的高度不大于所述邦定区第三绝缘层相对于所述衬底基板的表面的高度。
22.一种显示装置,包括如权利要求1-21中任一项所述的显示基板。
CN202211098029.9A 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置 Active CN115768197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211098029.9A CN115768197B (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202211098029.9A CN115768197B (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置
CN201980002086.2A CN113099731B (zh) 2019-10-23 显示基板及其制备方法、显示装置
PCT/CN2019/112786 WO2021077332A1 (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980002086.2A Division CN113099731B (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN115768197A true CN115768197A (zh) 2023-03-07
CN115768197B CN115768197B (zh) 2023-06-23

Family

ID=75619571

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410344419.2A Pending CN118234292A (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置
CN202211098029.9A Active CN115768197B (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410344419.2A Pending CN118234292A (zh) 2019-10-23 2019-10-23 显示基板及其制备方法、显示装置

Country Status (4)

Country Link
US (3) US11515379B2 (zh)
EP (3) EP4050658B1 (zh)
CN (2) CN118234292A (zh)
WO (1) WO2021077332A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024197585A1 (zh) * 2023-03-28 2024-10-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538776B2 (en) * 2020-09-24 2022-12-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Driving backplane and display apparatus
CN115472112A (zh) * 2021-06-11 2022-12-13 群创光电股份有限公司 显示面板
KR20230020035A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 증착용 마스크
WO2023155121A1 (zh) * 2022-02-18 2023-08-24 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207269024U (zh) * 2017-10-11 2018-04-24 深圳市柔宇科技有限公司 阵列绑定区结构
CN109309101A (zh) * 2018-10-25 2019-02-05 昆山国显光电有限公司 显示面板及显示装置
CN110095889A (zh) * 2018-01-30 2019-08-06 瀚宇彩晶股份有限公司 显示面板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060042425A (ko) 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI608599B (zh) 2016-03-02 2017-12-11 Innolux Corp 顯示面板
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102706584B1 (ko) * 2016-11-22 2024-09-19 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
JP6901888B2 (ja) * 2017-03-27 2021-07-14 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
CN111133496B (zh) * 2017-09-29 2022-02-22 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
KR102423681B1 (ko) * 2017-10-12 2022-07-21 삼성디스플레이 주식회사 표시 장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
KR102524346B1 (ko) 2018-01-03 2023-04-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20200143563A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20220060021A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207269024U (zh) * 2017-10-11 2018-04-24 深圳市柔宇科技有限公司 阵列绑定区结构
CN110095889A (zh) * 2018-01-30 2019-08-06 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN109309101A (zh) * 2018-10-25 2019-02-05 昆山国显光电有限公司 显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024197585A1 (zh) * 2023-03-28 2024-10-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20230021609A1 (en) 2023-01-26
EP4297552A3 (en) 2024-03-13
EP4221484A1 (en) 2023-08-02
WO2021077332A1 (zh) 2021-04-29
EP4050658A1 (en) 2022-08-31
EP4050658A4 (en) 2022-10-19
CN115768197B (zh) 2023-06-23
EP4297552A2 (en) 2023-12-27
US20240268169A1 (en) 2024-08-08
US20220005909A1 (en) 2022-01-06
EP4050658B1 (en) 2024-02-14
CN113099731A (zh) 2021-07-09
US11515379B2 (en) 2022-11-29
CN118234292A (zh) 2024-06-21
US11980074B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN111816118B (zh) 显示面板及显示装置
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
CN115768197B (zh) 显示基板及其制备方法、显示装置
US20240315098A1 (en) Display substrate, manufacturing method thereof, and display device
JP7448564B2 (ja) 表示基板及びその製造方法、表示装置
CN212625587U (zh) 显示基板和显示装置
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
US20230045292A1 (en) Display substrate, method of manufacturing the display substrate, and display device
US20240213425A1 (en) Display substrate and display device
CN115497988A (zh) 电致发光显示装置
CN113099731B (zh) 显示基板及其制备方法、显示装置
CN115605832A (zh) 显示面板及其制备方法、显示触控装置
CN115735429A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant