CN115707364A - 显示基板以及显示面板 - Google Patents

显示基板以及显示面板 Download PDF

Info

Publication number
CN115707364A
CN115707364A CN202180001353.1A CN202180001353A CN115707364A CN 115707364 A CN115707364 A CN 115707364A CN 202180001353 A CN202180001353 A CN 202180001353A CN 115707364 A CN115707364 A CN 115707364A
Authority
CN
China
Prior art keywords
transistor
sub
circuit
substrate
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180001353.1A
Other languages
English (en)
Inventor
冯宇
王丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115707364A publication Critical patent/CN115707364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示基板和显示面板。该显示基板包括：衬底基板(10)；设置在衬底基板(10)的多个子像素(12)；多个子像素(12)的每个包括发光元件(121)和驱动发光元件发光的像素电路(120)，像素电路(120)包括驱动子电路(200)、数据写入子电路(230)、阈值补偿子电路(240)、防漏电子电路(270)和存储子电路(280)；存储子电路(280)包括存储电容(Cst1)，存储电容包括第一电极板(CC1)、第二电极板(CC2)和第三电极板(CC3)，第一电极板(CC1)和第三电极板(CC3)彼此电连接且相对于衬底基板位于不同层中，第二电极板(CC2)与第一电极板和第三电极板在垂直于衬底基板的方向上至少部分交叠。该显示基板可以在不增加占用空间的情况下增大存储电容尺寸。

Description

显示基板以及显示面板
技术领域
本公开的实施例涉及一种显示基板以及显示面板。
背景技术
随着有机发光二极管(organic light-emitting diode，OLED)在显示领域的迅猛发展，人们对显示效果的要求越来越高。由于具有显示质量高等优点，高分辨率显示装置的应用范围也越来越广。在显示领域中，较为关键的技术是像素电路的设计。
发明内容
本公开至少一个实施例提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个子像素；其中，所述多个子像素的每个包括发光元件和驱动所述发光元件发光的像素电路，所述像素电路包括驱动子电路、数据写入子电路、阈值补偿子电路、防漏电子电路和存储子电路；所述驱动子电路包括控制端、第一端和第二端，且配置为控制流经所述发光元件的驱动电流；所述数据写入子电路与所述驱动子电路的第一端、数据线和扫描信号线连接，且配置为响应于所述扫描信号线提供的栅极扫描信号将所述数据线提供的数据信号写入所述驱动子电路的第一端；所述阈值补偿子电路与所述驱动子电路的第二端、所述防漏电子电路以及所述扫描信号线连接，且配置为响应于所述扫描信号线提供的栅极扫描信号将基于所述数据信号的补偿信号写入所述驱动子电路的控制端；所述防漏电子电路与所述驱动子电路的控制端、所述阈值补偿子电路、所述存储子电路以及防漏电控制信号线连接，且配置为抑制所述驱动子电路的控制端的漏电；所述存储子电路与所述驱动子电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将其保持在所述驱动子电路的控制端，其中，所述存储子电路包括存储电容，所述存储电容包括第一电极板、第二电极板和第三电极板，所述第一电极板和所述第三电极板彼此电连接且相对于所述衬底基板位于不同层中，且所述第二电极板分别与所述第一电极板和所述第三电极板在垂直于所述衬底基板的方向上至少部分交叠。
例如，在本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述第二电极板位于所述第一电极板和所述第三电极板之间；所述第一电极板与所述驱动子电路的控制端连接，所述第二电极板与所述第一电压线连接，所述第三电极板与所述驱动子电路的控制端连接。
例如，在本公开至少一实施例提供的显示基板中，所述阈值补偿子电路包括阈值补偿晶体管，所述数据写入子电路包括数据写入晶体管；所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层一体形成，且所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层在所述衬底基板上的正投影分别位于所述存储电容在所述衬底基板上的正投影的两侧；所述阈值补偿晶体管的栅极和所述数据写入晶体管的栅极在第一方向上平行，且所述阈值补偿晶体管的栅极和所述数据写入晶体管的栅极与所述扫描信号线一体形成。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电子电路包括防漏电晶体管，所述防漏电晶体管的有源层、所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层均沿第二方向延伸，且沿所述第一方向并排设置，所述第一方向和所述第二方向交叉；所述防漏电晶体管的有源层在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影远离所述数据写入晶体管的有源层在所述衬底基板上的正投影的一侧。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电晶体管的栅极和所述防漏电控制信号线一体形成，所述防漏电控制信号线沿所述第一方向延伸，且所述防漏电控制信号线在所述衬底基板上的正投影位于所述扫描信号线在所述衬底基板上的正投影和所述存储电容在所述衬底基板上的正投影之间。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电控制信号线包括第一子控制信号线和第二子控制信号线，第一子控制信号线在所述衬底基板上的正投影和所述第二子控制信号线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电晶体管的栅极包括第一栅极和第二栅极，所述第一栅极与所述第一子控制信号线一体形成，所述第二栅极与第二子控制信号线一体形成，在垂直于所述衬底基板的方向上，所述防漏电晶体管的有源层位于所述第一栅极和所述第二栅极之间。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电晶体管的有源层与所述第三电极板位于同一层；所述防漏电晶体管的有源层与所述第三电极板的材料包括氧化物半导体材料。
例如，在本公开至少一实施例提供的显示基板中，所述像素电路还包括第一复位子电路；其中，所述第一复位子电路与所述阈值补偿子电路、所述防漏电子电路、第一初始信号线和第一复位控制信号端连接，且配置为响应于所述第一复位控制信号端接收的复位控制信号将所述第一初始信号线提供的初始电压通过所述防漏电子电路施加至所述驱动子电路的控制端。
例如，在本公开至少一实施例提供的显示基板中，所述第一复位子电路包括第一复位晶体管；所述第一复位晶体管的有源层与所述阈值补偿晶体管的有源层一体形成；所述第一复位晶体管的有源层在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影远离所述存储电容在所述衬底基板上的正投影的一侧。
例如，本公开至少一实施例提供的显示基板还包括：第一连接电极，其中，所述第一连接电极的第一端与所述第一复位晶体管的第一极和所述阈值补偿晶体管的第一极一体形成，且通过贯穿绝缘层的过孔分别连接至所述阈值补偿晶体管的有源层和所述第一复位晶体管的有源层；所述第一连接电极的第二端与所述防漏电晶体管的第一极一体形成，且通过贯穿绝缘层的过孔与所述防漏电晶体管的有源层连接。
例如，本公开至少一实施例提供的显示基板还包括：第二连接电极，其中，所述第二连接电极的第一端与所述防漏电晶体管的第二极一体形成，且通过贯穿绝缘层的过孔连接至所述防漏电晶体管的有源层；所述第二连接电极的第二端通过贯穿绝缘层的过孔与所述存储电容的第一电极板连接；所述第二连接电极的第三端通过贯穿绝缘层的过孔与所述存储电容的第三电极板连接。
例如，本公开至少一实施例提供的显示基板还包括：寄生电容，与所述防漏电晶体管的第二极和所述扫描信号线连接；其中，所述寄生电容的第一电极板与所述扫描信号线一体形成，所述寄生电容的第二电极板与所述寄生电容的第一电极板在垂直于所述衬底基板的方向上至少部分交叠，所述寄生电容的第二电极板与所述存储电容的第三电极板位于同一层，且所述寄生电容的第二电极板在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影和所述数据写入晶体管的有源层在所述衬底基板上的正投影之间；所述寄生电容的第二电极板通过贯穿绝缘层的过孔与所述第二连接电极的第四端连接。
例如，在本公开至少一实施例提供的显示基板中，所述驱动子电路包括驱动晶体管，所述驱动晶体管的栅极与所述存储电容的第一电极板一体形成；所述驱动晶体管的有源层、所述数据写入晶体管的有源层和所述阈值补偿晶体管的有源层一体形成，且所述驱动晶体管的有源层在所述衬底基板上的正投影位于所述数据写入晶体管的有源层在所述衬底基板上的正投影和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间。
例如，在本公开至少一实施例提供的显示基板中，所述像素电路还包括第一发光控制子电路和第二发光控制子电路，所述第一发光控制子电路和所述第一电压线、所述驱动子电路的第一端以及发光控制信号线连接，且配置为响应于所述发光控制信号线提供的发光控制信号将所述第一电压线提供的第一电压施加至所述驱动子电路的第一端；所述第二发光控制子电路和所述驱动子电路的第二端、所述发光元件的第一端以及所述发光控制信号线连接，且配置为响应于所述发光控制信号线提供的发光控制信号，使得所述驱动电流被施加至所述发光元件的第一端；其中，所述发光控制信号线沿所述第一方向延伸，所述发光控制信号线在所述衬底基板上的正投影位于所述存储电容在所述衬底基板上的正投影远离所述扫描信号线在所述衬底基板上的正投影的一侧。
例如，在本公开至少一实施例提供的显示基板中，所述第一发光控制子电路包括第一发光控制晶体管，所述第二发光控制子电路包括第二发光控制晶体管；所述第一发光控制晶体管的有源层、所述第二发光控制晶体管的有源层、所述数据写入晶体管的有源层、所述阈值补偿晶体管的有源层和所述驱动晶体管的有源层一体形成，且所述驱动晶体管的有源层在所述衬底基板上的正投影位于所述数据写入晶体管的有源层和所述第一发光控制晶体管的有源层在所述衬底基板上的正投影与所述第二发光控制晶体管的有源层和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间。
例如，在本公开至少一实施例提供的显示基板中，所述防漏电控制信号线提供的防漏电控制信号与所述发光控制信号线提供的所述发光控制信号相同或不同。
例如，在本公开至少一实施例提供的显示基板中，所述第一电压线包括沿所述第二方向延伸的第一子电压线和沿所述第一方向延伸的第二子电压线，所述第一子电压线和所述第二子电压线位于不同层；所述第一子电压线在所述衬底基板上的正投影位于所述数据写入晶体管的有源层在所述衬底基板上的正投影和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间，且与所述寄生电容的第二电极板在所述衬底基板上的正投影至少部分重叠；所述第二子电压线与所述存储电容的第二电极板一体形成。
例如，本公开至少一实施例提供的显示基板还包括：第三连接电极，其中，所述第三连接电极的第一端与所述第一发光控制晶体管的第一极一体形成，且通过贯穿绝缘层的过孔连接至所述第一发光控制晶体管的有源层，所述第三连接电极的第二端通过贯穿绝缘层的过孔和所述存储电容的第二电极板连接；所述第三连接电极的第三端通过贯穿绝缘层的过孔和所述第一子电压线的第一突出部连接。
例如，在本公开至少一实施例提供的显示基板中，第一子电压线还包括第二突出部，所述第二突出部为“回”字型，所述第二突出部在所述衬底基板上的正投影与所述防漏电晶体管的有源层在所述衬底基板上的正投影至少部分重叠。
本公开至少一个实施例还提供一种显示面板，包括如上任一实施例所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一些实施例提供的一种显示基板的示意性框图；
图2A为本公开一些实施例提供的一种像素电路的结构示意图；
图2B为本公开一些实施例提供的一种像素电路的电路时序图；
图2C为本公开一些实施例提供的另一种像素电路的电路时序图；
图3为本公开一些实施例提供的一种像素电路的布局示意图；
图4A-4O为本公开一些实施例提供的一种像素电路的各个结构层的示意图；
图5A为图3中对应于第二发光控制晶体管、防漏电晶体管和存储电容三个区域的截面结构拼接的示意图；
图5B为本公开一些实施例提供的另一截面示意图；
图5C为本公开一些实施例提供的另一截面示意图；
图6为本公开一些实施例提供的部分结构层叠的示意图；
图7为本公开一些实施例提供的部分结构层叠的示意图；
图8为本公开一些实施例提供的部分结构层叠的示意图；以及
图9为本公开至少一实施例提供的一种显示面板的示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。
基于LTPS(Low Temperature Poly-silicon，低温多晶硅)制备的像素电路工作时需关注驱动晶体管DTFT的栅极电压的稳定性，因为该栅极电压的稳定性关系到显示面板的显示均一性、闪烁(Flicker)等显示质量。现有的基于LTPS制备的像素电路，补偿晶体管STFT的漏电流不能满足低频(1～30Hz)工作的需求，导致补偿能力降低及闪烁上升等显示问题。
氧化物半导体薄膜晶体管(Oxide TFT)具备磁滞特性好、漏电流低(1e-14A以下)的特点，同时迁移率较低，能够弥补以上不足，因此可以采用氧化物半导体薄膜晶体管代替基于LTPS制备的补偿晶体管STFT以实现低漏电的性能，保证驱动晶体管DTFT的栅极电压的稳定性。但是，基于现有工艺，氧化半导体薄膜晶体管的尺寸大于基于LTPS制备的晶体管，且所在膜层不同，涉及增加过孔、绝缘层等问题，在像素布局上存在难度，需进行改良。
并且，在显示领域中，对分辨率的要求越来越高，显示面板逐渐呈现高像素密度(Pixels Per Inch，简称PPI)的趋势，例如主流显示器的分辨率已达到460PPI以上。由于高像素密度的需求，像素的布局空间较小，像素的存储电容随之变小，然而存储电容变小不利于驱动晶体管的栅极电位稳定，影响显示面板的显示均一性并导致闪烁。
本公开至少一些实施例提供一种显示基板和显示面板，该显示基板包括：衬底基板以及设置在衬底基板上的多个子像素；多个子像素的每个包括发光元件和驱动发光元件发光的像素电路，像素电路包括驱动子电路、数据写入子电路、阈值补偿子电路、防漏电子电路和存储子电路；驱动子电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；数据写入子电路与驱动子电路的第一端、数据线和扫描信号线连接，且配置为响应于扫描信号线提供的栅极扫描信号将数据线提供的数据信号写入驱动子电路的第一端；阈值补偿子电路与驱动子电路的第二端、防漏电子电路以及扫描信号线连接，且配置为响应于扫描信号线提供的栅极扫描信号将基于数据信号的补偿信号写入驱动子电路的控制端；防漏电子电路与驱动子电路的控制端、阈值补偿子电路、存储子电路以及防漏电控制信号线连接，且配置为抑制驱动子电路的控制端的漏电；存储子电路与驱动子电路的控制端和第一电压线连接，且配置为存储补偿信号并将其保持在驱动子电路的控制端，存储子电路包括存储电容，存储电容包括第一电极板、第二电极板和第三电极板，第一电极板和第三电极板彼此电连接且相对于衬底基板位于不同层中，且第二电极板分别与第一电极板和第三电极板在垂直于衬底基板的方向上至少部分交叠。
在本公开实施例提供的显示基板中，通过在像素电路中采用具有至少三层电极板的存储电容，可以在不增加占用的情况下有效增大存储电容尺寸，提高存储电容的电容值，进而提高驱动晶体管的栅极电位稳定性，缓解高像素密度需求下像素电容不足问题。
下面结合附图对本公开的几个实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图1为本公开一些实施例提供的一种显示基板的示意性框图，图2A为本公开一些实施例提供的一种像素电路的结构示意图，图2B为本公开一些实施例提供的一种像素电路的电路时序图。
例如，如图1所示，本公开的实施例提供的显示基板100包括衬底基板10以及设置在衬底基板10上的多个子像素12、第一电压线、数据线、扫描信号线、发光控制信号线、初始信号线和防漏电控制信号线。需要说明的是，图1没有示出第一电压线、数据线、扫描信号线、发光控制信号线、初始信号线和防漏电控制信号线。
例如，显示基板100可以应用于显示面板，例如有源矩阵有机发光二极管(AMOLED)显示面板等。显示基板100可以为阵列基板。
例如，该衬底基板10可以为柔性基板或刚性基板。例如，衬底基板10可以采用例如玻璃、塑料、石英或其他适合的材料，本公开的实施例对此不作限制。
例如，每个子像素12包括发光元件121和像素电路120，发光元件121位于像素电路120的远离衬底基板10的一侧。图1所示的子像素12仅是为了说明每个子像素12均包含发光元件121和像素电路120两种组成部分，并不用于对发光元件121和像素电路120的位置关系进行限定，在一些示例中，发光元件121和像素电路120在垂直于衬底基板10的方向上重叠设置。
例如，像素电路120被配置为驱动发光元件121发光。下面结合图2A和图2B对像素电路及其工作原理进行说明。
例如，如图2A所示，像素电路120包括驱动子电路200、第一复位子电路210、第二复位子电路220、数据写入子电路230、阈值补偿子电路240、第一发光控制子电路250、第二发光控制子电路260、防漏电子电路270和存储子电路280。
例如，如图2A所示，驱动子电路200包括控制端、第一端和第二端，且配置为控制流经发光元件121的驱动电流。例如，驱动子电路200的控制端和第一节点N1连接，第一端和第二节点N2连接，第二端和第三节点N3连接。
数据写入子电路230与驱动子电路200的第一端、数据线Vda和扫描信号线Ga连接，且配置为响应于扫描信号线Ga提供的栅极扫描信号将数据线Vda提供的数据信号写入驱动子电路200的第一端。
阈值补偿子电路240与驱动子电路200的第二端、防漏电子电路270以及扫描信号线Ga连接，且配置为响应于扫描信号线Ga提供的栅极扫描信号将基于数据信号的补偿信号写入驱动子电路200的控制端。
防漏电子电路270与驱动子电路200的控制端、阈值补偿子电路240、存储子电路280以及防漏电控制信号线EM2连接，且配置为抑制驱动子电路200的控制端的漏电。
第一发光控制子电路250和第一电压线VDD、驱动子电路200的第一端以及发光控制信号线EM1连接，且配置为响应于发光控制信号线EM1提供的发光控制信号将第一电压线VDD提供的第一电压施加至驱动子电路200的第一端。
第二发光控制子电路260和驱动子电路200的第二端、发光元件121的第一端以及发光控制信号线EM1连接，且配置为响应于发光控制信号线EM1提供的发光控制信号，使得驱动电流被施加至发光元件121的第一端。
第一复位子电路210与阈值补偿子电路240、防漏电子电路270、第一初始信号线Vinit1和第一复位控制信号端Re1连接，且配置为响应于第一复位控制信号端Re1接收的复位控制信号将第一初始信号线提供的初始电压通过防漏电子电路270施加至驱动子电路200的控制端。
例如，在第一复位子电路240传输第一初始信号线Vinit1输出的初始电压至驱动子电路200的控制端以对驱动子电路200的控制端进行初始化时，防漏电子电路270被配置为在防漏电控制信号的控制下导通，从而初始电压经由防漏电子电路270被传输至驱动子电路200的控制端(即第一节点N1)以对驱动子电路200的控制端进行初始化。
第二复位子电路220与第二初始信号线Vinit2、第二复位控制信号端Re2和发光元件121的第一端连接，且配置为响应于第二复位控制信号端Re2接收的复位控制信号将第二初始信号线Vinit2提供的初始电压施加至发光元件121的第一端。
例如，第一初始信号线Vinit1提供的初始电压和第二初始信号线Vinit2提供的初始电压可以相同，也可以不同。
存储子电路280与驱动子电路200的控制端和第一电压线VDD连接，且配置为存储补偿信号并将其保持在驱动子电路200的控制端。
例如，存储子电路200包括存储电容Cst1，存储电容Cst1包括第一电极板、第二电极板和第三电极板，第一电极板和第三电极板彼此电连接且相对于衬底基板位于不同层中，第二电极板分别与第一电极板和第三电极板在垂直于衬底基板的方向上至少部分交叠。通过设置层叠的至少三个电极板，并使第一电极板和第三电极板彼此电连接，即第一电极板和第三电极板具有相同电位，且与第二电极板电位不同，形成三层结构的存储电容，这样可以在不增加占用空间的情况下，使存储电容的面积增大，提高存储电容Cst1的电容值。例如，本公开实施例的存储电容的电容值可以由现有的两层电容的电容值增加60％～80％左右，例如电容值60fF可以增加到电容值为96fF-108fF，例如，增加到100fF，本公开的实施例对此不作限制。
在本公开的实施例中，在包含驱动子电路200、第一复位子电路210、第二复位子电路220、数据写入子电路230、阈值补偿子电路240、第一发光控制子电路250、第二发光控制子电路260、防漏电子电路270和存储子电路280的像素电路中，采用具有至少三层电极板的存储电容，可以在不增加占用空间的情况下有效增大存储电容尺寸，提高存储电容的电容值，进而提高驱动晶体管的栅极电位稳定性，缓解高像素密度需求下存储电容不足问题。
例如，像素电路120还可以包括寄生电容Cst2，寄生电容Cst2与驱动子电路200的控制端和扫描信号线Ga连接，且配置为响应于扫描信号线Ga提供的扫描信号调节驱动子电路200的控制端的电压。例如，根据电荷守恒原理，寄生电容在扫描信号线Ga提供的扫描信号由低电平转为高电平时，可以升高驱动子电路200的控制端的电压。像素电路的驱动电流与驱动子电路200的控制端的电压有关，驱动子电路200的控制端的电压与数据线Vda提供的数据信号有关，数据线Vda提供的数据信号的电压具有上限，上限例如为6V或7V左右，若想要实现较低的驱动电流，需要数据线Vda提供较高的数据信号电压，因此，在实际使用过程中，该需求可能会超过数据信号的电压上限，从而达不到理想的驱动电流。但是，若利用寄生电容Cst2升高驱动子电路200的控制端的电压，那么数据线Vda可以提供稍低的数据信号电压，因此，在寄生电容Cst2的作用下也可以实现较低的驱动电流，避免对数据信号的电压的需求超过其电压上限而不能实现较低的驱动电流。
例如，如图2A所示，发光元件121的第二电极电连接至第二电压线VSS以接收第二电压。
例如，发光元件121可以为发光二极管等。发光二极管可以为微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机发光二极管(Organic Light EmittingDiode，OLED)或量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)等。发光元件121被配置为在工作时接收发光信号(例如，可以为驱动电流)，并发出与该发光信号相对应强度的光。发光元件121可以包括第一电极、第二电极和设置在第一电极和第二电极之间的发光层。发光元件121的第一电极可以为阳极，发光二极管的第二电极可以为阴极。需要说明的是，在本公开的实施例中，发光元件的发光层可以包括电致发光层本身以及位于电致发光层两侧的其他公共层，例如，空穴注入层、空穴传输层、电子注入层以及电子传输层等等。一般发光元件121具有发光阈值电压，在发光元件121的第一电极和第二电极之间的电压大于或等于发光阈值电压时进行发光。在实际应用中，可以根据实际应用环境来设计确定发光元件121的具体结构，在此不作限定。
例如，如图2A所示，驱动子电路200包括驱动晶体管T3，第一复位子电路210包括第一复位晶体管T1，第二复位子电路220包括第二复位晶体管T7，数据写入子电路230包括数据写入晶体管T4，阈值补偿子电路240包括阈值补偿晶体管T2，第一发光控制子电路250包括第一发光控制晶体管T5，第二发光控制子电路260包括第二发光控制晶体管T6，防漏电子电路270包括防漏电晶体管T8。
驱动子电路200的控制端包括驱动晶体管T3的栅极，驱动子电路200的第一端包括驱动晶体管T3的第一极，驱动子电路20的第二端包括驱动晶体管T3的第二极。驱动晶体管T3的栅极电连接到第一节点N1，驱动晶体管T3的第一极电连接到第二节点N2，驱动晶体管T3的第二极电连接到第三节点N3。
数据写入晶体管T4的栅极电连接扫描信号线Ga，数据写入晶体管T4的第一极电连接至数据线Vda，数据写入晶体管T4的第二极电连接至第二节点N2，即电连接至驱动晶体管T3的第一极。
阈值补偿晶体管T2的栅极电连接扫描信号线Ga，阈值补偿晶体管T2的第一极电连接至防漏电晶体管T8的第一极，阈值补偿晶体管T2的第二极电连接至第三节点N3，即电连接至驱动晶体管T3的第二极。
第一发光控制晶体管T5的栅极电连接发光控制信号线EM1以接收发光控制信号，第一发光控制晶体管T5的第一极电连接至第一电压线VDD以接收第一电压，第一发光控制晶体管T5的第二极电连接至第二节点N2，即电连接至驱动晶体管T3的第一极。
第二发光控制晶体管T6的栅极电连接发光控制信号线EM1以接收发光控制信号，第二发光控制晶体管T6的第一极电连接至第四节点N4，即电连接至发光元件121的第一电极，第二发光控制晶体管T6的第二极电连接至第三节点N3，即电连接至驱动晶体管T3的第二极。
第一复位晶体管T1的栅极电连接第一复位控制信号端Re1，第一复位晶体管T1的第一极电连接至阈值补偿晶体管T2的第一极和防漏电晶体管T8的第一极，第一复位晶体管T1的第二极电连接至第一初始信号线Vinit1。
第二复位晶体管T7的栅极电连接第二复位控制信号端Re2，第二复位晶体管T7的第一极电连接至第二初始信号线Vinit2，第二复位晶体管T7的第二极电连接至第四节点N4，即电连接至发光元件121的第一电极。
防漏电晶体管T8的栅极电连接防漏电控制信号线EM2，防漏电晶体管T8的第一极电连接至阈值补偿晶体管T2的第一极和第一复位晶体管T1的第一极，防漏电晶体管T8的第二极电连接至第一节点N1，即电连接至驱动晶体管T3的栅极。
例如，在像素电路中未设置防漏电晶体管T8的情况下，驱动晶体管T3栅极的漏电途径为晶体管T1和T2，为了抑制漏电流，在一些示例中，可以将第一复位晶体管T1和阈值补偿晶体管T2设置为双栅的晶体管。在像素电路中设置有防漏电晶体管T8的情况下，驱动晶体管T3栅极的漏电途径为晶体管T8-T1和T8-T2，与原有像素电路的漏电途径晶体管T1和T2相比，路径漏电更低，且防漏电晶体管T8的漏电流为关键参考指标，因此可以将第一复位晶体管T1和阈值补偿晶体管T2设置为单栅的晶体管，以节省空间。防漏电晶体管T8可以是氧化物半导体薄膜晶体管(Oxide TFT)，氧化物半导体薄膜晶体管具备磁滞特性好和漏电流低(1e-14A以下)的特点，同时迁移率较低，故可以采用氧化物半导体薄膜晶体管以保证驱动晶体管栅极电压稳定性。
例如，存储电容Cst1的第一电极板CC1和第三电极板CC3均电连接至驱动子电路200的控制端，存储电容Cst1的第二电极板CC2电连接至第一电压线VDD以接收第一电压。在垂直于衬底基板的方向上，第二电极板位于第一电极板和第三电极板之间。
例如，第一电压线VDD输出的电压和第二电压线VSS输出的电压之一为高电压，另一个为低电压。例如，如图2A所示的实施例中，第一电压线VDD输出的电压为恒定的第一电压，第一电压为正电压；而第二电压线VSS输出的电压为恒定的第二电压，第二电压为负电压等。例如，在一些示例中，第二电压线VSS可以接地。
需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。例如，在本公开实施例的描述中，驱动晶体管T3、数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1和第二复位晶体管T7均可以为低温多晶硅(Low Temperature Poly-silicon，简称LTPS)薄膜晶体管，防漏电晶体管T8可以是氧化物半导体薄膜晶体管。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
例如，在具体实施时，在本公开实施例中，第一初始信号线Vinit1和第二初始信号线Vinit2输出的初始电压Vi与第二电压线VSS输出的电压Vs可以满足如下公式：Vi-Vs<VEL。VEL代表发光元件121的发光阈值电压。在一些实施例中，第一初始信号线Vinit1的初始电压和第二初始信号线Vinit2的初始电压可以不同，例如，第一初始信号线Vinit1的初始电压小于第二初始信号线Vinit2的初始电压，第一初始信号线Vinit1的初始电压例如比第二初始信号线Vinit2的初始电压小0.5V～1V。
例如，第y(y为大于1的整数)行像素电路的第一复位控制信号端Re1和第y-1行像素电路的第二复位控制信号端Re2与第一复位信号线(图中未示出)连接；第y+1行像素电路的第一复位控制信号端Re1和第y行像素电路的第二复位控制信号端Re2与第二复位信号线(图中未示出)连接。即，每行子像素分别对应连接两条复位信号线(第一复位信号线和第二复位信号线)以分别与第一复位控制信号端Re1和第二复位控制信号端Re2连接。例如，一条复位信号线(例如，第一复位信号线)与本行子像素中的第一复位晶体管T1的栅极(即第一复位控制信号端Re1)电连接以提供第一复位控制信号，该第一复位信号线还与上一行子像素中的第二复位晶体管T7的栅极(即第二复位控制信号端Re2)电连接以为上一行子像素提供第二复位控制信号；另一条复位信号线(例如，第二复位信号线)与下一行像素电路(即按照扫描信号线的扫描顺序，在本行扫描信号线之后顺序开启的扫描线所在的像素电路行)所对应的第一复位晶体管T1的栅极(即第一复位控制信号端Re1)电连接以为下一行子像素提供第一复位控制信号，该第二复位信号线还与本行像素电路的第二复位晶体管T7的栅极(即第二复位控制信号端Re2)电连接。即每相邻两行子像素共用1条复位信号线。
例如，第y(y为大于1的整数)行像素电路的第一复位晶体管T1的第二极和第y-1行像素电路的第二复位晶体管T7的第一极与第一初始信号线Vinit1连接；第y+1行像素电路的第一复位晶体管T1的第二极和第y行像素电路的第二复位晶体管T7的第一极与第二初始信号线Vinit2连接。即，每行子像素分别对应连接两条初始信号线(第一初始信号线和第二初始信号线)以分别与第一复位晶体管T1和第二复位晶体管T7连接。例如，一条初始信号线(例如，第一初始信号线Vinit1)与本行子像素中的第一复位晶体管T1电连接以提供第一初始电压，该第一初始信号线Vinit1还与上一行子像素中的第二复位晶体管T7连接以为上一行子像素提供第二初始信号；另一条初始信号线(例如，第二初始信号线Vinit2)与下一行像素电路(即按照扫描信号线的扫描顺序，在本行扫描信号线之后顺序开启的扫描线所在的像素电路行)所对应的第一复位晶体管T1电连接以为下一行子像素提供第一初始控制信号，该第二初始信号线Vinit2还与本行像素电路的第二复位晶体管T7电连接。即每相邻两行子像素共用1条初始信号线。
下面结合图2B描述图2A所示的像素电路的工作过程。
例如，如图2B所示，Re1代表第一复位控制信号线提供的第一复位控制信号和Re2代表第二复位控制信号线提供的第二复位控制信号，Ga代表扫描信号线Ga输出的栅极扫描信号，EM1代表发光控制信号线EM1输出的发光控制信号，EM2代表防漏电控制信号线EM2输出的防漏电控制信号，Vda代表数据线Vda输出的数据信号。需要说明的是，在本公开的实施例中，附图标记Re1、Re2、Ga、EM1、EM2、Vda、VDD既表示信号线，也表示信号线上的信号。
例如，一个像素电路在一个显示帧中的工作过程，像素驱动电路的工作过程具有三个阶段：初始化阶段T10、数据写入和补偿阶段T20、发光阶段T30。
在初始化阶段T10，第一复位控制信号Re1和第二复位控制信号Re2处于低电平，发光控制信号EM1、防漏电控制信号EM2和栅极扫描信号Ga处于高电平，第一复位晶体管T1在第一复位控制信号Re1的低电平的控制下导通，并且防漏电晶体管T8在防漏电控制信号EM2的高电平的控制下导通，从而可以将第一初始信号线Vinit1上传输的初始电压提供给驱动晶体管T1的栅极，以对驱动晶体管T1的栅极进行初始化。同时，第二复位晶体管T7在第二复位控制信号Re2控制导通，使得第二初始信号线Vinit2输出的初始电压提供给发光元件121的第一电极，以对发光元件121的第一电极进行初始化。并且，此阶段中，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制信号EM1的高电平的控制下截止，数据写入晶体管T4在扫描信号Ga的高电平的控制下截止。
在数据写入和补偿阶段T20，第一复位控制信号Re1和第二复位控制信号Re2处于高电平，发光控制信号EM1和防漏电控制信号EM2处于高电平，栅极扫描信号Ga处于低电平，数据写入晶体管T4和阈值补偿晶体管T2响应于栅极扫描信号Ga的低电平均导通。并且，防漏电晶体管T8响应于防漏电控制信号EM2的高电平导通，从而可以使数据线上传输的数据信号Vda对驱动晶体管T3的栅极进行充电，使驱动晶体管T3的栅极的电压变为Vda+Vth为止，驱动晶体管T3的栅极的电压Vda+Vth通过存储电容Cst1进行存储。其中，Vth代表驱动晶体管T3的阈值电压，Vda代表数据信号的电压。并且，此阶段中，第一复位晶体管T1响应于第一复位控制信号Re1的低电平截止，第二复位晶体管T7响应于第二复位控制信号Re2的低电平截止，第一发光控制晶体管T5和第二发光控制晶体管T6响应于发光控制信号EM1的高电平均截止。
在发光阶段T30，第一复位控制信号Re1和第二复位控制信号Re2处于高电平，发光控制信号EM1和防漏电控制信号EM2处于低电平，栅极扫描信号Ga处于高电平，第一发光控制晶体管T5和第二发光控制晶体管T6响应于发光控制信号EM1的低电平均导通。导通的第一发光控制晶体管T5将第一电压线VDD的电压提供给驱动晶体管T3的第一极，以使驱动晶体管T3的第一极的电压为VDD，驱动晶体管T3的栅极的电压为Vda+Vth，这样可以使驱动晶体管T3处于饱和状态，从而使驱动晶体管T3产生驱动电流Ids：Ids＝K*((Vda+Vth-VDD)-Vth)2＝K*(Vda-VDD)2，K为与工艺和设计有关的结构常数。该驱动电流Ids通过导通的第二发光控制晶体管T6提供给发光元件121，驱动发光元件121发光。并且，此阶段中，第一复位晶体管T1响应于第一复位控制信号Re1的低电平截止，控制第二复位晶体管T7响应于第二复位控制信号Re2的低电平截止。数据写入晶体管T2和阈值补偿晶体管T4响应于栅极扫描信号Ga的高电平均截止。防漏电晶体管T8响应于防漏电控制信号EM2的低电平截止。
在另一实施例中，在像素电路中设置有寄生电容Cst2的情况下，在发光阶段T30，栅极扫描信号Ga由低电平上跳为高电平时，根据电容的电荷守恒原理，通过寄生电容Cst2耦合至驱动晶体管T3的栅极，使驱动晶体管T3的栅极的电压上升，例如上升Vcs，Vcs例如为0.4V～0.5V。由于上述Ids的计算公式中Vda+Vth小于VDD，因而Vda+Vth-VDD为负值，若驱动晶体管T3的栅极的电压在Vda+Vth的基础上升高Vcs，则Vda+Vth+Vcs-VDD的绝对值小于Vda+Vth-VDD的绝对值，因而驱动电流Ids降低。
驱动电流Ids与数据信号Vda有关，数据线Vda提供的数据信号的电压上限例如为6V或7V左右，若想要实现较低的驱动电流，需要数据线Vda提供较高的数据信号电压，实际使用过程中可能会超过数据信号的电压上限，在加入寄生电容Cst2后，在发光阶段T30利用寄生电容Cst2升高驱动晶体管T3的栅极的电压，可以使数据线Vda提供稍低的数据信号电压，从而降低对数据线Vda提供的数据信号的要求，因此，在寄生电容Cst2的作用下也可以实现较低的驱动电流，避免使数据信号Vda的电压超过其电压上限。
例如，在一些示例中，防漏电控制信号线EM2提供的防漏电控制信号与发光控制信号线EM1提供的发光控制信号可以相同。例如，防漏电晶体管T8与第一发光控制晶体管T5和第二发光控制晶体管T6的驱动时序可以相同，因而可以采用同一种信号同时驱动防漏电晶体管T8、第一发光控制晶体管T5和第二发光控制晶体管T6。
例如，在另一些示例中，防漏电控制信号线EM2提供的防漏电控制信号与发光控制信号线EM1提供的发光控制信号可以不同。利用防漏电控制信号EM2单独控制防漏电晶体管T8的导通和截止，发光控制信号EM1控制第一发光控制晶体管T5和第二发光控制晶体管T6的导通和截止。在发光阶段T30，防漏电晶体管T8与第一发光控制晶体管T5和第二发光控制晶体管T6的驱动时序可以不同，例如，防漏电晶体管T8的防漏电控制信号在发光阶段T30始终维持在低电平，而第一发光控制晶体管T5和第二发光控制晶体管T6的发光控制信号在发光阶段T30总体上维持在低电平，并且可以每隔预定时长上跳一次高电平(如图2C所示)，以降低发光元件121的发光时间，以在短时间内降低发光元件121的发光亮度，从而可以降低该像素电路的功耗。由于视觉暂留现象，用户察觉不到发光元件121的亮度变化。因此，在发光阶段T30，防漏电晶体管T8与第一发光控制晶体管T5和第二发光控制晶体管T6的驱动时序可以不相同，因此采用防漏电控制信号线EM2对防漏电晶体管T8进行单独控制。
图3为本公开一些实施例提供的一种像素电路的布局示意图，图4A-4O为本公开一些实施例提供的一种像素电路的各层的示意图。例如，如图3和4A-4O所示，以1个像素电路120的层叠结构为例进行介绍。
图3为图2A所示的像素电路的布局示意图，显示基板可以包括第一有源半导体层、第一导电层、第二导电层、第二有源半导体层、第三导电层、源漏极金属层、第四导电层和阳极层。图4A-4O为本公开一些实施例提供的一种像素电路的各个结构层的示意图，其中，图4A为第一有源半导体层310的示意图，图4B为第一导电层320的示意图，图4C为第一有源半导体层310和第一导电层320交叠的示意图，图4D为第二导电层330的示意图，图4E为第二导电层330与图4C所示的层叠结构交叠的示意图，图4F为第二有源半导体层340的示意图，图4G为第三导电层350的示意图，图4H为第二有源半导体层340和第三导电层350与图4E所示的层叠结构交叠的示意图，图4I为源漏极金属层360的示意图，图4J为绝缘层过孔的示意图，图4K为源漏极金属层360与绝缘层过孔交叠的示意图，图4L为源漏极金属层360与图4H所示的层叠结构交叠的示意图，图4M为源漏极金属层360和第四导电层370之间的绝缘层过孔的示意图，图4N示出了第四导电层370的示意图，图4O示出了第四导电层370与图4L所示的层叠结构交叠的示意图。
例如，在垂直于衬底基板10的方向上，第一有源半导体层310位于衬底基板10与第一导电层320之间，第一导电层320位于第一有源半导体层310和第二导电层330之间，第二导电层330位于第一导电层320和第二有源半导体层340之间，第二有源半导体层340位于第二导电层330和第三导电层350之间，第三导电层350位于第二有源半导体层340和源漏极金属层360之间，源漏极金属层360位于第三导电层350和第四导电层370之间，第四导电层370位于源漏极金属层360和阳极层(未示出)之间。
例如，如图3所示，第一复位信号线Re1、第一初始信号线Vinit1、扫描信号线Ga、防漏电控制信号线EM2、发光控制信号线EM1、第二复位信号线Re2和第二初始信号线Vinit2沿第一方向X延伸，且沿与第一方向X交叉的第二方向Y从上到下依次排布。
例如，在一些实施例中，第一方向X和第二方向Y彼此垂直。第一方向X可以平行于水平方向，第二方向Y可以平行于竖直方向。
例如，在第二方向Y上，存储电容Cst1位于发光控制信号线EM1和扫描信号线Ga或防漏电控制信号线EM2之间，例如，如图3所示，发光控制信号线EM1在衬底基板10上的正投影位于存储电容Cst1在衬底基板10上的正投影远离扫描信号线Ga在衬底基板10上的正投影的一侧。并且，在第二方向Y上，存储电容Cst1位于第一复位信号线Re1和第二复位信号线Re2之间，例如，如图3所示，存储电容Cst1在衬底基板上的正投影位于第一复位信号线Re1在衬底基板上的正投影和第二复位信号线Re2在衬底基板上的正投影之间。
例如，在第二方向Y上，第一初始信号线Vinit1位于第一复位信号线Re1和第二复位信号线Re2之间，例如，如图3所示，第一初始信号线Vinit1在衬底基板上的正投影位于第一复位信号线Re1在衬底基板上的正投影和第二复位信号线Re2在衬底基板上的正投影之间。例如，在第二方向Y上，第二初始信号线Vinit2位于第二复位信号线Re2远离第一复位信号线Re1的一侧，例如，如图3所示，第二初始信号线Vinit2在衬底基板上的正投影位于第二复位信号线Re2在衬底基板上的正投影远离第一复位信号线Re1在衬底基板上的正投影的一侧。
例如，防漏电控制信号线EM2沿第一方向X延伸。在第二方向Y上，防漏电控制信号线EM2位于扫描信号线Ga和存储电容Cst1之间，例如，如图3所示，防漏电控制信号线EM2在衬底基板10上的正投影位于扫描信号线Ga在衬底基板10上的正投影和存储电容Cst1在衬底基板10上的正投影之间。
例如，如图3所示，第一电压线VDD包括沿第二方向Y延伸的第一子电压线VDD1和沿第一方向X延伸的第二子电压线VDD2，第一子电压线VDD1和第二子电压线VDD2位于不同层，例如，第二子电压线VDD2位于第二导电层330，第一子电压线VDD1位于第四导电层370，位于不同层的第一子电压线VDD1和第二子电压线VDD2通过贯穿绝缘层的过孔连接，使得第一电压线VDD在衬底基板上网格化布线，也就是说，在整个显示基板上，第一子电压线VDD1和第二子电压线VDD2呈网格状排列，从而第一电压线VDD的电阻较小、压降较低，进而可以提高第一电压线VDD提供的电源电压的稳定性。
例如，数据线Vda沿第二方向Y延伸,数据线Vda和第一子电压线VDD1沿第一方向X排布。
例如，如图3所示，在第一方向X上，数据写入晶体管T4和第一发光控制晶体管T5位于存储电容Cst1的一侧，例如图3所示的左侧。第一复位晶体管T1、阈值补偿晶体管T2、第二发光控制晶体管T6和第二复位晶体管T7位于存储电容Cst1的另一侧，例如图3所示的右侧。在第二方向Y上，数据写入晶体管T4、第一复位晶体管T1和阈值补偿晶体管位于存储电容Cst1的一侧，例如图3所示的上侧。第一发光控制晶体管T5、第二发光控制晶体管T6和第二复位晶体管T7位于存储电容Cst1的另一侧，例如图3所示的下侧。
例如，如图3所示，在第一方向X上，防漏电晶体管T8位于阈值补偿晶体管T2远离数据写入晶体管T4的一侧。例如，防漏电晶体管T8在衬底基板上的正投影位于阈值补偿晶体管T2在衬底基板上的正投影远离数据写入晶体管T4在衬底基板上的正投影的一侧。在第二方向Y上，防漏电晶体管T8位于存储电容Cst1远离发光控制信号线EM1的一侧，例如，防漏电晶体管T8在衬底基板上的正投影位于存储电容Cst1在衬底基板上的正投影远离发光控制信号线EM1在衬底基板上的正投影的一侧。阈值补偿晶体管T2、数据写入晶体管T4和防漏电晶体管T8整体上沿第二方向Y延伸并沿第一方向X排布。
例如，如图3所示，在第一方向X上，寄生电容Cst2位于数据写入晶体管T4和阈值补偿晶体管T2之间。例如，寄生电容Cst2在衬底基板上的正投影位于数据写入晶体管T4在衬底基板上的正投影和阈值补偿晶体管T2在衬底基板上的正投影之间。在第二方向Y上，寄生电容Cst2位于存储电容Cst1远离发光控制信号线EM1的一侧。例如，寄生电容Cst2在衬底基板上的正投影位于存储电容Cst1在衬底基板上的正投影远离发光控制信号线EM1在衬底基板上的正投影的一侧。寄生电容Cst2在衬底基板上的正投影与扫描信号线Ga在衬底基板上的正投影至少部分重叠。
例如，图4A中示出了第一有源半导体层310，如图4A所示，第一有源半导体层310可采用半导体材料图案化形成在衬底基板上。第一有源半导体层包括晶体管T1-T7的有源层A1-A7，晶体管T1-T7的有源层位于同一层。第一复位晶体管T1的有源层A1、阈值补偿晶体管T2的有源层A2、第二发光控制晶体管T6的有源层A6、第二复位晶体管T7的有源层A7可以一体形成，且与驱动晶体管T3的有源层A3、数据写入晶体管T4的有源层A4和第一发光控制晶体管T5的有源层A5可以一体形成。每个晶体管的有源层可包括源极区、漏极区以及位于源极区和漏极区之间的沟道区。
例如，在第一方向X上，数据写入晶体管T4的有源层A4和第一发光控制晶体管T5的有源层A5位于驱动晶体管T3的有源层A3的第一侧，例如图4A所示的左侧。第一复位晶体管T1的有源层A1、阈值补偿晶体管T2的有源层A2、第二发光控制晶体管T6的有源层A6和第二复位晶体管T7的有源层A7位于驱动晶体管T3的有源层A3的第二侧，例如图4A所示的右侧。
例如，在第二方向Y上，第一复位晶体管T1的有源层A1、阈值补偿晶体管T2的有源层A2和数据写入晶体管T4的有源层A4位于驱动晶体管T3的有源层A3的第三侧，例如图4A所示的上侧。第一发光控制晶体管T5的有源层A5、第二发光控制晶体管T6的有源层A6和第二复位晶体管T7的有源层A7位于驱动晶体管T3的有源层A3的第四侧，例如图4A所示的下侧。
例如，有源半导体层310可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区和漏极区可为掺杂有n型杂质或p型杂质的区域。在本公开实施例中，掺杂的源极区对应晶体管的源极，掺杂的漏极区对应晶体管的漏极。
例如，图4B中示出了第一导电层320，如图4B所示，第一复位信号线Re1、第二复位信号线Re2、发光控制信号线EM1、扫描信号线Ga均位于第一导电层320。此外，第一导电层320还可以包括存储电容Cst1的第一电极板CC1以及第一复位晶体管T1的栅极、阈值补偿晶体管T2的栅极、数据写入晶体管T4的栅极、第一发光控制晶体管T5的栅极、第二发光控制晶体管T6的栅极、第二复位晶体管T7的栅极和驱动晶体管T3的栅极。此外，第一导电层320还可以包括寄生电容Cst2的第一电极板CCa。
例如，扫描信号线Ga与阈值补偿晶体管T2的栅极和数据写入晶体管T4的栅极电连接，以用于控制阈值补偿晶体管T2和数据写入晶体管T4导通或截止；发光控制信号线EM1与第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极电连接，以用于控制第一发光控制晶体管T5和第二发光控制晶体管T6导通或截止；第一复位信号线Re1与第一复位晶体管T1的栅极电连接，以用于控制第一复位晶体管T1导通或截止；第二复位信号线Re2与第二复位晶体管T7的栅极电连接，以用于控制第二复位晶体管T7导通或截止。
例如，如图4B所示，扫描信号线Ga与寄生电容的第一电极板CCa连接，例如寄生电容的第一电极板CCa与扫描信号线Ga一体形成。
例如，图4C示出了第一导电层320与第一有源半导体层310的层叠位置关系的示意图。如图4C所示，扫描信号线Ga与阈值补偿晶体管T2的有源层A2和数据写入晶体管T4的有源层A4交叠。发光控制信号线EM1与第一发光控制晶体管T5的有源层A5和第二发光控制晶体管T6的有源层A6交叠。第一复位信号线Re1与第一复位晶体管T1的有源层A1交叠，第二复位信号线Re2与第二复位晶体管T7的有源层A7交叠。存储电容的第一电极板CC1与驱动晶体管T3的有源层A3交叠。
例如，如图4C所示，阈值补偿晶体管T2的栅极和数据写入晶体管T4的栅极与扫描信号线Ga一体形成，且阈值补偿晶体管T2的栅极和数据写入晶体管T4的栅极在第一方向上平行，阈值补偿晶体管T2的栅极可以为扫描信号线Ga与阈值补偿晶体管T2的有源层A2交叠的部分，数据写入晶体管T4的栅极可以为扫描信号线Ga与数据写入晶体管T4的有源层A4交叠的部分。第一发光控制晶体管T5栅极和第二发光控制晶体管T6的栅极与发光控制信号线EM1一体形成，第一发光控制晶体管T5栅极可以为发光控制信号线EM1与第一发光控制晶体管T5的有源层A5交叠的部分，第二发光控制晶体管T6栅极可以为发光控制信号线EM1与第二发光控制晶体管T6的有源层A6交叠的部分。第一复位晶体管T1的栅极与第一复位信号线Re1一体形成，第一复位晶体管T1的栅极可以为第一复位信号线Re1与第一复位晶体管T1的有源层A1交叠的部分。第二复位晶体管T7的栅极与第二复位信号线Re2一体形成，第二复位晶体管T7的栅极可以为第二复位信号线Re2与第二复位晶体管T2的有源层A2交叠的部分。驱动晶体管T3的栅极可为存储电容Cst1的第一电极板CC1，即驱动晶体管T3的栅极与存储电容的第一电极板CC1一体形成。
例如，第一复位信号线Re1与第y行像素电路的第一复位晶体管T1的栅极和第y-1行像素电路的第二复位晶体管T7的栅极一体形成，也就是说，第一复位信号线Re1与本行子像素中的第一复位晶体管T1的栅极以及上一行子像素中的第二复位晶体管T7的栅极一体形成。
例如，所述第二复位信号线Re2与第y+1行像素电路的第一复位晶体管T1的栅极和第y行像素电路的第二复位晶体管T7的栅极一体形成，也就是说，第二复位信号线Re2与本行子像素中的第二复位晶体管T7的栅极以及下一行子像素中的第一复位晶体管T1的栅极一体形成。
例如，如图4C所示，在垂直于衬底基板10的方向上，第一有源半导体层310的被存储电容Cst1的第一电极板CC1覆盖的部分为驱动晶体管T3的有源层沟道区，驱动晶体管T3的有源层沟道区可以呈“几”字型。第一有源半导体层310的被发光控制信号线EM1覆盖的部分为第一发光控制晶体管T5的有源层沟道区和第二发光控制晶体管T6的有源层沟道区。第一有源半导体层310的被扫描信号线Ga覆盖的部分为阈值补偿晶体管T2的有源层沟道区和数据写入晶体管T4有源层沟道区。第一有源半导体层310的被第一复位信号线Re1覆盖的部分为第一复位晶体管T1的有源层沟道区。第一有源半导体层310的被第二复位信号线Re2覆盖的部分为第二复位晶体管T7的有源层沟道区。
例如，如图3和图4C所示，在第一方向X上，阈值补偿晶体管T2的有源层A2和数据写入晶体管T4的有源层A4在衬底基板上的正投影分别位于存储电容Cst1在衬底基板上的正投影的两侧。驱动晶体管T3的有源层A3在衬底基板上的正投影位于数据写入晶体管T4的有源层A4在衬底基板上的正投影和阈值补偿晶体管T2的有源层A2在衬底基板上的正投影之间。驱动晶体管T3的有源层A3在衬底基板上的正投影位于数据写入晶体管T4的有源层A4和第一发光控制晶体管T5的有源层A5在衬底基板上的正投影与第二发光控制晶体管T6的有源层A6和阈值补偿晶体管T2的有源层A2在衬底基板上的正投影之间。
例如，在第二方向Y上，第一复位晶体管T1的有源层A1在衬底基板上的正投影位于阈值补偿晶体管T2的有源层A2在衬底基板上的正投影远离存储电容Cst1在衬底基板上的正投影的一侧。第二复位晶体管T7的有源层A7在衬底基板上的正投影位于第二发光控制晶体管T6的有源层A6在所述衬底基板上的正投影远离所述第一复位晶体管T1的有源层A1在衬底基板上的正投影的一侧。
例如，如图4C所示，在第二方向Y上，第一复位晶体管T1的栅极、阈值补偿晶体管T2的栅极和数据写入晶体管T4的栅极均位于驱动晶体管T3的栅极的第一侧，例如，图4C所示的上侧；第二复位晶体管T7的栅极、第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极位于驱动晶体管T3的栅极的第二侧，例如，图4C所示的下侧。
例如，在一些示例中，防漏电晶体管T8的栅极和防漏电控制信号线EM2一体形成。在第二方向Y上，防漏电晶体管T8的栅极位于驱动晶体管T3的栅极远离第二发光控制晶体管T6的栅极的一侧，例如，图3所示的上侧。防漏电控制信号线EM2包括第一子控制信号线EM21和第二子控制信号线EM22。
图4D示出了第二导电层330的示意图，如图4D所示，第二导电层330包括存储电容的第二电极板CC2和第一子控制信号线EM21，存储电容的第二电极板CC2与第二子电压线VDD2一体形成。第一子控制信号线EM21沿第一方向X延伸。
图4E为第一有源半导体层310、第一导电层320和第二导电层330的层叠位置关系的示意图。如图4C和4E所示，存储电容的第二电极板CC2在衬底基板上的正投影与存储电容的第一电极板CC1在衬底基板上的正投影至少部分重叠。如图4C和4E所示，在第二方向Y，第一子控制信号线EM21位于第二电极板CC2和扫描信号线Ga之间。例如，第一子控制信号线EM21在衬底基板上的正投影位于第二电极板CC2在衬底基板上的正投影和扫描信号线Ga在衬底基板上的正投影之间。
图4F示出了第二有源半导体层340的示意图，如图4F所示，第二有源半导体层340包括防漏电晶体管T8的有源层A8、存储电容的第三电极板CC3和寄生电容的第二电极板CCb。第二有源半导体层340的材料例如为氧化物半导体材料，该氧化物半导体材料例如为铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)材料等，本公开的实施例对此不作限制。即漏电晶体管的有源层A8、存储电容的第三电极板CC3和寄生电容的第二电极板CCb的材料包括氧化物半导体材料。例如，仅第二有源半导体层340采用氧化物半导体材料，即在晶体管T1～T8中，该氧化物半导体材料例如仅存在于防漏电晶体管T8中。
例如，防漏电晶体管T8采用氧化物半导体薄膜晶体管，晶体管T1～T7采用多晶硅薄膜晶体管，防漏电晶体管T8的有源层A8与晶体管T1～T7的有源层A1～A7位于不同层，即氧化物半导体薄膜晶体管与多晶硅薄膜晶体管所在膜层不同。
例如，如图3、图4C和图4F所示，防漏电晶体管T8的有源层A8、阈值补偿晶体管T2的有源层A2和数据写入晶体管T4的有源层A4均沿第二方向Y延伸，且沿第一方向X并排设置。例如，阈值补偿晶体管T2的有源层A2的部分区域具有突出部和弯折部，但整体上沿第二方向Y延伸。防漏电晶体管的有源层A8在衬底基板上的正投影位于阈值补偿晶体管的有源层A2在衬底基板上的正投影远离数据写入晶体管的有源层A4在衬底基板上的正投影的一侧。基于阈值补偿晶体管T2的有源层A2与防漏电晶体管T8的有源层A8的延伸方向和相对位置，可以节省像素电路的占用面积，并且便于将防漏电晶体管T8的两极分别与阈值补偿晶体管T2和存储电容连接，避免绕线，进一步减小占用面积。
图4G示出了第三导电层340的示意图，如图4G所示，第三导电层340包括第二子控制信号线EM22，第二子控制信号线EM22沿第一方向X延伸。
例如，防漏电控制信号线EM2包括第一子控制信号线EM21和第二子控制信号线EM22，第一子控制信号线EM21位于第二导电层330，第二子控制信号线EM22位于第三导电层350，并且如图4H所示，第一子控制信号线EM21在衬底基板上的正投影与第二子控制信号线EM22在衬底基板上的正投影至少部分重叠。
图4H为在图4E的基础上层叠第二有源半导体层340和第三导电层350的示意图。如图4H所示，在垂直于衬底基板的方向上，第一子控制信号线EM21和第二子控制信号线EM22与防漏电晶体管T8的有源层A8至少部分交叠。
例如，图5A的B-B`部分示出了对应于图3中防漏电晶体管T8的截面结构示意图。如图4H和图5A的B-B`部分所示，防漏电晶体管T8的栅极包括第一栅极gc81和第二栅极gc82，第一栅极gc81与第一子控制信号线EM21一体形成，第一栅极gc81可以为第一子控制信号线EM21与防漏电晶体管T8的有源层A8交叠的部分。第二栅极gc82与第二子控制信号线EM22一体形成，第二栅极gc82可以为第二子控制信号线EM22与防漏电晶体管T8的有源层A8交叠的部分。在垂直于衬底基板的方向上，防漏电晶体管的有源层A8位于第一栅极gc81和第二栅极gc82之间。基于这一方案，将防漏电晶体管T8实现为双栅晶体管，可以提高防漏电晶体管T8的信任性，例如可以提升其耐高温高湿的性能，并且防漏电晶体管T8的两个栅极与有源层A8在垂直于衬底基板的方向上排布，可以节省占用面积。
例如，图5A的C-C`部分示出了对应于图3中存储电容Cst1的截面结构示意图，如图4H和图5A的C-C`部分所示，存储电容的第一电极板CC1位于第一导电层320。如图4D和图5A的C-C`部分所示，存储电容的第二电极板CC2位于第二导电层330。如图4F和图5A的C-C`部分所示，第三电极板CC3位于第二有源半导体层340，在垂直于衬底基板的方向上，第一电极板CC1、第二电极板CC2和第三电极板CC3至少部分重叠以形成存储电容Cst1。
例如，如图4F和4H所示，寄生电容的第二电极板CCb位于第二有源半导体层340，与存储电容的第三电极板CC3位于同一层。寄生电容的第一电极板CCa与扫描信号线Ga一体形成，寄生电容的第二电极板CCb与寄生电容的第一电极板CCa在垂直于衬底基板的方向上至少部分交叠，以形成寄生电容Cst2。寄生电容的第二电极板CCb在衬底基板上的正投影位于阈值补偿晶体管T2的有源层在衬底基板上的正投影和数据写入晶体管T4的有源层在衬底基板上的正投影之间。
例如，在第一有源半导体层310、第一导电层320、第二导电层330、第二有源半导体层340、第三导电层350、源漏极金属层360、第四导电层370和阳极层(未示出)中的每相邻两层之间布设至少一层绝缘层。例如，如图5A所示，第一有源半导体层310和第一导电层320之间具有第一绝缘层510，第一导电层320和第二导电层330之间具有第二绝缘层520，第二导电层330和第二有源半导体层340之间具有第三绝缘层530和缓冲层540，第二有源半导体层340和第三导电层350之间具有第四绝缘层550，第三导电层350和源漏极金属层360之间具有第五绝缘层560，源漏极金属层360和第四导电层370之间具有第六绝缘层570，第四导电层370和阳极层之间具有平坦化层580。
例如，第一绝缘层510至第六绝缘层570、缓冲层540和平坦化层580均采用绝缘材料制备，例如氮化硅、氧化硅、氮氧化硅等无机绝缘材料，或其它适合的材料，因而缓冲层540和平坦化层580也可作为绝缘层。
图4I示出了源漏极金属层360的示意图，源漏极金属层360包括第一连接电极Co1、第二连接电极Co2、第三连接电极Co3、第四连接电极Co4、第五连接电极Co5、第一初始信号线Vinit1和第二初始信号线Vinit1。
图4J示出了绝缘层过孔的示意图，多个绝缘层过孔V21～V28和V31～V34中的每个贯穿多个绝缘层。图4K示出了源漏极金属层360与绝缘层过孔层叠的示意图，图4L为在图4H的基础上层叠源漏极金属层360的示意图。
如图4I至图4L所示，第一复位晶体管T1的第一极sc1和阈值补偿晶体管T2的第一极sc2为同一个电极，第一连接电极Co1的第一端与第一复位晶体管T1的第一极sc1和阈值补偿晶体管T2的第一极sc2一体形成，且通过贯穿绝缘层的过孔V21连接至阈值补偿晶体管T2的有源层A2和第一复位晶体管T1的有源层A1。第一连接电极Co1的第二端与防漏电晶体管T8的第一极fc8一体形成，且通过贯穿绝缘层的过孔V31与防漏电晶体管T8的有源层A8连接。
例如，过孔V21贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560和缓冲层540，以使第一连接电极Co1的第一端连接至第一有源半导体层310中与阈值补偿晶体管T2对应的源极区或漏极区。过孔V31贯穿源漏极金属层360和第二有源半导体层340之间的绝缘层，即第四绝缘层550和第五绝缘层560，以使第一连接电极Co1的第二端连接至第二有源半导体层340中与防漏电晶体管T8对应的源极区或漏极区。
例如，第二连接电极Co2的第一端与防漏电晶体管T8的第二极sc8一体形成，且通过贯穿绝缘层的过孔V32连接至防漏电晶体管T8的有源层A8。第二连接电极Co2的第二端通过贯穿绝缘层的过孔V24与存储电容的第一电极板CC1连接，第二连接电极的第三端通过贯穿绝缘层的过孔V33与存储电容的第三电极板CC3连接。
例如，过孔V32贯穿源漏极金属层360与第二有源半导体层340之间的绝缘层，即第四绝缘层550和第五绝缘层560，以使第二连接电极Co2的第一端连接至第二有源半导体层340中与防漏电晶体管T8对应的源极区或漏极区。过孔V33贯穿源漏极金属层360与第二有源半导体层340之间的绝缘层，即第四绝缘层550和第五绝缘层560，以使第二连接电极Co2的第三端连接至第二有源半导体层340中的第三电极板CC3。
例如，过孔V24贯穿源漏极金属层360与第一导电层320之间的绝缘层，即第二绝缘层510至第五绝缘层560和缓冲层540。例如，如图4D所示，存储电容的第二电极板CC2开设有第一导电层过孔V11，如图4F所示，存储电容的第三电极板CC3开设有第二导电层过孔V12。在垂直于衬底基板的方向上，第一导电层过孔V11、第二导电层过孔V12与绝缘层过孔V24至少部分重叠。如图5A所示，第二连接电极Co2的第二端通过第二绝缘层510至第五绝缘层560和缓冲层540的过孔V24、第一导电层的过孔V11和第二导电层的过孔V12连接至第一导电层320中的存储电容第一电极板CC1。
例如，图5B为本公开一些实施例提供的另一截面示意图，该图5B与图5A的区别在于C-C`部分，如图5B所示，第三电极板CC3上可以不设置过孔，可以使第一电极板CC1和第三电极板CC3通过过孔连接，例如，可以在第三电极板CC3和第一电极板CC1之间的绝缘层(第二绝缘层520、第三绝缘层530和缓冲层540)中设置贯穿的绝缘层过孔，第三电极板CC3可以通过该绝缘层过孔和第二电极板CC2的过孔与第一导电层320中的第一电极板CC1连接。由于第三电极板CC3与第二连接电极Co2连接，因而可以实现第一电极板CC1与第二连接电极Co2的连接。
例如，图5C为本公开一些实施例提供的另一截面示意图，该图5C与图5A和图5B的区别在于C-C`部分，如图5C所示，可以在第二连接电极Co2上设置与第一电极板CC1重叠且与第三电极板CC3不重叠的区域，在该区域对应的绝缘层(第二绝缘层520至第五绝缘层560和缓冲层540)中设置贯穿的绝缘层过孔，第二连接电极Co2通过该绝缘层过孔与第一导电层320中的第一电极板CC1连接，而无需穿过第三电极板CC3，无需在第三电极板CC3上设置过孔。
如图5C所示，在一些实施例中，还可以在第二连接电极Co2上设置与第一电极板CC1重叠且与第三电极板CC3和第二电极板CC2均不重叠的区域，在该区域对应的绝缘层(第二绝缘层520至第五绝缘层560和缓冲层540)中设置贯穿的绝缘层过孔，第二连接电极Co2通过该绝缘层过孔直接与第一导电层320中的第一电极板CC1连接，而无需穿过第三电极板CC3和第二电极板CC2，无需在第三电极板CC3和第二电极板CC2上设置过孔。
例如，寄生电容的第二电极板CCb通过贯穿绝缘层的过孔V34与第二连接电极Co2的第四端连接。过孔V34贯穿源漏极金属层360与第二有源半导体层340之间的绝缘层，即第四绝缘层550和第五绝缘层560，以使第二连接电极Co2的第四端连接至第二有源半导体层340中的寄生电容的第二电极板CCb。
例如，第三连接电极Co3的第一端与第一发光控制晶体管T5的第一极fc5一体形成，且通过贯穿绝缘层的过孔V26连接至第一发光控制晶体管T5的有源层A5，第三连接电极Co3的第二端通过贯穿绝缘层的过孔V25和存储电容的第二电极板CC2连接。
例如，过孔V26贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560和缓冲层540，以使第三连接电极Co3的第一端连接至第一有源半导体层310中与第一发光控制晶体管T5对应的源极区或漏极区。过孔V25贯穿源漏极金属层360和第二导电层330之间的绝缘层，即第三绝缘层530至第五绝缘层560和缓冲层540，以使第三连接电极Co3的第二端连接至第二导电层320中的第二电极板CC2。
例如，第四连接电极Co4与数据写入晶体管T4的第一极sc4一体形成，并且通过贯穿绝缘层的过孔V22与数据写入晶体管T4的有源层A4连接。例如，过孔V22贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560，以使第四连接电极Co4的第一端连接至第一有源半导体层310中与数据写入晶体管T4对应的源极区或漏极区。
例如，第五连接电极Co5与第二发光控制晶体管T6的第一极sc6一体形成，并通过贯穿绝缘层的过孔V27与第二发光控制晶体管T6的有源层A6连接。过孔V27贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560，以使第五连接电极Co5的第一端连接至第一有源半导体层310中与第二发光控制晶体管T6对应的源极区或漏极区。
例如，第一初始信号线Vinit1与第一复位晶体管T1的第二极fc1一体形成，并通过贯穿绝缘层的过孔V21与第一复位晶体管T1的有源层A1连接。例如，过孔V21贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560和缓冲层540，以使第一初始信号线Vinit1连接至第一有源半导体层310中与第一复位晶体管T1对应的源极区或漏极区。
例如，第一初始信号线Vinit1沿第一方向X延伸，第一初始信号线Vinit1在衬底基板上的正投影位于第一复位信号线Re1在衬底基板上的正投影和第二复位信号线Re2在衬底基板上的正投影之间。
例如，第一初始信号线Vinit1与第y行像素电路的第一复位晶体管T1的第二极和第y-1行像素电路的第二复位晶体管T7的第一极一体形成，也就是说，第一初始信号线Vinit1与本行子像素中的第一复位晶体管T1的第二极以及上一行子像素中的第二复位晶体管T7的第一极一体形成。
例如，第二初始信号线Vinit2与第二复位晶体管T7的第一极fc7一体形成，并通过贯穿绝缘层的过孔V28与第二复位晶体管T2的有源层A2连接。例如，过孔V28贯穿源漏极金属层360和第一有源半导体层310之间的绝缘层，即第一绝缘层510至第五绝缘层560，以使第二初始信号线Vinit2连接至第一有源半导体层310中与第二复位晶体管T7对应的源极区或漏极区。
例如，第二初始信号线Vinit2沿第一方向X延伸，第二初始信号线Vinit2在衬底基板上的正投影位于第二复位信号线Re2在衬底基板上的正投影远离第一复位信号线Re1在衬底基板上的正投影的一侧。
例如，第二初始信号线Vinit2与第y+1行像素电路的第一复位晶体管T1的第二极和第y行像素电路的第二复位晶体管T7的第一极一体形成，也就是说，第一初始信号线Vinit1与本行子像素中的第二复位晶体管T7的第一极以及下一行子像素中的第一复位晶体管T1的第二极一体形成。
例如，第一初始信号线Vinit1和第二初始信号线Vinit2可以通过沿第二方向Y延伸的连接走线连接，连接走线例如可以设置于第四导电层或者其他层，连接走线可以通过贯穿绝缘层的过孔与第一初始信号线Vinit1和第二初始信号线Vinit2连接，以使得第一子初始信号线Vinit1和第二子初始信号线Vinit2电连接。在本公开的实施例中，通过采用跳线连接的方式连接位于不同层的竖向延伸的连接走线和横向延伸的第一子初始信号线Vinit1和第二子初始信号线Vinit2，使得初始信号线Vinit在衬底基板上网格化布线，具有网状结构，从而使初始信号线Vinit的电阻较小、压降(IR drop)较低，使得初始信号线Vinit在衬底基板上的分布更加均匀，进而可以提高初始信号线Vinit提供的初始电压的稳定性。
图4M示出了源漏极金属层360和第四导电层370之间的绝缘层过孔V41～V43的示意图，图4N示出了第四导电层370与图4M所示的绝缘层过孔层叠的部分示意图，图4O为在图4L的基础上层叠第四导电层370的示意图。
如图4M至4O所示，第四导电层370包括数据线Vda、第一子电压线VDD1和第六连接电极Co6。数据线Vda与第一子电压线VDD1位于同一层，且数据线Vda和第一子电压线VDD1均沿第二方向Y延伸，数据线Vda与第一子电压线VDD1沿第一方向X排布。第六连接电极Co6与第一子电压线VDD1位于同一层，在第一方向X上，第六连接电极Co6位于第一子电压线VDD1远离数据线Vda的一侧。
例如，如图3和图4N所示，第一子电压线VDD1在衬底基板上的正投影位于数据写入晶体管T4的有源层在衬底基板上的正投影和阈值补偿晶体管T2的有源层在衬底基板上的正投影之间，且与寄生电容Cst2的第二电极板在衬底基板上的正投影至少部分重叠，第一子电压线VDD1还与存储电容Cst1在衬底基板上的正投影至少部分重叠。
例如，如图4K和4N所示，第一子电压线VDD1具有第一突出部P1，第三连接电极Co3的第三端通过贯穿绝缘层的过孔V42和第一子电压线VDD1的第一突出部P1连接，过孔V42贯穿第六绝缘层570。第一子电压线VDD1与源漏极金属层360的第三连接电极Co3，并且第三连接电极Co3连接第一发光控制晶体管T5的第一极fc5和存储电容的第二电极板CC2，以使第一子电压线VDD1与第一发光控制晶体管T5的第一极fc5和存储电容的第二电极板CC2电连接。
例如，如图4K、4N和4O所示，第一子电压线VDD1还具有第二突出部P2，第二突出部P2为“回”字型，第二突出部P2在衬底基板上的正投影与防漏电晶体管T8的有源层A8在衬底基板上的正投影至少部分重叠，以为防漏电晶体管T8挡光。防漏电晶体管T8为氧化物半导体薄膜晶体管，氧化物半导体薄膜晶体管对光照较为敏感，第二突出部P2覆盖于防漏电晶体管T8上，可以为防漏电晶体管T8挡光，减小光照对防漏电晶体管T8的影响。
例如，如图4K、4N和4O所示，数据线Vda在衬底基板的正投影与数据写入晶体管T4的有源层在衬底基板上的正投影和第一发光控制晶体管T5的有源层在衬底基板上的正投影至少部分重叠。例如，数据线Vda靠近数据写入晶体管T4的有源层A4和第一发光控制晶体管T5的有源层A5，从而有利于数据线Vda和数据写入晶体管T4的连接，避免绕线，减小显示面板的尺寸。
例如，如图4K、4N和4O所示，第四连接电极Co4通过贯穿绝缘层的过孔V41与数据线Vda连接，过孔V41贯穿第六绝缘层570。第四连接电极Co4具有第三突出部P3，在垂直于衬底基板的方向上，第三突出部P3与绝缘层的过孔V41至少部分重叠，数据线Vda的第三突出部P3通过过孔V41与第四连接电极Co4上的数据写入晶体管的第一极sc4连接，以将数据线Vda与数据写入晶体管T4的第一极sc4电连接。过孔V41在衬底基板上的正投影与过孔V22在垂直于衬底基板的方向上可以至少部分重叠，当然本公开的实施例不限于此。
例如，如图4K、4N和4O所示，第五连接电极Co5和第六连接电极Co6在垂直于衬底基板的方向上至少部分重叠，第五连接电极Co5通过贯穿绝缘层的过孔V43与第六连接电极Co6连接，过孔V43贯穿第六绝缘层570。过孔V43在衬底基板上的正投影与过孔V21在垂直于衬底基板的方向上可以至少部分重叠，当然本公开的实施例不限于此。
图5A的A-A`部分示出了对应于图3中第二发光控制晶体管T6的截面结构示意图，如图4O和图5A的A-A`部分所示，第六连接电极Co6通过贯穿绝缘层的过孔V51与发光元件121的第一端(例如第一电极)连接，例如，过孔V51贯穿平坦层580，因而使第二发光控制晶体管T6的第一极sc6通过第六连接电极Co6连接至发光元件121的第一电极。
例如，如图4K所示，在第二方向Y上，过孔V51在衬底基板上的正投影和发光控制信号线EM1在衬底基板上的正投影至少部分重叠，当然本公开的实施例不限于此，过孔V51的位置可以灵活设置，可以适应于各种像素排布的像素电路，此外，还可以根据发光元件的第一电极的设置位置，灵活地调整过孔V51的位置，从而使得过孔V51更靠近发光元件的第一电极，减少发光元件的第一电极的走线，发光元件的第一电极和第二发光控制晶体管T6的第一极之间的连接更加灵活。
例如，阳极层可以包括发光元件121的第一电极(即阳极)。
例如，显示面板中的多个子像素可以包括红色子像素R、蓝色子像素B和绿色子像素G。例如，红色子像素R中的发光元件121发红色光，蓝色子像素B中的发光元件121发蓝色光，绿色子像素G中的发光元件121发绿色光。例如，一个蓝色子像素B的第一电极的面积大于一个绿色子像素G的第一电极的面积，且大于一个红色子像素R的第一电极的面积。
图5A包括三部分：A-A`部分、B-B`部分和C-C`部分，A-A`部分为对应于图3中第二发光控制晶体管T6(即图4O中截线A-A`处)的截面结构示意图，B-B`部分为对应于图3中防漏电晶体管T8(即图4O中截线B-B`处)的截面结构示意图，C-C`部分为对应于图3中存储电容Cst1(即图4O中截线C-C`处)的截面结构示意图。图5A为这三部分界面结构拼接的示意图。
例如，如图5A所示，衬底基板10包括多层结构，多层结构均为柔性材料制备。
例如，衬底基板10上形成有源半导体层310，图5A示出了有源半导体层310中的第二发光控制晶体管T6的有源层A6。
例如，在有源半导体层310的衬底基板10的一侧形成第一绝缘层510，在第一绝缘层510的远离有源半导体层310的一侧形成第一导电层320，图5A示出了第一导电层320中的发光控制信号线EM1和存储电容的第一电极板CC1。
例如，在第一导电层320的远离第一绝缘层510的一侧形成第二绝缘层520，在第二绝缘层520的远离第一导电层320的一侧形成第二导电层330，图5A示出了第二导电层330中的防漏电晶体管T8的第一栅极gc81(第一子控制信号线EM21)和存储电容的第二电极板CC2。
例如，在第二导电层330的远离第二绝缘层520的一侧形成第三绝缘层530，在第三绝缘层530的远离第二导电层330的一侧形成缓冲层540，在缓冲层540的远离第三绝缘层530的一侧形成第二有源半导体层340，图5A示出了第二有源半导体层340中的防漏电晶体管T8的有源层A8和存储电容的第三电极板CC3。
例如，在第二有源半导体层340的远离缓冲层540的一侧形成第四绝缘层550，在第四绝缘层550的远离第二有源半导体层340的一侧形成第三导电层350，图5A示出了第三导电层350中的防漏电晶体管的第二栅极gc81(第二子控制信号线EM22)。
例如，在第三导电层350的远离第四绝缘层550的一侧形成第五绝缘层560，在第五绝缘层560的远离第三导电层350的一侧形成源漏极金属层360，图5A示出了源漏极金属层360中与第二发光控制晶体管T6的有源层连接的源漏极sc6(与第五连接电极Co5一体形成)、与防漏电晶体管T8有源层连接的源漏极fc8(与第一连接电极Co1一体形成)、与存储电容的第二电极板CC2连接的第三连接电极Co3、与存储电容的第一电极板CC1和第三电极板CC3以及防漏电晶体管T8有源层连接的源漏极sc8(与第二连接电极Co2一体形成)。
例如，在源漏极金属层360的远离第五绝缘层560的一侧形成第六绝缘层570，在第六绝缘层570的远离源漏极金属层360的一侧形成第四导电层370，图5A示出了第四导电层370中与第五连接电极Co5连接的第六连接电极Co6、与第三连接电极Co3连接的第一子电压线VDD1。
例如，在第四导电层370的远离第六绝缘层570的一侧形成平坦化层580，在平坦化层580的远离第四导电层370的一侧形成发光元件121的第一电极。
图5B和图5C分别为本公开一些实施例提供的另一截面示意图，图5B和图5C与图5A的区别在于C-C`部分，具体可参见上述关于图5B和图5C的描述。
例如，显示基板100上不同子像素中的存储电容Cst1的参数可以不同。
例如，在一些实施例中，不同颜色子像素(红色子像素R、蓝色子像素B和绿色子像素G)的存储电容Cst1的参数不同，由于RGB三种颜色的子像素的亮度需求或者充电快慢的需求不同，因而，可以对三种子像素的存储电容Cst1进行差异化设置。例如可以使蓝色子像素B的存储电容Cst1的参数不同于红色子像素R的存储电容Cst1的参数，蓝色子像素B的发光元件所需的驱动电流可以大于红色子像素R的发光元件所需的驱动电流，在发光阶段，驱动晶体管的栅极电压下降可以使驱动电流升高，因而可以使蓝色子像素B的驱动晶体管的栅极电压小于红色子像素R的驱动晶体管的栅极电压，也就是说，蓝色子像素B的存储电容Cst1所需的电容值小于红色子像素R的存储电容Cst1所需的电容值。因此，可以将蓝色子像素B的存储电容Cst1的电极板的面积设置为小于红色子像素R的存储电容Cst1的电极板的面积，例如可以使蓝色子像素B的位于第二有源半导体层340的第三电极板CC3的面积小于红色子像素R的位于第二有源半导体层340的第三电极板CC3的面积，进而可以使蓝色子像素B的存储电容Cst1的电容值小于红色子像素R的存储电容Cst1的电容值，使蓝色子像素B相比于红色子像素R具有较低的充电率，以便获得较高的驱动电流以及较高的亮度。在一些实施例中，红色子像素R的存储电容Cst1的参数可以与绿色子像素G的存储电容Cst1的参数相同。
例如，一种像素排列中，红色子像素R、绿色子像素G和蓝色子像素B中对应的像素驱动电路排列为绿色子像素G对应的驱动电路为一列，红色子像素R、和蓝色子像素B中对应的驱动电路为一列。
图6为本公开一些实施例提供的部分结构层叠的示意图，例如图6为多个子像素的第二电极板CC2与第三电极板CC3层叠的示意图或者第二电极板CC2与第一电极板CC1层叠的示意图。如图6所示，多个子像素的像素电路可以按照：一列601为绿色子像素G的像素电路，与之相邻的另一列602为红色子像素R和蓝色子像素B对应的像素电路的方式间隔排列。例如，在一些实施例中，可以使G子像素(绿色子像素)的像素电路中第三电极板CC3的面积大于R/B子像素(红色子像素或蓝色子像素)的像素电路中第三电极板CC3的面积，例如将R/B子像素的像素电路中第三电极板CC3的面积由原始尺寸S缩小至尺寸S`，这样可以使G子像素的像素电路的存储电容值大于RB子像素共用的像素电路的存储电容值，使G子像素相比于RB子像素具有较高的充电率，以便获得较低的驱动电流以及较低的亮度，进而平衡G子像素过亮带来的显示差异。
在一些示例中，例如，可以使G子像素(绿色子像素)的像素电路中第一电极板CC1的面积大于R/B子像素(红色子像素或蓝色子像素)的像素电路中第一电极板CC1的面积，例如将R/B子像素的像素电路中第一电极板CC1的面积由原始尺寸S缩小至尺寸S`，这样可以使G子像素的像素电路的存储电容值大于R/B子像素对应的像素电路的存储电容值，使G子像素相比于RB子像素具有较高的充电率，以便获得较低的驱动电流以及较低的亮度，进而平衡G子像素过亮带来的显示差异。
在一些示例中，例如，继续参考图6，可以使G子像素(绿色子像素)的像素电路中第一电极板CC1，以及第三电极板CC3(图6中仅示出一者)的面积均大于R/B子像素(红色子像素或蓝色子像素)的像素电路中第一电极板CC1，以及第三电极板CC3的面积，例如将R/B子像素的像素电路中第一电极板CC1的面积由S`继续缩小，或者将R/B子像素的像素电路中第三电极板CC3的面积由S`继续缩小，以便缓解显示差异。
在一些示例中，可以使G子像素的像素电路中第一电极板CC1的面积大于R/B子像素的像素电路中第一电极板CC1的面积，例如可以缩小RB子像素对应的像素电路中第一电极板CC1的面积。
在一些示例中，可以使G子像素的像素电路中第一电极板CC1和第三电极板CC3的面积分别大于R/B子像素的像素电路中第一电极板CC1和第三电极板CC3的面积，例如可以将R/B子像素的像素电路中第一电极板CC1和第三电极板CC3的面积均缩小。
例如，在一些实施例中，参考图7，考虑到G子像素亮度高于R/B像素，所以也可以适当减小G子像素的存储电容，使得G子像素容易关断，也利于提升显示效果；例如可以将G子像素的第一电极板CC1的面积，和/或第三电极板CC3的面积设置小于R/B子像素的第一电极板CC1的面积，和/或第三电极板CC3的面积，与前述实施例类似，不再赘述。
例如，在一些实施例中，参考图8，对于显示基板应用于具有屏下摄像头的电子设备的情况，显示基板上对应于摄像头区域B的子像素的存储电容Cst1可以与其他区域A，例如正常显示区的子像素的存储电容Cst1的参数不同。例如，驱动摄像头区域的像素电路的引线材质和长短等要求与其他区域的像素电路引线不同，因此，可以对摄像头区域B的子像素的存储电容Cst1与其他区域A的子像素的存储电容Cst1进行差异化设置。例如，摄像头区域B的子像素相比于其他区域A所需的引线更长，因而电阻更大，需要更大的驱动电流，可以使摄像头区域B的子像素的存储电容Cst1的电极板的面积小于其他区域，例如可以使摄像头区域子像素的存储电容Cst1的第三电极板的面积小于其他区域，进而可以使摄像头区域子像素的存储电容Cst1的电容值小于其他区域，使摄像头区域B的子像素相比于其他区域A的具有较低的充电率，以便获得较高的驱动电流。
例如，在一些实施例中，对于显示基板应用于具有屏下摄像头的电子设备的情况，也可以同时采用G像素，以及R、B像素的存储电容Cst1的差异化设计，例如摄像头区域B的子像素采用前述实施例中G像素，以及R、B像素的存储电容Cst1的差异化设计；或者其他区域A的子像素采用前述实施例中G像素，以及R、B像素的存储电容Cst1的差异化设计，在此不再赘述。
例如，除了可以通过调整存储电容Cst1的电极板面积来调整不同子像素的存储电容Cst1性能之外，还可以通过调整不同子像素的存储电容Cst1的电极板膜厚、相邻电极板之间的间距(例如第一电极板和第二电极板之间的间距和/或第二电极板和第三电极板之间的间距)、电极板的形状等参数来调整存储电容Cst1的性能，以满足不同子像素对存储电容Cst1的不同性能要求。
本公开至少一实施例还提供一种显示面板。图9为本公开至少一实施例提供的一种显示面板的示意图。如图9所示，该显示面板700包括本公开任一实施例提供的显示基板100，例如，图1中所示的显示基板100。
例如，显示面板700可以为液晶显示面板或有机发光二极管(OLED)显示面板等。例如，当显示面板700为液晶显示面板时，显示基板100可以为阵列基板，也可以为彩膜基板。当显示面板700为有机发光二极管显示面板时，显示基板100可以为阵列基板。
例如，显示面板700可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板700不仅可以为平面面板，也可以为曲面面板，甚至球面面板。
例如，显示面板700还可以具备触控功能，即显示面板700可以为触控显示面板。
例如，显示面板700可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。
例如，该显示面板700可以为柔性显示面板，从而可以满足各种实际应用需求，例如，该显示面板700可以应用于曲面屏等。
需要说明的是，该显示面板700还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。为表示清楚、简洁，本公开的实施例并没有给出该显示面板700的全部组成单元。为实现该显示面板700的基本功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示面板700的技术效果可以参考本公开的实施例中提供的显示基板100的技术效果，这里不再赘述。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种显示基板，包括：
衬底基板以及设置在所述衬底基板上的多个子像素；
其中，所述多个子像素的每个包括发光元件和驱动所述发光元件发光的像素电路，所述像素电路包括驱动子电路、数据写入子电路、阈值补偿子电路、防漏电子电路和存储子电路；
所述驱动子电路包括控制端、第一端和第二端，且配置为控制流经所述发光元件的驱动电流；
所述数据写入子电路与所述驱动子电路的第一端、数据线和扫描信号线连接，且配置为响应于所述扫描信号线提供的栅极扫描信号将所述数据线提供的数据信号写入所述驱动子电路的第一端；
所述阈值补偿子电路与所述驱动子电路的第二端、所述防漏电子电路以及所述扫描信号线连接，且配置为响应于所述扫描信号线提供的栅极扫描信号将基于所述数据信号的补偿信号写入所述驱动子电路的控制端；
所述防漏电子电路与所述驱动子电路的控制端、所述阈值补偿子电路、所述存储子电路以及防漏电控制信号线连接，且配置为抑制所述驱动子电路的控制端的漏电；
所述存储子电路与所述驱动子电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将其保持在所述驱动子电路的控制端，
其中，所述存储子电路包括存储电容，所述存储电容包括第一电极板、第二电极板和第三电极板，所述第一电极板和所述第三电极板彼此电连接且相对于所述衬底基板位于不同层中，且所述第二电极板分别与所述第一电极板和所述第三电极板在垂直于所述衬底基板的方向上至少部分交叠。
2.根据权利要求1所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第二电极板位于所述第一电极板和所述第三电极板之间；
所述第一电极板与所述驱动子电路的控制端连接，所述第二电极板与所述第一电压线连接，所述第三电极板与所述驱动子电路的控制端连接。
3.根据权利要求1或2所述的显示基板，其中，所述阈值补偿子电路包括阈值补偿晶体管，所述数据写入子电路包括数据写入晶体管；
所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层一体形成，且所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层在所述衬底基板上的正投影分别位于所述存储电容在所述衬底基板上的正投影的两侧；
所述阈值补偿晶体管的栅极和所述数据写入晶体管的栅极在第一方向上平行，且所述阈值补偿晶体管的栅极和所述数据写入晶体管的栅极与所述扫描信号线一体形成。
4.根据权利要求3所述的显示基板，其中，所述防漏电子电路包括防漏电晶体管，所述防漏电晶体管的有源层、所述阈值补偿晶体管的有源层和所述数据写入晶体管的有源层均沿第二方向延伸，且沿所述第一方向并排设置，所述第一方向和所述第二方向交叉；
所述防漏电晶体管的有源层在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影远离所述数据写入晶体管的有源层在所述衬底基板上的正投影的一侧。
5.根据权利要求4所述的显示基板，其中，所述防漏电晶体管的栅极和所述防漏电控制信号线一体形成，所述防漏电控制信号线沿所述第一方向延伸，且所述防漏电控制信号线在所述衬底基板上的正投影位于所述扫描信号线在所述衬底基板上的正投影和所述存储电容在所述衬底基板上的正投影之间。
6.根据权利要求4所述的显示基板，其中，所述防漏电控制信号线包括第一子控制信号线和第二子控制信号线，第一子控制信号线在所述衬底基板上的正投影和所述第二子控制信号线在所述衬底基板上的正投影至少部分重叠。
7.根据权利要求6所述的显示基板，其中，所述防漏电晶体管的栅极包括第一栅极和第二栅极，
所述第一栅极与所述第一子控制信号线一体形成，所述第二栅极与第二子控制信号线一体形成，
在垂直于所述衬底基板的方向上，所述防漏电晶体管的有源层位于所述第一栅极和所述第二栅极之间。
8.根据权利要求4-7任一所述的显示基板，其中，所述防漏电晶体管的有源层与所述第三电极板位于同一层；
所述防漏电晶体管的有源层与所述第三电极板的材料包括氧化物半导体材料。
9.根据权利要求4-7任一所述的显示基板，其中，所述像素电路还包括第一复位子电路；
其中，所述第一复位子电路与所述阈值补偿子电路、所述防漏电子电路、第一初始信号线和第一复位控制信号端连接，且配置为响应于所述第一复位控制信号端接收的复位控制信号将所述第一初始信号线提供的初始电压通过所述防漏电子电路施加至所述驱动子电路的控制端。
10.根据权利要求9所述的显示基板，其中，所述第一复位子电路包括第一复位晶体管；
所述第一复位晶体管的有源层与所述阈值补偿晶体管的有源层一体形成；
所述第一复位晶体管的有源层在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影远离所述存储电容在所述衬底基板上的正投影的一侧。
11.根据权利要求10所述的显示基板，还包括：第一连接电极，
其中，所述第一连接电极的第一端与所述第一复位晶体管的第一极和所述阈值补偿晶体管的第一极一体形成，且通过贯穿绝缘层的过孔分别连接至所述阈值补偿晶体管的有源层和所述第一复位晶体管的有源层；
所述第一连接电极的第二端与所述防漏电晶体管的第一极一体形成，且通过贯穿绝缘层的过孔与所述防漏电晶体管的有源层连接。
12.根据权利要求11所述的显示基板，还包括：第二连接电极，
其中，所述第二连接电极的第一端与所述防漏电晶体管的第二极一体形成，且通过贯穿绝缘层的过孔连接至所述防漏电晶体管的有源层；
所述第二连接电极的第二端通过贯穿绝缘层的过孔与所述存储电容的第一电极板连接；
所述第二连接电极的第三端通过贯穿绝缘层的过孔与所述存储电容的第三电极板连接。
13.根据权利要求12所述的显示基板，还包括：寄生电容，与所述防漏电晶体管的第二极和所述扫描信号线连接；
其中，所述寄生电容的第一电极板与所述扫描信号线一体形成，
所述寄生电容的第二电极板与所述寄生电容的第一电极板在垂直于所述衬底基板的方向上至少部分交叠，所述寄生电容的第二电极板与所述存储电容的第三电极板位于同一层，且所述寄生电容的第二电极板在所述衬底基板上的正投影位于所述阈值补偿晶体管的有源层在所述衬底基板上的正投影和所述数据写入晶体管的有源层在所述衬底基板上的正投影之间；
所述寄生电容的第二电极板通过贯穿绝缘层的过孔与所述第二连接电极的第四端连接。
14.根据权利要求13所述的显示基板，其中，所述驱动子电路包括驱动晶体管，
所述驱动晶体管的栅极与所述存储电容的第一电极板一体形成；
所述驱动晶体管的有源层、所述数据写入晶体管的有源层和所述阈值补偿晶体管的有源层一体形成，且所述驱动晶体管的有源层在所述衬底基板上的正投影位于所述数据写入晶体管的有源层在所述衬底基板上的正投影和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间。
15.根据权利要求14所述的显示基板，其中，所述像素电路还包括第一发光控制子电路和第二发光控制子电路，
所述第一发光控制子电路和所述第一电压线、所述驱动子电路的第一端以及发光控制信号线连接，且配置为响应于所述发光控制信号线提供的发光控制信号将所述第一电压线提供的第一电压施加至所述驱动子电路的第一端；
所述第二发光控制子电路和所述驱动子电路的第二端、所述发光元件的第一端以及所述发光控制信号线连接，且配置为响应于所述发光控制信号线提供的发光控制信号，使得所述驱动电流被施加至所述发光元件的第一端；
其中，所述发光控制信号线沿所述第一方向延伸，所述发光控制信号线在所述衬底基板上的正投影位于所述存储电容在所述衬底基板上的正投影远离所述扫描信号线在所述衬底基板上的正投影的一侧。
16.根据权利要求15所述的显示基板，其中，所述第一发光控制子电路包括第一发光控制晶体管，所述第二发光控制子电路包括第二发光控制晶体管；
所述第一发光控制晶体管的有源层、所述第二发光控制晶体管的有源层、所述数据写入晶体管的有源层、所述阈值补偿晶体管的有源层和所述驱动晶体管的有源层一体形成，且所述驱动晶体管的有源层在所述衬底基板上的正投影位于所述数据写入晶体管的有源层和所述第一发光控制晶体管的有源层在所述衬底基板上的正投影与所述第二发光控制晶体管的有源层和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间。
17.根据权利要求15或16所述的显示基板，其中，所述防漏电控制信号线提供的防漏电控制信号与所述发光控制信号线提供的所述发光控制信号相同或不同。
18.根据权利要求16所述的显示基板，其中，所述第一电压线包括沿所述第二方向延伸的第一子电压线和沿所述第一方向延伸的第二子电压线，
所述第一子电压线和所述第二子电压线位于不同层；
所述第一子电压线在所述衬底基板上的正投影位于所述数据写入晶体管的有源层在所述衬底基板上的正投影和所述阈值补偿晶体管的有源层在所述衬底基板上的正投影之间，且与所述寄生电容的第二电极板在所述衬底基板上的正投影至少部分重叠；
所述第二子电压线与所述存储电容的第二电极板一体形成。
19.根据权利要求18所述的显示基板，还包括：第三连接电极，
其中，所述第三连接电极的第一端与所述第一发光控制晶体管的第一极一体形成，且通过贯穿绝缘层的过孔连接至所述第一发光控制晶体管的有源层，
所述第三连接电极的第二端通过贯穿绝缘层的过孔和所述存储电容的第二电极板连接；
所述第三连接电极的第三端通过贯穿绝缘层的过孔和所述第一子电压线的第一突出部连接。
20.根据权利要求19所述的显示基板，其中，第一子电压线还包括第二突出部，所述第二突出部为“回”字型，所述第二突出部在所述衬底基板上的正投影与所述防漏电晶体管的有源层在所述衬底基板上的正投影至少部分重叠。
21.一种显示面板，包括如权利要求1-20任一所述的显示基板。
CN202180001353.1A 2021-05-31 2021-05-31 显示基板以及显示面板 Pending CN115707364A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/097328 WO2022252029A1 (zh) 2021-05-31 2021-05-31 显示基板以及显示面板

Publications (1)

Publication Number Publication Date
CN115707364A true CN115707364A (zh) 2023-02-17

Family

ID=84323819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001353.1A Pending CN115707364A (zh) 2021-05-31 2021-05-31 显示基板以及显示面板

Country Status (6)

Country Link
US (1) US20240169911A1 (zh)
EP (1) EP4207163A4 (zh)
JP (1) JP2024522324A (zh)
KR (1) KR20240015612A (zh)
CN (1) CN115707364A (zh)
WO (1) WO2022252029A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065585B (zh) * 2012-12-19 2016-04-13 四川虹视显示技术有限公司 一种amoled像素驱动电路及其电容器结构
KR102024320B1 (ko) * 2013-05-28 2019-09-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102367462B1 (ko) * 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106710529B (zh) * 2016-12-19 2019-02-05 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN107358920B (zh) * 2017-09-08 2019-09-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法及显示装置
US10706782B2 (en) * 2018-10-26 2020-07-07 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with short one horizontal time
KR20200064230A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200145960A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 디스플레이 장치
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR20210022216A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
CN111754938B (zh) * 2020-07-24 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN116884350B (zh) * 2023-09-07 2024-01-16 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
WO2022252029A1 (zh) 2022-12-08
KR20240015612A (ko) 2024-02-05
JP2024522324A (ja) 2024-06-18
EP4207163A1 (en) 2023-07-05
US20240169911A1 (en) 2024-05-23
EP4207163A4 (en) 2023-10-04

Similar Documents

Publication Publication Date Title
CN110992880B (zh) 一种显示面板及显示装置
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
CN110910825B (zh) 一种显示面板及显示装置
US10997905B2 (en) Display panel and display device
US11961471B2 (en) Display substrate and display device
CN114830216B (zh) 像素电路、显示面板及显示装置
US11790847B2 (en) Display substrate and display device
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
CN113785348A (zh) 显示面板及显示装置
CN114530464A (zh) 阵列基板、显示面板和显示装置
CN113936606A (zh) 显示装置
CN115735244A (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN115707364A (zh) 显示基板以及显示面板
WO2022226846A1 (zh) 显示基板以及显示面板
WO2022226845A1 (zh) 显示基板以及显示面板
WO2022041227A1 (zh) 显示面板及显示装置
CN112740317B (zh) 显示装置及其制备方法
CN115836597A (zh) 显示面板及显示装置
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
WO2023225889A9 (zh) 显示基板及显示装置
WO2023272476A1 (zh) 阵列基板和显示装置
CN112703604B (zh) 显示装置及其制备方法
CN117461074A (zh) 显示基板及显示装置
CN118015987A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination