CN115664365A - 一种滤波器封装结构及其制作方法 - Google Patents
一种滤波器封装结构及其制作方法 Download PDFInfo
- Publication number
- CN115664365A CN115664365A CN202211427464.1A CN202211427464A CN115664365A CN 115664365 A CN115664365 A CN 115664365A CN 202211427464 A CN202211427464 A CN 202211427464A CN 115664365 A CN115664365 A CN 115664365A
- Authority
- CN
- China
- Prior art keywords
- carrier
- package
- packaging
- metal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000001939 inductive effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 9
- 238000004080 punching Methods 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000010137 moulding (plastic) Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
Abstract
本申请提供了一种滤波器封装结构及其制作方法，涉及器件封装技术领域。该滤波器封装结构包括电容芯片、第一封装载体、第二封装载体以及第三封装载体，电容芯片包括衬底与电容主体，电容主体位于衬底上；衬底上设置有至少一个通孔，通孔内填充有金属，且衬底的顶面与底面均设置有与金属连接的上焊盘与下焊盘；每个第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；第二封装载体与电容主体电连接；且第一封装载体和/或第二封装载体形成至少一个感性元件；电容芯片、第一封装载体以及第二封装载体均塑封于第三封装载体内。本申请提供的滤波器封装结构及其制作方法具有提升了电容与电感品质因数的效果。
Description
技术领域
本申请涉及器件封装技术领域，具体而言，涉及一种滤波器封装结构及其制作方法。
背景技术
在现代无线通信系统中，滤波器的应用极为广泛，是无线通讯射频前端中必不可少的元器件。随着5G、物联网等无线通信领域的飞速发展，滤波器的需求数量大大提升，由此对产品小型化和高性能的要求越来越高。
滤波器中重要器件包括电容与电感，而电容与电感的品质因数直接影响了滤波器的性能，但现有技术中电容与电感的品质因数普遍较低。
发明内容
本申请的目的在于提供一种滤波器封装结构及其制作方法，以解决现有技术中存在的滤波器中电容与电感的品质因数普遍较低的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供了一种滤波器封装结构，所述滤波器封装结构包括电容芯片、第一封装载体、第二封装载体以及第三封装载体，所述电容芯片包括衬底与电容主体，所述电容主体位于所述衬底上；
所述衬底上设置有至少一个通孔，所述通孔内填充有金属，且所述衬底的顶面与底面均设置有与所述金属连接的上焊盘与下焊盘；
每个所述第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；所述第二封装载体与所述电容主体电连接；且所述第一封装载体和/或所述第二封装载体形成至少一个感性元件；
所述电容芯片、所述第一封装载体以及所述第二封装载体均塑封于所述第三封装载体内。
可选地，所述第一封装载体包括第一连接桥、第二连接桥、第一金属柱、第二金属柱以及元件主体，所述第一连接桥分别与所述第一金属柱、所述元件主体电连接，所述第二连接桥分别与所述第二金属柱、所述元件主体电连接。
可选地，所述第一连接桥与所述第一金属柱形成“L”型连接结构，所述第二连接桥与所述第二金属柱也形成“L”型连接结构。
可选地，所述元件主体包括至少两个电感，所述至少两个电感之间间隔设置。
可选地，所述电容主体的表面还设置有焊盘，所述第二封装载体通过所述焊盘与所述电容主体电连接。
可选地，所述第一封装载体包括多层，多层所述第一封装载体堆叠设置。
可选地，所述衬底包括硅衬底、玻璃衬底或砷化镓衬底。
另一方面，本申请实施例还提供了一种滤波器封装结构制作方法，用于制作上述的滤波器封装结构，所述方法包括：
提供一电容芯片；
对所述电容芯片进行塑封，并形成第三封装载体；
对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体；其中，每个所述第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；所述第二封装载体与所述电容主体电连接；且所述第一封装载体和/或所述第二封装载体形成至少一个感性元件。
可选地，所述对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
沿位于电容芯片一侧的焊盘位置打第一孔，直至露出焊盘；
沿所述第一孔内填充金属，并利用电镀或溅射工艺在所述金属的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
沿位于电容芯片另一侧的焊盘位置与设定位置打第二孔，直至达到设定深度；
沿所述第二孔内填充金属，并利用电镀工艺在所述金属的表面形成横向金属层，以形成第一封装载体。
可选地，在对所述电容芯片进行塑封，并形成第三封装载体的步骤之前，所述方法还包括：
沿所述电容芯片的焊盘制作金属柱；
对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
对所述滤波器封装结的一侧进行研磨，直至露出所述金属柱；
利用电镀工艺在所述金属柱的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
对所述滤波器封装结的另一侧进行研磨，直至露出所述金属柱；
沿设定位置进行打孔，直至达到设定深度；
沿所述孔内填充金属；
利用电镀工艺在所述孔与所述金属柱的表面形成横向金属层，以形成第一封装载体。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种滤波器封装结构及其制作方法，该滤波器封装结构包括电容芯片、第一封装载体、第二封装载体以及第三封装载体，电容芯片包括衬底与电容主体，电容主体位于衬底上；衬底上设置有至少一个通孔，通孔内填充有金属，且衬底的顶面与底面均设置有与金属连接的上焊盘与下焊盘；每个第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；第二封装载体与电容主体电连接；且第一封装载体和/或第二封装载体形成至少一个感性元件；电容芯片、第一封装载体以及第二封装载体均塑封于第三封装载体内。由于本申请提供的滤波器封装结构中，衬底采用通孔的设置方式，使得第一封装载体在与衬底连接时，可与通孔对应的上焊盘和/或下焊盘电连接，因此第一封装载体的高度设置更加灵活，而第一封装载体的高度直接影响电感的品质因数，因此可以设置第一封装载体的高度为电感品质因数最高时的高度，提升了电感的品质因数。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的滤波器封装结构的第一种结构示意图。
图2为本申请实施例提供的衬底的一种剖面示意图。
图3为本申请实施例提供的衬底的一种俯视图。
图4为本申请实施例提供的滤波器封装结构的第二种结构示意图。
图5为本申请实施例提供的滤波器封装结构的第三种结构示意图。
图6为本申请实施例提供的滤波器封装结构的第四种结构示意图。
图7为本申请实施例提供的滤波器封装结构制作方法的一种示例性流程图。
图中：
100-滤波器封装结构；110-电容芯片；111-衬底；112-电容主体；120-第一封装载体；121-第一连接桥；122-第一金属柱；123-元件主体；124-第二连接桥；125-第二金属柱；130-第二封装载体；140-第三封装载体；150-上焊盘；160-下焊盘；170-焊盘；180-通孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，现有技术中的滤波器封装结构100中，电容与电感存在品质因数普遍较低的问题。
有鉴于此，本申请提供了一种滤波器封装结构100，通过在衬底111上设置通孔180的方式，实现在第一封装载体120灵活设置，进而达到提升电感的品质因数的效果。
下面对本申请提供的滤波器封装结构100进行示例性说明：
作为一种可选的实现方式，请参阅图1，滤波器封装结构100包括电容芯片110、第一封装载体120、第二封装载体130以及第三封装载体140，电容芯片110包括衬底111与电容主体112，电容主体112位于衬底111上。衬底111上设置有至少一个通孔180，通孔180内填充有金属，且衬底111的顶面与底面均设置有与金属连接的上焊盘150与下焊盘160，每个第一封装载体120分别与一个通孔180对应的上焊盘150和/或下焊盘160均电连接；第二封装载体130与电容主体112电连接；且第一封装载体120和/或第二封装载体130形成至少一个感性元件；电容芯片110、第一封装载体120以及第二封装载体130均塑封于第三封装载体140内。
由于本申请提供的滤波器封装结构100中，衬底111采用通孔180的设置方式，因此第一封装载体120的高度设置更加灵活，而第一封装载体120的高度直接影响电感的品质因数，因此可以设置第一封装载体120的高度为电感品质因数最高时的高度，提升了电感的品质因数。
其中，本申请并不对衬底111的材料进行限定，例如，衬底111可以采用玻璃衬底111、硅衬底111、砷化镓衬底111等晶圆级衬底111。并且，本申请提供电容主体112可以采用薄膜电容，其中，晶圆级薄膜电容具有线宽/线距比较小、面积小、集成度高、一致性好、电容密度高以及品质因数高的特点，因此可以达到提升电容品质因数的效果。
在实际应用中，电容主体112安装于衬底111顶面的金属上，在一种实现方式中，电容主体112的表面还设置有焊盘170，第二封装载体130通过所述焊盘170与电容主体112电连接。其中，第一封装载体120与第二封装载体130均可用于外接电路，第三封装载体140用于对电容芯片110、第一封装载体120以及第二封装载体130进行塑封。
需要说明的是，该电容芯片110可以为已经制备完成的芯片，即已经在衬底111上设置了通孔180，且在衬底111上连接有电容的芯片。其中，衬底111上设置的通孔180具有面积小、通孔180与通孔180之间距离小、线宽/线距小、高度/直径比值高以及集成度高的特点。
并且，本申请并不对衬底111上通孔180的数量进行限定，例如，通孔180的数量可以为1个，也可以为2个，当然地，也可以为更多，例如还可以为4个等。如图2与图3所示，本申请以衬底111上设置2个通孔180为例进行说明。
作为一种实现方式，第一封装载体120包括第一连接桥121、第二连接桥124、第一金属柱122、第二金属柱125以及元件主体123，第一连接桥121分别与第一金属柱122、元件主体123电连接，第二连接桥124分别与第二金属柱125、元件主体123电连接。
其中，结合图1，当第一封装载体120与通孔180对应的上焊盘150与下焊盘160均电连接时，第一金属柱122与通孔180对应的上焊盘150电连接，第二金属柱125与通孔180对应的下焊盘160电连接。请参阅图4与图5，当第一封装载体120与通孔180对应的上焊盘150或下焊盘160电连接时，则第一金属柱122与通孔180对应的上焊盘150电连接，或第二金属柱125与通孔180对应的下焊盘160电连接。
同时，作为一种实现方式，第一连接桥121与第一金属柱122形成“L”型连接结构，第二连接桥124与第二金属柱125也形成“L”型连接结构。通过L”型连接结构的Fanout的封装工艺，可以使得第一封装载体120的占用体积较小，且实现与电容芯片110的有效连接。
在一种实现方式中，元件主体123包括至少两个电感，至少两个电感之间间隔设置。影响滤波器性能的主要因素除了电感和电容自身的品质因素之外，还包括电感之间的耦合效应，当两个电感之间的间隔越大，电感之间的耦合越小，有利于提升滤波器的性能。本申请中，由于在衬底111上设置通孔180后，第一封装载体120可以分别与上焊盘150与下焊盘160电连接，因此元件主体123的高度可以设置为相对较高，在此基础上，元件主体123中电感之间的间隔可以相距较远，这样可以有效减小电感之间的耦合。
需要说明的是，本申请并不对元件主体123中电感的数量进行限定，例如，电感的数量可以为两个，也可以为4个等，当然地，也可以为1个。其中，当电感的数量为1个时，电感在元件主体123中的位置设置可以相对灵活，可以自由地调整电感的位置，以及电感自身的特征，包括内径、线圈数、线宽及线间距等，从而达到提升电感品质因数的效果。
还需要说明的是，本申请所述的电感，可以为3D立体式电感，也可以为平面电感，在此不做限定。
作为一种实现方式，第一封装载体120还可以包括多层，多层第一封装载体120堆叠设置，例如，请参阅图6，图6中第一封装载体120与第二封装载体130均包括两层，进而可以设置更多的电感，当然地，在实际应用中，还可以设置更多层数，在此不做限定。
基于上述实现方式，本申请实施例还提供了一种滤波器封装结构制作方法，用于制作上述的滤波器封装结构，请参阅图7，该方法包括：
S102，提供一电容芯片；
S104，对电容芯片进行塑封，并形成第三封装载体；
S106，对第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体；其中，每个第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；第二封装载体与电容主体电连接；且第一封装载体和/或第二封装载体形成至少一个感性元件。
其中，作为一种实现方式，对第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
沿位于电容芯片一侧的焊盘位置打第一孔，直至露出焊盘；
沿第一孔内填充金属，并利用电镀或溅射工艺在金属的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
沿位于电容芯片另一侧的焊盘位置与设定位置打第二孔，直至达到设定深度；
沿第二孔内填充金属，并利用电镀工艺在金属的表面形成横向金属层，以形成第一封装载体。
作为另一种实现方式，在对电容芯片进行塑封，并形成第三封装载体的步骤之前，方法还包括：
沿电容芯片的焊盘制作金属柱；
对第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
对滤波器封装结的一侧进行研磨，直至露出金属柱；
利用电镀工艺在金属柱的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
对滤波器封装结的另一侧进行研磨，直至露出金属柱；
沿设定位置进行打孔，直至达到设定深度；
沿孔内填充金属；
利用电镀工艺在孔与金属柱的表面形成横向金属层，以形成第一封装载体。
综上所述，本申请提供了一种滤波器封装结构及其制作方法，该滤波器封装结构包括电容芯片、第一封装载体、第二封装载体以及第三封装载体，电容芯片包括衬底与电容主体，电容主体位于衬底上；衬底上设置有至少一个通孔，通孔内填充有金属，且衬底的顶面与底面均设置有与金属连接的上焊盘与下焊盘；每个第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；第二封装载体与电容主体电连接；且第一封装载体和/或第二封装载体形成至少一个感性元件；电容芯片、第一封装载体以及第二封装载体均塑封于第三封装载体内。由于本申请提供的滤波器封装结构中，衬底采用通孔的设置方式，使得第一封装载体在与衬底连接时，可与通孔对应的上焊盘和/或下焊盘电连接，因此第一封装载体的高度设置更加灵活，而第一封装载体的高度直接影响电感的品质因数，因此可以设置第一封装载体的高度为电感品质因数最高时的高度，提升了电感的品质因数。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种滤波器封装结构，其特征在于，所述滤波器封装结构包括电容芯片、第一封装载体、第二封装载体以及第三封装载体，所述电容芯片包括衬底与电容主体，所述电容主体位于所述衬底上；
所述衬底上设置有至少一个通孔，所述通孔内填充有金属，且所述衬底的顶面与底面均设置有与所述金属连接的上焊盘与下焊盘；
每个所述第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；所述第二封装载体与所述电容主体电连接；且所述第一封装载体和/或所述第二封装载体形成至少一个感性元件；
所述电容芯片、所述第一封装载体以及所述第二封装载体均塑封于所述第三封装载体内。
2.如权利要求1所述的滤波器封装结构，其特征在于，所述第一封装载体包括第一连接桥、第二连接桥、第一金属柱、第二金属柱以及元件主体，所述第一连接桥分别与所述第一金属柱、所述元件主体电连接，所述第二连接桥分别与所述第二金属柱、所述元件主体电连接。
3.如权利要求2所述的滤波器封装结构，其特征在于，所述第一连接桥与所述第一金属柱形成“L”型连接结构，所述第二连接桥与所述第二金属柱也形成“L”型连接结构。
4.如权利要求2所述的滤波器封装结构，其特征在于，所述元件主体包括至少两个电感，所述至少两个电感之间间隔设置。
5.如权利要求1所述的滤波器封装结构，其特征在于，所述电容主体的表面还设置有焊盘，所述第二封装载体通过所述焊盘与所述电容主体电连接。
6.如权利要求1所述的滤波器封装结构，其特征在于，所述第一封装载体包括多层，多层所述第一封装载体堆叠设置。
7.如权利要求1所述的滤波器封装结构，其特征在于，所述衬底包括硅衬底、玻璃衬底或砷化镓衬底。
8.一种滤波器封装结构制作方法，其特征在于，用于制作如权利要求1至7任一项所述的滤波器封装结构，所述方法包括：
提供一电容芯片；
对所述电容芯片进行塑封，并形成第三封装载体；
对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体；其中，每个所述第一封装载体分别与一个通孔对应的上焊盘和/或下焊盘均电连接；所述第二封装载体与所述电容主体电连接；且所述第一封装载体和/或所述第二封装载体形成至少一个感性元件。
9.如权利要求8所述的滤波器封装结构制作方法，其特征在于，所述对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
沿位于电容芯片一侧的焊盘位置打第一孔，直至露出焊盘；
沿所述第一孔内填充金属，并利用电镀或溅射工艺在所述金属的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
沿位于电容芯片另一侧的焊盘位置与设定位置打第二孔，直至达到设定深度；
沿所述第二孔内填充金属，并利用电镀工艺在所述金属的表面形成横向金属层，以形成第一封装载体。
10.如权利要求8所述的滤波器封装结构制作方法，其特征在于，在对所述电容芯片进行塑封，并形成第三封装载体的步骤之前，所述方法还包括：
沿所述电容芯片的焊盘制作金属柱；
对所述第三封装载体进行处理，以在第三封装载体内形成第一封装载体与第二封装载体的步骤包括：
对所述滤波器封装结的一侧进行研磨，直至露出所述金属柱；
利用电镀工艺在所述金属柱的表面形成横向金属层，以在电容主体的表面制作第二封装载体；
对所述滤波器封装结的另一侧进行研磨，直至露出所述金属柱；
沿设定位置进行打孔，直至达到设定深度；
沿所述孔内填充金属；
利用电镀工艺在所述孔与所述金属柱的表面形成横向金属层，以形成第一封装载体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211427464.1A CN115664365A (zh) | 2022-11-15 | 2022-11-15 | 一种滤波器封装结构及其制作方法 |
| PCT/CN2023/113852 WO2024103873A1 (zh) | 2022-11-15 | 2023-08-18 | 一种滤波器封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211427464.1A CN115664365A (zh) | 2022-11-15 | 2022-11-15 | 一种滤波器封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115664365A true CN115664365A (zh) | 2023-01-31 |
Family
ID=85020976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211427464.1A Pending CN115664365A (zh) | 2022-11-15 | 2022-11-15 | 一种滤波器封装结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115664365A (zh) |
| WO (1) | WO2024103873A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103873A1 (zh) * | 2022-11-15 | 2024-05-23 | 安徽安努奇科技有限公司 | 一种滤波器封装结构及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631214B1 (ko) * | 2005-07-29 | 2006-10-04 | 삼성전자주식회사 | 밸룬이 장착된 밸런스 필터 패키징 칩 및 그 제조방법 |
| TWI338357B (en) * | 2008-07-17 | 2011-03-01 | Unimicron Technology Corp | Chip package carrier and manufacturing method thereof |
| US20210281234A1 (en) * | 2020-03-07 | 2021-09-09 | Qualcomm Incorporated | Hybrid three dimensional inductor |
| CN111740722A (zh) * | 2020-08-05 | 2020-10-02 | 安徽安努奇科技有限公司 | 滤波器和射频通信设备 |
| CN114696782A (zh) * | 2020-12-31 | 2022-07-01 | 杭州左蓝微电子技术有限公司 | 可用于声表面波滤波器的厚度集成结构及其制作方法 |
| CN113572445B (zh) * | 2021-09-23 | 2022-01-07 | 深圳新声半导体有限公司 | 滤波器芯片封装结构及用于滤波器芯片封装的方法 |
| CN113675102A (zh) * | 2021-10-22 | 2021-11-19 | 深圳新声半导体有限公司 | 用于芯片封装的方法和芯片颗粒 |
| CN114629463A (zh) * | 2021-12-27 | 2022-06-14 | 厦门云天半导体科技有限公司 | 集成电感的扇出型滤波器芯片封装结构及其制作方法 |
| CN115664365A (zh) * | 2022-11-15 | 2023-01-31 | 安徽安努奇科技有限公司 | 一种滤波器封装结构及其制作方法 |
-
2022
- 2022-11-15 CN CN202211427464.1A patent/CN115664365A/zh active Pending
-
2023
- 2023-08-18 WO PCT/CN2023/113852 patent/WO2024103873A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024103873A1 (zh) * | 2022-11-15 | 2024-05-23 | 安徽安努奇科技有限公司 | 一种滤波器封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024103873A1 (zh) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219327B (zh) | 在叠置式管芯间的垫片上集成无源部件 | |
| CN111480229B (zh) | 三维电感器-电容器装置和制备方法 | |
| CN207250269U (zh) | 线圈内置多层基板 | |
| WO2018183739A1 (en) | Interface structures and methods for forming same | |
| US20140218883A1 (en) | Electronic module allowing fine tuning after assembly | |
| CN107170730B (zh) | 具有双面细线重新分布层的封装基材 | |
| US9997447B1 (en) | Semiconductor devices | |
| JP2000252125A (ja) | 特に高周波回路への組み込みを意図したインダクタ要素、集積変圧器、及びそのようなインダクタ要素又は集積変圧器を組み込まれた集積回路 | |
| CN115664365A (zh) | 一种滤波器封装结构及其制作方法 | |
| CN113555335A (zh) | 半导体封装装置及其制造方法 | |
| CN104081885B (zh) | 元器件内置基板 | |
| CN105702648A (zh) | 芯片封装结构及其制造方法 | |
| CN105470230A (zh) | 封装结构及其制法 | |
| US20230146165A1 (en) | Substrate embedded magnetic core inductors and method of making | |
| CN112447707A (zh) | 堆叠电容器 | |
| WO2024051570A1 (zh) | 滤波器电路封装结构及其制作方法 | |
| JP6306707B2 (ja) | 基板上の集積受動デバイス（ｉｐｄ） | |
| US9155198B2 (en) | Electronic module allowing fine tuning after assembly | |
| CN107359156A (zh) | 异质集成的硅基射频微系统结构及其制作方法 | |
| US9799637B2 (en) | Semiconductor package with lid having lid conductive structure | |
| CN105826276A (zh) | 模块及其制造方法 | |
| US7212395B2 (en) | Capacitor design for controlling equivalent series resistance | |
| CN113963935A (zh) | 一种电感结构及其制作方法 | |
| CN114121864A (zh) | 一种系统级封装结构及其制作方法 | |
| CN106682564A (zh) | 电容式指纹传感器及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |