CN115621127A - 一种基于两层光罩的沟槽mosfet及其制造方法 - Google Patents

一种基于两层光罩的沟槽mosfet及其制造方法 Download PDF

Info

Publication number
CN115621127A
CN115621127A CN202211556239.8A CN202211556239A CN115621127A CN 115621127 A CN115621127 A CN 115621127A CN 202211556239 A CN202211556239 A CN 202211556239A CN 115621127 A CN115621127 A CN 115621127A
Authority
CN
China
Prior art keywords
groove
layer
end parts
trenches
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211556239.8A
Other languages
English (en)
Other versions
CN115621127B (zh
Inventor
薛璐
李加洋
吴磊
胡兴正
刘海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huaruiwei Integrated Circuit Co ltd
Original Assignee
Nanjing Huaruiwei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huaruiwei Integrated Circuit Co ltd filed Critical Nanjing Huaruiwei Integrated Circuit Co ltd
Priority to CN202211556239.8A priority Critical patent/CN115621127B/zh
Publication of CN115621127A publication Critical patent/CN115621127A/zh
Application granted granted Critical
Publication of CN115621127B publication Critical patent/CN115621127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于两层光罩的沟槽MOSFET及其制造方法。该方法包括在外延层的表面淀积一层二氧化硅层，然后第一步刻蚀形成沟槽的上端部分，第二步刻蚀形成沟槽的下端部分，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小。本发明通过刻蚀工艺调整沟槽的形貌，以及结合版图结构设计，仅需两层光罩即可实现传统沟槽MOSFET的性能；工艺简单，可与传统工艺兼容，可减少制作成本。

Description

一种基于两层光罩的沟槽MOSFET及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种基于两层光罩的沟槽MOSFET及其制造方法。
背景技术
传统的沟槽型MOSFET根据终端结构的差异，光罩层数也会不同，大致可分为三类：
1）场限环结构，需要光罩层数6层；
2）Pwell结终端结构，需要光罩层数5层；
3）沟槽终端结构，需要光罩层数4层；
三类都有同一特点，需要NSD和Contact光罩版作为有源区和终端区的隔离和引出。
在半导体制造领域，通常通过光罩层数定义加工成本，光罩层次越多加工成本越高，一般每增加一层光罩，成本会增加10-15%。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种基于两层光罩的沟槽MOSFET及其制造方法。
为实现上述目的，在第一方面，本发明提供了一种基于两层光罩的沟槽MOSFET的制造方法，包括：
提供第一导电类型的衬底，并在所述衬底的上侧制作外延层；
在所述外延层的表面淀积一层二氧化硅层，然后在二氧化硅层的上侧涂抹光刻胶并进行沟槽光刻，然后分两步刻蚀形成沟槽，其中，第一步刻蚀形成沟槽的上端部分，第二步刻蚀形成沟槽的下端部分，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置，且其上端部分的两端位置连接，终端区的相邻的两个沟槽的上端部分连接，且两处连接位置均低于外延层的上表面，所述用以引出gate的沟槽的宽度大于其余沟槽的宽度；
在所述沟槽内生长栅氧化层，并在所述栅氧化层的外侧淀积第一导电类型元素掺杂的多晶硅；
在所述外延层内注入第二导电类型的元素，并进行退火处理，以在有源区和终端区的外端形成第二导电类型的体区；
沉积介质层，所述介质层在用以引出gate的沟槽中部形成有凹槽，然后通过抓终点的检测方式对所述介质层进行刻蚀，以使所述介质层的上端与外延层齐平，同时刻蚀掉凹槽的底部的介质层；
通过向外延层内执行第一导电类型元素的注入和退火操作制作形成第一导电类型的阱区；
通过沟槽间自对准工艺刻蚀形成连接孔；
沉积金属层，在金属层的上侧涂抹光刻胶并进行光刻，然后将所述金属层刻蚀形成source金属、gate金属和截止环金属。
进一步的，所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。
进一步的，所述沟槽的下端部分的深度为深度0.6-2um，所述沟槽的上端部分的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。
进一步的，有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
在第二方面，本发明提供了一种基于两层光罩的沟槽MOSFET，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层上刻蚀形成有多个沟槽，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置，且其上端部分的两端位置连接，终端区的相邻的两个沟槽的上端部分连接，且两处连接位置均低于外延层的上表面，所述用以引出gate的沟槽的宽度大于其余沟槽的宽度，在所述沟槽内生长有栅氧化层，所述栅氧化层的外侧设有第一导电类型元素掺杂的多晶硅，在有源区和终端区的外端形成有第二导电类型的体区，所述沟槽的上端设有介质层，所述体区的上端设有第一导电类型的阱区，所述外延层和用以引出gate的沟槽内通过自对准工艺刻蚀形成有连接孔，所述连接孔内以及介质层和外延层的上侧沉积有金属层，所述金属层经刻蚀形成source金属、gate金属和截止环金属。
进一步的，所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。
进一步的，所述沟槽的下端部分的深度为深度0.6-2um，所述沟槽的上端部分的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。
进一步的，有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
有益效果：本发明通过刻蚀工艺调整沟槽的形貌，以及结合版图结构设计，仅需两层光罩（沟槽版和金属版）即可实现传统沟槽MOSFET的性能；工艺简单，可与传统工艺兼容，可减少制作成本。
附图说明
图1是在衬底上制作出外延层后的结构示意图；
图2是在外延层内刻蚀出沟槽后的结构示意图；
图3是图2的横剖视图；
图4是在沟槽内制作出栅氧化层后的结构示意图；
图5是在栅氧化层外侧制作出多晶硅后的结构示意图；
图6是在外延层内制作出体区后的结构示意图；
图7是沉积介质层后的结构示意图；
图8是对介质层进行刻蚀后并在体区内制作出阱区后的结构示意图；
图9是刻蚀出连接孔后的结构示意图；
图10是基于两层光罩的沟槽MOSFET的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1至10所示，本发明实施例提供了一种基于两层光罩的沟槽MOSFET的制造方法，包括：
提供第一导电类型的衬底1，并在衬底1的上侧制作外延层2。以下以第一导电类型为N型、第二导电类型为P型为例具体说明。衬底1一般采用砷元素或磷元素掺杂，外延层2的电阻率和厚度由不同的器件耐压决定，通常外延层2的厚度为3-15um，外延层2的电阻率为0.1-1Ω.cm。
在外延层2的表面淀积一层二氧化硅层，然后在二氧化硅层的上侧涂抹光刻胶并进行沟槽光刻，然后分两步刻蚀形成沟槽。其中，第一步刻蚀形成沟槽的上端部分31，第二步刻蚀形成沟槽的下端部分32。沟槽的上端部分31侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分32之间的距离为a，的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分31的中部呈间隔设置，且其上端部分31的两端位置连接，终端区的相邻的两个沟槽的上端部分31连接，且两处连接位置均低于外延层2的上表面。终端区的沟槽包括一个用以引出gate的沟槽4，用以引出gate的沟槽的宽度大于其余沟槽的宽度。作为优选实施例，上述用以引出gate的沟槽4的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。所有沟槽的下端部分32的深度优选为深度0.6-2um，所有沟槽的上端部分31的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。上述有源区内的相邻的两个沟槽的下端部分的两端之间的距离是通过改变此处沟槽的宽度实现的，即增大此处沟槽的宽度即可使间距缩小，为了便于工艺控制，上述有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b优选以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
在沟槽内生长栅氧化层5，并在栅氧化层5的外侧淀积第一导电类型元素掺杂的多晶硅6。其中，栅氧化层5的厚度为500-1000埃，生长温度为950℃-1050℃，栅氧化层5的厚度越厚，需要更高的温度生长。多晶硅6的厚度优选为0.8至1.2um，多晶硅6可采用磷元素掺杂，其掺杂浓度为1E19-6E19atom/cm²。在生长栅氧化层5前，还可在沟槽内通过干法氧化形成一层厚度500-2000埃的牺牲氧化层，氧化温度1000-1100℃，湿法漂洗去除所有牺牲氧化层，修复沟槽内的刻蚀损伤，并使沟槽的底部圆滑。
在外延层2的表面注入P型的元素，并进行退火处理，以在有源区和终端区的外端形成第二导电类型的体区7。注入的元素优选为硼元素，注入的能量为180KeV-360KeV，注入的剂量根据VTH参数的需求调整，通常在5E12-1.8E13 atom/cm²。退火条件为1100℃/60min，也可以采用双注入提高P阱掺杂浓度的均匀性。由于沟槽的形状起到掩蔽的作用，在终端区内的沟槽之间以及有源区内的沟槽的两端之间的外延层2均不会被注入P型的元素，也不会形成体区7。
沉积介质层8，介质层8在用以引出gate的沟槽4中部形成有凹槽9，然后通过抓终点的检测方式对介质层进行刻蚀，以使介质层8的上端与外延层齐平，同时刻蚀掉凹槽9的底部的介质层8。介质层8的厚度为8000-12000埃。需要说明的是，凹槽9是由于用以引出gate的沟槽4宽度较大的原因自然形成的，介质层8在沉积时，宽度较小的沟槽在沉积介质层8后，沟槽两侧的介质层8可以聚合在一起，而宽度较大的用以引出gate的沟槽4两侧的介质层8在该厚度条件下无法聚合在一起，从而形成凹槽9。在沉积介质层8后，此时凹槽9底部的介质层8厚度与位于外延层2上侧的介质层8的厚度相同，进而在进行介质层8刻蚀时，当外延层2上的介质层8刻蚀掉后，凹槽9下侧的介质层8也全部被刻蚀掉了。
通过向外延层2内注入N型元素和执行退火操作制作，以在体区7的上端形成N型阱区10。注入的元素优选为As元素，能量为60KeV，退火条件为950℃/30min。由于沟槽的形状起到掩蔽的作用，N型元素也不会被注入到终端区内的沟槽之间以及有源区内的沟槽的两端之间的外延层2内，也就不会在此处形成N型阱区10。
通过在有源区的沟槽之间和凹槽9的下侧形成连接孔11。在执行连接孔刻蚀操作时，由于有源区的沟槽之间和凹槽9的下侧均无介质层8阻挡，所以此步骤无需进行涂胶和光刻，即可实现自动对准刻蚀。在刻蚀出连接孔11，还可执行连接孔注入和退火操作，注入元素为BF2/B，注入剂量为2E14-5E14 atom/cm²，注入的能量为30-40KeV，退火的条件为950℃/30s。然后进行Ti/TiN层淀积和钨金属填充回刻，形成欧姆接触孔。
沉积金属层，在金属层的上侧涂抹光刻胶并进行光刻，然后将金属层刻蚀形成source金属12、gate金属13和截止环金属14。金属层优选为厚度为4um的铝层，还可在铝中可掺杂一定比例的Cu，防止铝硅互溶。
还可从衬底1的下侧将器件减薄至剩余厚度为150um左右，然后在衬底1的下侧蒸发形成背金层15，背金层15优选为Ti-Ni-Ag（钛-镍-银）层。
结合图1至图10，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种基于两层光罩的沟槽MOSFET，包括第一导电类型的衬底1和设置在衬底1上侧的外延层2，以下以第一导电类型为N型、第二导电类型为P型为例具体说明。衬底1一般采用砷元素或磷元素掺杂，外延层2的电阻率和厚度由不同的器件耐压决定，通常外延层2的厚度为3-15um，外延层2的电阻率为0.1-1Ω.cm。
外延层2上刻蚀形成有多个沟槽。具体的，先在外延层2的表面淀积一层二氧化硅层，然后在二氧化硅层的上侧涂抹光刻胶并进行沟槽光刻，然后分两步刻蚀形成沟槽。其中，第一步刻蚀形成沟槽的上端部分31，第二步刻蚀形成沟槽的下端部分32。沟槽的上端部分31侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分32之间的距离为a，的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分31的中部呈间隔设置，且其上端部分31的两端位置连接，终端区的相邻的两个沟槽的上端部分31连接，且两处连接位置均低于外延层2的上表面。终端区的沟槽包括一个用以引出gate的沟槽4，有源区内沟槽的两端与终端区内用以引出gate的沟槽4连接，用以引出gate的沟槽的宽度大于其余沟槽的宽度。作为优选实施例，上述用以引出gate的沟槽4的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。所有沟槽的下端部分32的深度优选为深度0.6-2um，所有沟槽的上端部分31的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。为了便于工艺控制，上述有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b优选以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
在沟槽内生长有栅氧化层5，其中，栅氧化层5的厚度为500-1000埃，生长温度为950℃-1050℃，栅氧化层5的厚度越厚，需要更高的温度生长。在生长栅氧化层5前，还可在沟槽内通过干法氧化形成一层厚度500-2000埃的牺牲氧化层，氧化温度1000-1100℃，湿法漂洗去除所有牺牲氧化层，修复沟槽内的刻蚀损伤，并使沟槽的底部圆滑。
栅氧化层5的外侧设有N型元素掺杂的多晶硅6，多晶硅6的厚度优选为0.8至1.2um，多晶硅6可采用磷元素掺杂，其掺杂浓度为1E19-6E19atom/cm²。
在有源区和终端区的外端形成有P型的体区7，体区7通过在外延层2的表面注入P型的元素，并进行退火处理形成。此处注入的元素优选为硼元素，注入的能量为180KeV-360KeV，注入的剂量根据VTH参数的需求调整，通常在5E12-1.8E13 atom/cm²。退火条件为1100℃/60min，也可以采用双注入提高P阱掺杂浓度的均匀性。由于沟槽的形状起到掩蔽的作用，在终端区内的沟槽之间以及有源区内的沟槽的两端之间的外延层2均不会被注入P型的元素，也不会形成体区7。
在沟槽的上端设有介质层8，介质层8在用以引出gate的沟槽4中部形成有凹槽9，然后通过抓终点的检测方式对介质层进行刻蚀，以使介质层8的上端与外延层齐平，同时刻蚀掉凹槽9的底部的介质层8。介质层8的厚度为8000-12000埃。需要说明的是，凹槽9是由于用以引出gate的沟槽4宽度较大的原因形成的，介质层8在沉积时，宽度较小的沟槽在沉积介质层8后，沟槽两侧的介质层8可以聚合在一起，而宽度较大的用以引出gate的沟槽4两侧的介质层8在该厚度条件下无法聚合在一起，从而形成凹槽9。在沉积介质层8后，此时凹槽9底部的介质层8厚度与位于外延层2上侧的介质层8的厚度相同，进而在进行介质层8刻蚀时，当外延层2上的介质层8刻蚀掉后，凹槽9下侧的介质层8也全部被刻蚀掉了。
在体区7的上端设有N型的阱区10，具体的，阱区10通过向外延层2内注入N型元素和执行退火操作制作形成，注入的元素优选为As元素，能量为60KeV，退火条件为950℃/30min。由于沟槽的形状起到掩蔽的作用，N型元素也不会被注入到终端区内的沟槽之间以及有源区内的沟槽的两端之间的外延层2内，也就不会在此处形成N型阱区10。
有源区的沟槽之间以及凹槽9的下侧刻蚀形成有连接孔11，在执行连接孔刻蚀操作时，由于有源区的沟槽之间和凹槽9的下侧均无介质层8阻挡，所以此步骤无需进行涂胶和光刻，即可实现自动对准刻蚀。在刻蚀出连接孔11，还可执行连接孔注入和退火操作，注入元素为BF2/B，注入剂量为2E14-5E14 atom/cm²，注入的能量为30-40KeV，退火的条件为950℃/30s。然后进行Ti/TiN层淀积和钨金属填充回刻，形成欧姆接触孔。
连接孔11内以及介质层8和外延层2的上侧沉积有金属层，金属层经刻蚀形成source金属12、gate金属13和截止环金属14。金属层优选为厚度为4um的铝层，还可在铝中可掺杂一定比例的Cu，防止铝硅互溶。
还可从衬底1的下侧将器件减薄至剩余厚度为150um左右，然后在衬底1的下侧蒸发形成背金层15，背金层15优选为Ti-Ni-Ag（钛-镍-银）层。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于两层光罩的沟槽MOSFET的制造方法，其特征在于，包括：
提供第一导电类型的衬底，并在所述衬底的上侧制作外延层；
在所述外延层的表面淀积一层二氧化硅层，然后在二氧化硅层的上侧涂抹光刻胶并进行沟槽光刻，然后分两步刻蚀形成沟槽，其中，第一步刻蚀形成沟槽的上端部分，第二步刻蚀形成沟槽的下端部分，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置，且其上端部分的两端位置连接，终端区的相邻的两个沟槽的上端部分连接，且两处连接位置均低于外延层的上表面，所述用以引出gate的沟槽的宽度大于其余沟槽的宽度；
在所述沟槽内生长栅氧化层，并在所述栅氧化层的外侧淀积第一导电类型元素掺杂的多晶硅；
在所述外延层内注入第二导电类型的元素，并进行退火处理，以在有源区和终端区的外端形成第二导电类型的体区；
沉积介质层，所述介质层在用以引出gate的沟槽中部形成有凹槽，然后通过抓终点的检测方式对所述介质层进行刻蚀，以使所述介质层的上端与外延层齐平，同时刻蚀掉凹槽的底部的介质层；
通过向外延层内执行第一导电类型元素的注入和退火操作制作形成第一导电类型的阱区；
通过沟槽间自对准工艺刻蚀形成连接孔；
沉积金属层，在金属层的上侧涂抹光刻胶并进行光刻，然后将所述金属层刻蚀形成source金属、gate金属和截止环金属。
2.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法，其特征在于，所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。
3.根据权利要求2所述的一种基于两层光罩的沟槽MOSFET的制造方法，其特征在于，所述沟槽的下端部分的深度为深度0.6-2um，所述沟槽的上端部分的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。
4.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法，其特征在于，有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
5.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.一种基于两层光罩的沟槽MOSFET，其特征在于，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层上刻蚀形成有多个沟槽，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小，以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置，且其上端部分的两端位置连接，终端区的相邻的两个沟槽的上端部分连接，且两处连接位置均低于外延层的上表面，所述用以引出gate的沟槽的宽度大于其余沟槽的宽度，在所述沟槽内生长有栅氧化层，所述栅氧化层的外侧设有第一导电类型元素掺杂的多晶硅，在有源区和终端区的外端形成有第二导电类型的体区，所述沟槽的上端设有介质层，所述体区的上端设有第一导电类型的阱区，所述外延层和用以引出gate的沟槽内通过自对准工艺刻蚀形成有连接孔，所述连接孔内以及介质层和外延层的上侧沉积有金属层，所述金属层经刻蚀形成source金属、gate金属和截止环金属。
7.根据权利要求6所述的一种基于两层光罩的沟槽MOSFET，其特征在于，所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上，其余沟槽的宽度为0.2-1.2um。
8.根据权利要求7所述的一种基于两层光罩的沟槽MOSFET，其特征在于，所述沟槽的下端部分的深度为深度0.6-2um，所述沟槽的上端部分的深度为0.5-1um，且其侧壁的倾斜角度为30-45°。
9.根据权利要求6所述的一种基于两层光罩的沟槽MOSFET，其特征在于，有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b以线性变化缩减为a，且距离为a的部分的长度在4 um以上。
10.根据权利要求6所述的一种基于两层光罩的沟槽MOSFET，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
CN202211556239.8A 2022-12-06 2022-12-06 一种基于两层光罩的沟槽mosfet及其制造方法 Active CN115621127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211556239.8A CN115621127B (zh) 2022-12-06 2022-12-06 一种基于两层光罩的沟槽mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211556239.8A CN115621127B (zh) 2022-12-06 2022-12-06 一种基于两层光罩的沟槽mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN115621127A true CN115621127A (zh) 2023-01-17
CN115621127B CN115621127B (zh) 2023-03-28

Family

ID=84880719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211556239.8A Active CN115621127B (zh) 2022-12-06 2022-12-06 一种基于两层光罩的沟槽mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN115621127B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470307A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管及其制造方法
CN110854022A (zh) * 2019-10-22 2020-02-28 中芯集成电路制造(绍兴)有限公司 沟槽栅半导体器件及其制备方法
CN114864404A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种3次掩膜实现电荷耦合的sbr器件的制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470307A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管及其制造方法
CN110854022A (zh) * 2019-10-22 2020-02-28 中芯集成电路制造(绍兴)有限公司 沟槽栅半导体器件及其制备方法
CN114864404A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种3次掩膜实现电荷耦合的sbr器件的制作工艺

Also Published As

Publication number Publication date
CN115621127B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
KR940002400B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조방법
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
US10978349B2 (en) Semiconductor device and fabrication method thereof
CN115831759A (zh) 一种集成sbd结构的sgt mosfet及其制作方法
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
US5516708A (en) Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction
CN115621127B (zh) 一种基于两层光罩的沟槽mosfet及其制造方法
KR20040014841A (ko) 수직형 트랜지스터의 제조방법
WO2021082273A1 (zh) 沟槽型场效应晶体管结构及其制备方法
KR20070098452A (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
KR100809332B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
CN111653484B (zh) 一种优化碳化硅mosfet自对准工艺的方法
CN113921400B (zh) 集成鳍式sbd结构的沟槽栅mosfet及其制造方法
KR100239690B1 (ko) 반도체 메모리 셀의 필드산화막 형성방법
CN112768506B (zh) 一种沟槽终端结构及其制备方法
KR100223887B1 (ko) 반도체 소자의 커패시터 구조 및 제조방법
KR100905463B1 (ko) 반도체 장치 및 이의 제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100602113B1 (ko) 트랜지스터 및 그의 제조 방법
CN117855044A (zh) L&r结构sgt器件的制备方法及sgt器件
KR20020019141A (ko) 반도체 소자 및 그 제조 방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
CN116259542A (zh) 平面型SiC MOSFET器件的制造方法
CN117790536A (zh) 一种结终端结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant