CN115602541A - 一种具有沟槽栅极的晶圆的制备方法及晶圆 - Google Patents

一种具有沟槽栅极的晶圆的制备方法及晶圆 Download PDF

Info

Publication number
CN115602541A
CN115602541A CN202111182779.XA CN202111182779A CN115602541A CN 115602541 A CN115602541 A CN 115602541A CN 202111182779 A CN202111182779 A CN 202111182779A CN 115602541 A CN115602541 A CN 115602541A
Authority
CN
China
Prior art keywords
position groove
wafer
polysilicon
oxide layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111182779.XA
Other languages
English (en)
Other versions
CN115602541B (zh
Inventor
吴栋华
石新欢
李慰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Warship Chip Manufacturing Suzhou Ltd By Share Ltd
Original Assignee
Warship Chip Manufacturing Suzhou Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Warship Chip Manufacturing Suzhou Ltd By Share Ltd filed Critical Warship Chip Manufacturing Suzhou Ltd By Share Ltd
Priority to CN202111182779.XA priority Critical patent/CN115602541B/zh
Publication of CN115602541A publication Critical patent/CN115602541A/zh
Application granted granted Critical
Publication of CN115602541B publication Critical patent/CN115602541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本发明公开了一种具有沟槽栅极的晶圆的制备方法，包含：步骤1，刻蚀，形成第一沟槽和第二沟槽；步骤2，填充栅极多晶硅；步骤3，在栅极多晶硅表面形成氧化层；步骤4，研磨，去除氧化层与部分多余栅极多晶硅；以及步骤5，回刻蚀，去除剩下的多余多晶硅。该制备方法通过在化学机械研磨前增加形成氧化层的步骤，减小了晶圆中心位置与边部位置的厚度差异，以获得晶圆中心位置与边部位置长度均匀的沟槽栅极。本发明同时提供一种包含使用该方法加工的沟槽栅的晶圆。

Description

一种具有沟槽栅极的晶圆的制备方法及晶圆
技术领域
本发明涉及半导体技术领域，特别涉及一种具有沟槽栅极的晶圆的制备方法以及包含使用该方法加工的沟槽栅极的晶圆。
背景技术
目前基于沟槽技术的Power MOSFET(功率场效应晶体管)制程以沟槽挖入方式形成Gate(栅极)，构成Trench Gate(沟槽栅极)，以便有效增加晶圆密度并降低Ron(导通电阻)。现有技术中，Trench Gate在沟槽蚀刻完成且沟槽内壁生长氧化层后纵向形成于沟槽内，一般可通过依次填充poly(多晶硅)、poly CMP(多晶硅研磨)和etch back(回刻蚀)来限定有效沟槽。然而，由于专门设置有poly CMP slurry(多晶硅研磨液)的管路的poly CMP机台使用几率较低，工厂通常在现有的oxide CMP(氧化物研磨)机台上利用oxide CMPslurry(氧化物研磨液)执行poly CMP工序，以通过避免设置专用poly CMP slurry管路、poly CMP机台和使用相对昂贵的poly CMP slurry来降低生产成本。
然而，由于现有研磨器机台本身特性的影响，通常会导致晶圆不同位置的厚度存在差异。例如图1所示的传统研磨机台，其包含纵向轴杆1、与轴杆1连接的抛光头2、设置于抛光头2上用于固定晶圆3的夹持环4以及位于抛光头2下方的抛光台5。研磨过程中，喷头(图中未示出)向抛光台5的抛光垫上喷淋研磨液，由夹持环4夹持的晶圆3在抛光头2向下的压力下随着轴杆1而旋转、摩擦，以去除晶圆表面部分的一定高度，实现平坦化。研磨过程中，由抛光头2和夹持环4共同作用而施加在晶圆3上不同区域的向下压力有差异，导致研磨后晶圆3边部位置与中心位置研磨去除的厚度稍有不同，通常为边部位置的厚度小于中心位置的厚度，随后的回刻蚀也无法弥补这种厚度差。对于常规的oxide CMP而言，上述微小差异通常可以忽略不计。然而，由于多晶硅与氧化物的硬度及耐磨性本身存在差异，使得因研磨器机台本身特性导致的晶圆厚度差异在使用oxide CMP slurry执行poly CMP工序后尤为明显。这种显著的差异使得圆中心位置与边部位置的沟槽长度出现不同，极易对晶圆整体性能产生影响。就沟槽栅极——特别是沟槽长度较短的split gate(分裂栅极)而言，对沟槽长度的差异极其敏感，容易导致整片晶圆不同区域——特别是晶圆中心位置与边部位置性能较大的差异，平均厚度差异可达
Figure BDA0003297953910000021
。例如，若确保晶圆中心位置做到需求的沟槽长度，则晶圆边部位置因沟槽过短而漏电风险很高，击穿电压偏低；反之，则晶圆中心位置沟槽太长，阈值电压与导通电阻都会受到影响。
因此，克服机台本身特性造成的缺陷，确保晶圆不同位置沟槽长度的均匀性成为半导体生产领域亟待解决的技术问题。
发明内容
为了解决现有的技术问题，本申请提供一种具有沟槽栅极的晶圆的制备方法，通过在化学机械研磨前增加形成氧化层的步骤，减小了晶圆中心位置与边部位置的厚度差异，以获得晶圆中心位置与边部位置长度均匀的沟槽栅极。本发明同时提供一种包含使用该方法加工的沟槽栅的晶圆。
依据本发明，提供一种具有沟槽栅极的晶圆的制备方法，晶圆至少包含距中心位置第一距离的第一位置沟槽栅极和距中心位置第二距离的第二位置沟槽栅极，其中第一距离小于第二距离，制备方法包含：
步骤1，通过刻蚀形成对应于第一位置沟槽栅极和第二位置沟槽栅极的第一位置沟槽和第二位置沟槽；
步骤2，向第一位置沟槽和第二位置沟槽的内壁形成栅极氧化层内填充栅极多晶硅；
步骤3，在栅极多晶硅表面形成氧化层，其中氧化层在对应于第一位置沟槽的位置处的第一厚度小于对应于第二位置沟槽的位置处的第二厚度；
步骤4，使用氧化物研磨液对晶圆表面进行研磨，以去除氧化层和部分的第一位置沟槽和第二位置沟槽以外的多余栅极多晶硅；以及
步骤5，对晶圆表面进行回刻蚀，去除剩下的第一位置沟槽和第二位置沟槽以外的多余栅极多晶硅，以限定第一位置沟槽栅极和第二位置沟槽栅极的有效长度。
依据本发明的一个实施例，沟槽栅极为分裂栅极，其中步骤2包含：
步骤2a，在第一位置沟槽和第二位置沟槽的内壁形成屏蔽氧化层，并填充多晶硅；
步骤2b，对多晶硅进行研磨与回刻蚀，以去除第一位置沟槽和第二位置沟槽以外的多余多晶硅；
步骤2c，去除第一位置沟槽和第二位置沟槽内的部分的多晶硅，以形成场板多晶硅；
步骤2d，在第一位置沟槽和第二位置沟槽内的场板多晶硅表面形成隔离氧化层；以及
步骤2e，在第一位置沟槽和第二位置沟槽内的隔离氧化层上方填充栅极多晶硅。
依据本发明的一个实施例，第一厚度与第二厚度的差与第一距离和第二距离的差呈正比。
依据本发明的一个实施例，通过炉管加热在栅极多晶硅表面形成氧化层。
依据本发明的一个实施例，通过控制炉管温度、加热时间控制栅极多晶硅表面的氧化层的厚度，以使氧化层的边部比中心厚。
依据本发明的一个实施例，炉管温度为850～1000℃。
依据本发明的一个实施例，加热时间为45～90min。
依据本发明，提供一种晶圆，晶圆包含使用上述制备方法加工的沟槽栅。
由于采用以上技术方案，本发明与现有技术相比具有如下优点：
1.使用依据本发明的方法，通过在待研磨的多晶硅层上形成氧化层，并使用氧化物研磨液执行氧化层和多晶硅研磨步骤，利用氧化物的高硬度高耐磨性来弱化氧化物研磨液导致的晶圆中心位置与边部位置的厚度差异；
2.依据本发明的方法还可通过在多晶硅氧化过程中控制不同的工艺参数获得晶圆中心位置与边部位置之间所需的厚度差，在多晶硅氧化过程中在晶圆中心位置与边部位置形成厚度不均匀(中间薄，边部厚)的氧化层，与化学机械研磨过程中导致的晶圆中心位置与边部位置研磨去除厚度不均匀(晶圆中心位置去除少，边部位置去除多)相抵消，最终得到晶圆中心位置与边部位置长度均匀的沟槽栅极。
鉴于以上两种机制，可在现有的oxide CMP机台上利用oxide CMP slurry执行poly CMP工序，并获得晶圆中心位置与边部位置长度均匀的沟槽栅极。不仅降低的生产成本，还有效提高了成品率。
附图说明
图1示出了传统研磨机台的示意图；
图2示出了分裂栅极的结构示意图；
图3示出了依据本发明的具有沟槽栅极的晶圆的制备方法的流程图；
图4示出了依据本发明的具有沟槽栅极的晶圆的制备方法的示意图；
图5a和图5b分别示出了采用现有方法制备的晶圆的中心位置与边部位置处的分裂栅极的扫描照片；
图6a和图6b分别示出了采用依据本发明的方法制备的晶圆的中心位置与边部位置处的分裂栅极的扫描照片。
图中，
1轴杆，2抛光头，3晶圆，4夹持环，5抛光台。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明以图2所示的分裂栅极为例来说明具有沟槽栅极的晶圆的制备方法。在图2所示的示例中，晶圆包含形成于外延层(N-Drift EPL)上方两侧的第一沟槽和二者之间的第二沟槽。其中，第一沟槽内包含：形成于沟槽内壁的屏蔽氧化层(Shield oxide)、位于沟槽底部的场板多晶硅(Field Poly)、位于沟槽上部的栅极多晶硅(Gate Poly)、位于沟槽上部内壁的栅极氧化层(Gate oxide)、以及场板多晶硅与栅极多晶硅之间的中间氧化层(inter oxide)/隔离氧化层；第二沟槽内包含：形成于沟槽内壁的屏蔽氧化层以及填充于沟槽内的多晶硅。应当领会的是，该方法并不仅限于制备具有分裂栅极的晶圆，还适用于制备具有其他形式的沟槽栅极的晶圆。
图3和图4分别示出了依据本发明的具有沟槽栅极的晶圆的制备方法的流程图和示意图。该方法适用于至少两个沟槽栅极的晶圆，例如包含距离中心位置第一距离的第一沟槽栅极和距离中心位置第二位置的第二沟槽栅极，其中第一距离小于第二距离。应当领会的是，沟槽栅极的数量不仅限于两个，也可以包含位于不同位置的更多数量的沟槽栅极。与现有技术相比，依据本发明的具有沟槽栅极的晶圆的制备方法在化学机械研磨前增加形成氧化层的步骤。具体地。具有沟槽栅极的晶圆的制备方法包含以下步骤：
步骤1，通过刻蚀形成对应于第一位置沟槽栅极和第二位置沟槽栅极的第一位置沟槽和第二位置沟槽。其中，第一位置沟槽和第二位置沟槽的每一个包含但不限于图2所示的第一沟槽和第二沟槽。图4示意性地示出了第一位置沟槽栅极和第二位置沟槽栅极中的任意一个的制备过程，应当领会的是，同一晶圆上位于不同位置的多个沟槽栅极中的每一个同步地经历该制备过程。
步骤2，向第一位置沟槽和第二位置沟槽内填充栅极多晶硅。在本发明的示例中，步骤2可以具体包含：
步骤2a，在第一位置沟槽和第二位置沟槽的内壁形成屏蔽氧化层，并填充多晶硅；
步骤2b，对多晶硅进行研磨与回刻蚀，以去除第一位置沟槽和第二位置沟槽以外的多余多晶硅；
步骤2c，去除第一位置沟槽和第二位置沟槽内的部分的多晶硅，以形成场板多晶硅，例如可以使用黄光结合多晶硅凹槽刻蚀来完成；
步骤2d，在第一位置沟槽和第二位置沟槽内的场板多晶硅表面形成隔离氧化层，例如可以先移除沟槽上方的屏蔽氧化层再进行栅极氧化层的形成；以及
步骤2e，在第一位置沟槽和第二位置沟槽内的隔离氧化层上方填充栅极多晶硅。在本发明的示例中，可以先在隔离氧化层上方沉积超出第一位置沟槽和第二位置沟槽的顶部第一厚度——例如但不限于
Figure BDA0003297953910000061
——的栅极多晶硅。
步骤3，在栅极多晶硅表面形成氧化层，其中氧化层在对应于第一位置沟槽的位置处的第一厚度小于对应于第二位置沟槽的位置处的第二厚度。优选地，第一厚度与第二厚度的差与第一距离和第二距离的差呈正比。在本发明的示例中，各处氧化层的厚度优选在
Figure BDA0003297953910000065
，优选平均厚度为
Figure BDA0003297953910000063
左右。
步骤4，使用氧化物研磨液对步骤3中形成的氧化层和步骤2中形成的栅极多晶硅进行研磨以保留超出第一位置沟槽和第二位置沟槽的顶部第二厚度——例如但不限于
Figure BDA0003297953910000064
——的栅极多晶硅。
步骤5，对晶圆表面进行回刻蚀，去除剩下的第一位置沟槽和第二位置沟槽以外的多余栅极多晶硅，以限定第一位置沟槽栅极和第二位置沟槽栅极的有效长度。
本发明在待研磨的多晶硅层上形成氧化层，并使用氧化物研磨液执行氧化层和多晶硅研磨步骤。由于氧化物的硬度及耐磨性本身即与氧化物研磨液相适应，可利用氧化物的高硬度高耐磨性来弱化氧化物研磨液导致的晶圆中心位置与边部位置的厚度差异，进而改善晶圆中心位置与边部位置厚度的均匀性。
优选地，本申请还可通过在多晶硅氧化过程中控制不同的工艺参数获得晶圆中心位置与边部位置之间所需的厚度差。例如，可以使用炉管加热的方式在栅极多晶硅表面形成氧化层，利用炉管中晶圆边部先升温——即先氧化，中部后升温——即后氧化的特性，在多晶硅氧化过程中在晶圆中心位置与边部位置形成厚度略有差异(中间薄，边部厚)的氧化层——优选厚度差为
Figure BDA0003297953910000071
。与化学机械研磨过程中导致的晶圆中心位置与边部位置研磨去除厚度不均匀(晶圆中心位置去除少，边部位置去除多)相抵消，最终得到晶圆中心位置与边部位置长度均匀的沟槽栅极。在本发明的示例中，可通过控制炉管温度——优选850～1000℃，和加热时间——优选45～90min来获得晶圆中心位置与边部位置长度均匀的沟槽栅极。
图5a和图5b分别示出了采用现有方法制备的晶圆的中心位置与边部位置处的分裂栅极的扫描照片。如图所示，改善前，晶圆中心位置沟槽栅极的长度为0.38μm，晶圆边部位置沟槽栅极的长度为0.33μm，二者相差0.05μm。图6a和图6b分别示出了采用依据本发明的方法制备的晶圆的中心位置与边部位置处的分裂栅极的扫描照片。如图所示，使用本发明的方法改善后，晶圆中心位置沟槽栅极的长度为0.34μm，晶圆边部位置沟槽栅极的长度为0.35μm，二者相差0.01μm，差异显著降低。大量实验数据表明，使用依据本发明的具有沟槽栅极的晶圆的制备方法制备的晶圆，边部位置与中心位置的厚度差可从晶圆厚度的平均55％降低至7％，整体漏电率降低，良品率提升超过50％。并且，此种做法不需要为Poly CMP特别提供Poly Slurry，可直接使用oxide CMP slurry，不需要改造机台以及新增管路，可降低生产陈本以及增加产能效率。
以上实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种具有沟槽栅极的晶圆的制备方法，所述晶圆至少包含距中心位置第一距离的第一位置沟槽栅极和距所述中心位置第二距离的第二位置沟槽栅极，其中所述第一距离小于第二距离，其特征在于，所述制备方法包含：
步骤1，通过刻蚀形成对应于所述第一位置沟槽栅极和所述第二位置沟槽栅极的第一位置沟槽和第二位置沟槽；
步骤2，向所述第一位置沟槽和所述第二位置沟槽的内壁形成栅极氧化层内填充栅极多晶硅；
步骤3，在所述栅极多晶硅表面形成氧化层，其中所述氧化层在对应于所述第一位置沟槽的位置处的第一厚度小于对应于所述第二位置沟槽的位置处的第二厚度；
步骤4，使用氧化物研磨液对晶圆表面进行研磨，以去除所述氧化层和部分的所述第一位置沟槽和所述第二位置沟槽以外的多余栅极多晶硅；以及
步骤5，对晶圆表面进行回刻蚀，去除剩下的所述第一位置沟槽和所述第二位置沟槽以外的所述多余栅极多晶硅，以限定所述第一位置沟槽栅极和所述第二位置沟槽栅极的有效长度。
2.根据权利要求1所述的制备方法，其特征在于，所述沟槽栅极为分裂栅极，其中所述步骤2包含：
步骤2a，在所述第一位置沟槽和所述第二位置沟槽的内壁形成屏蔽氧化层，并填充多晶硅；
步骤2b，对所述多晶硅进行研磨与回刻蚀，以去除所述第一位置沟槽和所述第二位置沟槽以外的多余多晶硅；
步骤2c，去除所述第一位置沟槽和所述第二位置沟槽内的部分的所述多晶硅，以形成场板多晶硅；
步骤2d，在所述第一位置沟槽和所述第二位置沟槽内的所述场板多晶硅表面形成隔离氧化层；以及
步骤2e，在所述第一位置沟槽和所述第二位置沟槽内的所述隔离氧化层上方填充栅极多晶硅。
3.根据权利要求1所述的制备方法，其特征在于，所述第一厚度与所述第二厚度的差与所述第一距离和所述第二距离的差呈正比。
4.根据权利要求1所述的制备方法，其特征在于，通过炉管加热在所述栅极多晶硅表面形成氧化层。
5.根据权利要求1所述的制备方法，其特征在于，通过控制炉管温度、加热时间控制所述栅极多晶硅表面的所述氧化层的厚度，以使所述氧化层的边部比中心厚。
6.根据权利要求5所述的制备方法，其特征在于，所述炉管温度为850～1000℃。
7.根据权利要求5所述的制备方法，其特征在于，所述加热时间为45～90min。
8.一种晶圆，其特征在于，所述晶圆包含使用权利要求1-7中任一项所述的制备方法加工的沟槽栅。
CN202111182779.XA 2021-10-11 2021-10-11 一种具有沟槽栅极的晶圆的制备方法及晶圆 Active CN115602541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111182779.XA CN115602541B (zh) 2021-10-11 2021-10-11 一种具有沟槽栅极的晶圆的制备方法及晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111182779.XA CN115602541B (zh) 2021-10-11 2021-10-11 一种具有沟槽栅极的晶圆的制备方法及晶圆

Publications (2)

Publication Number Publication Date
CN115602541A true CN115602541A (zh) 2023-01-13
CN115602541B CN115602541B (zh) 2023-08-15

Family

ID=84842028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111182779.XA Active CN115602541B (zh) 2021-10-11 2021-10-11 一种具有沟槽栅极的晶圆的制备方法及晶圆

Country Status (1)

Country Link
CN (1) CN115602541B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003145A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
CN111129157A (zh) * 2019-12-31 2020-05-08 无锡先瞳半导体科技有限公司 屏蔽栅功率mosfet器件及其制造方法
CN112713184A (zh) * 2019-10-24 2021-04-27 南通尚阳通集成电路有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003145A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
CN112713184A (zh) * 2019-10-24 2021-04-27 南通尚阳通集成电路有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN111129157A (zh) * 2019-12-31 2020-05-08 无锡先瞳半导体科技有限公司 屏蔽栅功率mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN115602541B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
US7067874B2 (en) Semiconductor device including trench with at least one of an edge of an opening and a bottom surface being round
US11088253B2 (en) Gate structure of semiconductor device and manufacturing method therefor
JP6720962B2 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
CN108242399B (zh) 开关元件的制造方法
JP2018046251A (ja) 半導体装置およびその製造方法
CN104485286A (zh) 包含中压sgt结构的mosfet及其制作方法
JP5999687B2 (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
US20120228699A1 (en) Methods for fabricating transistors including one or more circular trenches
CN109216257B (zh) Ldmos的隔离结构的制造方法
JP2013049609A (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
CN105702709A (zh) 沟槽型超级结的制造方法
JP2016139676A (ja) 半導体装置と、その製造方法
CN115602541B (zh) 一种具有沟槽栅极的晶圆的制备方法及晶圆
JP2016134546A (ja) 半導体装置と、その製造方法
US9754788B2 (en) Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area
CN109216256B (zh) 沟槽隔离结构及其制造方法
CN215988773U (zh) 一种圆形栅功率器件
CN114256077A (zh) 低压分离栅沟槽mos器件的制作方法
CN114512405A (zh) 减小FinFET器件寄生电容的方法
CN113809008A (zh) 半导体结构及其形成方法
JP2002100773A (ja) 半導体装置及びその製造方法
CN113436976B (zh) 一种圆形栅功率器件的自对准p型制造方法
CN102956450B (zh) 一种制作半导体器件的方法
CN116565012A (zh) 一种sgt器件的工艺方法及sgt器件
CN114093759A (zh) 一种屏蔽栅沟槽型场效应晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant