CN115542619A - 阵列基板、显示装置 - Google Patents

阵列基板、显示装置 Download PDF

Info

Publication number
CN115542619A
CN115542619A CN202110727820.0A CN202110727820A CN115542619A CN 115542619 A CN115542619 A CN 115542619A CN 202110727820 A CN202110727820 A CN 202110727820A CN 115542619 A CN115542619 A CN 115542619A
Authority
CN
China
Prior art keywords
substrate
touch
sub
array substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110727820.0A
Other languages
English (en)
Inventor
王骁
闫岩
马禹
陈维涛
张吉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110727820.0A priority Critical patent/CN115542619A/zh
Priority to US18/021,205 priority patent/US20230314888A1/en
Priority to PCT/CN2022/080085 priority patent/WO2023273402A1/zh
Publication of CN115542619A publication Critical patent/CN115542619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种阵列基板、显示装置，属于触控显示技术领域，其可至少部分解决现有的Incell触摸屏中，像素开口率较小的问题。本公开的一种阵列基板，包括：基底；数据线，设置在所述基底上，并沿第一方向延伸；触控信号线，设置在所述基底上；所述触控信号线的延伸方向与所述数据线的延伸方向相同；所述数据线与所述触控信号线异层绝缘设置，且所述触控信号线在所述基底上的正投影与所述数据线在基底上的正投影至少部分重叠。

Description

阵列基板、显示装置
技术领域
本公开属于触控显示技术领域，具体涉及一种阵列基板、显示装置。
背景技术
液晶显示面板主要应用于笔记本电脑、电视机等显示设备中。液晶显示面 板主要包括相对设置的阵列基板和对置基板，以及设置在该阵列基板和对置基 板61之间的液晶层，液晶显示面板在工作时，在阵列基板和对置基板61之间 产生驱动电场，液晶层中的液晶分子在驱动电场的驱动作用下发生偏转，从而 实现液晶显示面板的显示功能。
随着显示技术的飞速发展，触摸屏的应用已经非常普及。其中，Incell(内嵌 式)触摸屏将触摸屏的触控电极单元内嵌在液晶显示屏内部，可以减薄模组的厚 度、降低制作成本，具有集成化、轻薄、低成本、低功耗、高画质、可以实现 Multi-Touch等优势，受到消费者和面板厂商的青睐，成为未来新的发展方向。
现有技术的常规Incell触摸屏中，像素开口率较小。
公开内容
本公开至少部分解决现有的Incell触摸屏中，像素开口率较小的问题，提 供一种阵列基板、显示装置。
本公开的第一方面一种阵列基板，包括：
基底；
数据线，设置在所述基底上，并沿第一方向延伸；
触控信号线，设置在所述基底上；所述触控信号线的延伸方向与所述数据 线的延伸方向相同；所述数据线与所述触控信号线异层绝缘设置，且所述触控 信号线在所述基底上的正投影与所述数据线在基底上的正投影至少部分重叠。
可选的，所述触控信号线位于所述数据线背离所述基底方向的一侧。
可选的，所述触控信号线在所述基底上的正投影完全覆盖所述数据线在所 述基底上的正投影。
可选的，所述触控信号线具有沿所述第一方向延伸的中心线；所述数据线 具有沿第一方向延伸的中心线；
所述触控信号线的中心线在所述基底上的正投影与所述数据线的中心线在 所述基底上的正投影完全重叠。
可选的，所述触控信号线在第二方向上的尺寸大于所述数据线在所述第二 方向上的尺寸；所述第二方向垂直于所述第一方向。
可选的，所述阵列基板还包括：多个触控电极单元，与所述触控信号线对 应耦接；所述触控电极单元所在层位于所述数据线背离所述基底方向的一侧；
在第二方向上相邻两个所述触控电极单元之间的间隙在所述基底上的正投 影与所述数据线在所述基底上的正投影交叠；
所述第二方向垂直于所述第一方向。
可选的，所述触控电极单元所在层位于所述触控信号线所在层与所述数据 线所在层之间。
可选的，所述触控电极单元在所述基底上的正投影与所述触控信号线在所 述基底上的正投影部分重叠。
可选的，所述触控电极单元在所述触控电极单元在所述基底上的正投影与 所述触控信号线在所述基底上的正投影的重叠部分，在第二方向上的长度为 1.5～3微米。
可选的，所述阵列基板还包括：有机绝缘层，所述有机绝缘层设置在所述 数据线所在层与所述触控电极单元所在层之间。
可选的，所述阵列基板还包括：
多条栅线、多条数据线和多个所述子像素；所述多条栅线和所述多条数据 线限定出多个子像素区域，多个所述子像素对应位于所述多个子像素区域内； 所述子像素包括像素电极和公共电极。
可选的，所述阵列基板包括多个触控子区域，所述触控电极单元一一对应 位于所述触控子区域；每个所述触控子区域对应多个所述子像素区域；
位于同一个所述触控子区域的多个子像素的公共电极相耦接，且相耦接的 所述多个公共电极复用为该触控子区域中的触控电极单元。
可选的，所述阵列基板还包括：第一钝化层；沿背离所述基底的方向，所 述公共电极所在层、所述第一钝化层、所述触控信号线所在层、所述像素电极 所在层依次设置；
所述公共电极通过第一连接过孔与所述触控信号线耦接，所述第一连接过 孔至少贯穿所述第一钝化层。
可选的，所述阵列基板还包括：第二钝化层；所述第二钝化层位于所述触 控信号线所在层背离所述基底的一侧；
所述第一连接过孔包括第一部分和第二部分，所述第一部分贯穿所述第一 钝化层、所述触控信号线所在层，以及所述第二钝化层，并将所述公共电极的 至少部分裸露出来；所述第二部分贯穿所述第二钝化层，并将所述触控信号的 至少部分裸露出来；
所述阵列基板还包括第一连接图形，所述第一连接图形在所述基底上的正 投影覆盖所述第一连接过孔的所述第一部分和所述第二部分在所述基底上的正 投影，以将所述公共电极和所述触控信号线耦接。
可选的，第一连接图形与所述像素电极同层设置且材料相同。
可选的，所述子像素还包括：驱动电路，所述驱动电路的输出电极的至少 部分位于所述有机绝缘层靠近所述基底的一侧；
所述像素电极通过第二连接过孔与所述输出电极耦接，所述第二连接过孔 至少贯穿所述有机绝缘层、所述第一钝化层和所述第二钝化层，以将所述驱动 电路的输出电极裸露出来，使所述像素电极与所述输出电极耦接。
可选的，所述驱动电路包括：驱动晶体管；所述第二连接过孔包括：第一 子过孔和第二子过孔；所述第一子过孔贯穿所述有机绝缘层，所述第二子过孔 贯穿所述第一钝化层和所述第二钝化层，所述第一子过孔在所述基底上的正投 影包括所述第二子过孔在所述基底上的正投影；所述像素电极通过所述第二子 过孔与所述输出电极耦接。
可选的，所述阵列基板还包括：辅助电极，所述辅助电极位于沿第一方向 上相邻的两个所述子像素区域之间，并沿第二方向延伸；位于同一个所述触控 子区域的多个公共电极通过所述辅助电极相耦接；
所述辅助电极的导电率大于所述公共电极的导电率。
可选的，所述辅助电极与所述栅线绝缘且同层同材料设置。
可选的，所述阵列基板还包括栅绝缘层、第三连接过孔、第二连接图形； 所述栅绝缘层的至少部分位于所述辅助电极背离所述基底的一侧；所述第三连 接过孔包括第三子过孔和第四子过孔，所述第三子过孔贯穿所述有机绝缘层； 所述第四子过孔贯穿所述第二钝化层和所述第一钝化层，将所述辅助电极和所 述公共电极裸露出来，所述第三子过孔在所述基底上的正投影包括所述第四子 过孔在所述基底上的正投影；所述第二连接图形在所述基底上的投影覆盖所述 第四子过孔，将所述辅助电极和所述公共电极耦接。
基于上述阵列基板的技术方案，本公开的第二方面提供一种显示装置，包 括上述任意一种阵列基板。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下 面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图 中：
图1为本公开实施例提供的一种子像素的第一布局示意图；
图2为本公开实施例提供的阵列基板中，位于同一触控子区域中的多个公 共电极的布局示意图；
图3为本公开实施例提供的阵列基板中，位于不同触控子区域中的多个公 共电极的布局示意图；
图4为本公开实施例提供的另一种子像素的第二布局示意图；
图5为图1或图4中沿A1A2方向的截面示意图；
图6为图1或图4中沿B1B2方向的截面示意图；
图7为图4中第三过孔的剖面结构示意图；
图8为本公开实施例提供的输出电极与像素电极连接示意图；
图9为本公开实施例提供的黑矩阵与触控信号线、数据线之间的位置关系 示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体 实施方式对本公开作进一步详细描述。
在本公开中，两结构“同层设置”是指二者是由同一个材料层形成的，故 它们在层叠关系上处于相同层中，但并不代表它们与基底60间的距离相等，也 不代表它们与基底60间的其它层结构完全相同。
在本公开中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可 为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光 刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨 打印工艺等其它工艺。
以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类 似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此 外，在图中可能未示出某些公知的部分。
在下文中描述了本公开的许多特定的细节，例如部件的结构、材料、尺寸、 处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理 解的那样，可以不按照这些特定的细节来实现本公开。
本公开公开了一种阵列基板，将触控电极层和触控信号线31均集成在阵列 基板的内部，从而使得在利用该阵列基板制作液晶显示面板时，该液晶显示面 板能够将用于实现触控功能的触控电极层和触控信号线31集成在液晶显示面板 的内部，以实现内嵌式触控(Full In Cell Touch)结构的液晶触控显示面板。 Full In Cell Touch结构的液晶触控显示面板，将触控功能和显示功能整合在 一起，不仅能够实现一站式无缝生产，而且具有集成化、轻薄、低成本、低功 耗、高画质、可以实现多类触控(即Multi-Touch)等优势。
在将触控电极层和触控信号线31均集成在阵列基板的内部时，一般将触控 信号线31与阵列基板中的数据线30并排设置在相邻子像素列之间的非开口 区，而由于触控信号线31与数据线30同层同材料设置，因此需要加宽位于相 同非开口区中的数据线30与触控信号线31之间的距离(目前位于相同非开口 区中的数据线30与触控信号线31之间的距离一般在6.5μm以上)，以避免发 生数据线30与触控信号线31短路的情况，但是这种方式会降低液晶显示面板 的开口率，不利于液晶显示面板显示质量的提升。
基于上述问题的存在，本公开将触控信号线31与数据线30异层绝缘设置， 从而无需再考虑数据线30与触控信号线31之间的短路问题，也即不必特别限 制触控信号线31与数据线30在阵列基板所在平面上的间隔距离，从而可相对 现有技术减小触控信号线31和数据线30对相邻子像素列之间的非开口区尺寸 的限制，进而提高液晶显示面板的开口率。
请参阅图1至图9，本公开实施例提供一种阵列基板。该阵列基板包括：基 底60；数据线30，设置在基底60上，并沿第一方向延伸；触控信号线31，设 置在基底60上；触控信号线31的延伸方向与数据线30的延伸方向相同；数据 线30与触控信号线31异层绝缘设置，且触控信号线31在基底60上的正投影 与数据线30在基底60上的正投影至少部分重叠。
其中，示例性的，第一方向包括竖直方向，第二方向包括水平方向。
示例性的，触控信号线31可分别与阵列基板中相应的触控电极单元和后续 绑定在阵列基板上的芯片耦接。在将阵列基板与对置基板61对盒形成液晶显示 面板后，当在液晶显示面板的触控区域发生触控操作时，触控操作能够改变阵 列基板中的触控电极单元上形成的触控信号，同时触控信号线31用于将触控单 元上采集到的触控信号传输至芯片，芯片根据从各触控信号线31接收到的触控 信号，判断触控的具体位置。
本公开中，在设置触控信号线31时，可设置触控信号线31与数据线30不 再同层设置。通过此种设置方式，不需要考虑触控信号线31与数据线30之间 的短路问题，使得触控信号线31与阵列基板中数据线30在基底60所在平面内 的间距无需特别进行限制，触控信号线31与数据线30二者在基底60上的投影 甚至可重叠。因此，本公开提供的此种设置方式可有效缩小子像素周边的非开 口区的面积，从而可将阵列基板形成的液晶显示面板的像素开口率提升6％左右。
并且，现有技术中，在配向的过程中，摩擦布需要沿着与数据线30的延伸 方向垂直的方向对配向膜进行摩擦，这样摩擦布在数据线30及触控信号线31 附近进行摩擦时，在数据线30处需要爬坡，容易导致在数据线30附近出现较 大的配向阴影(即RubbingShadow)区域(现有技术中配向阴影区域的宽度大 约有6.5μm左右)，该区域容易产生漏光现象。因此，像素非开口区域需要在 对盒后，需要由对置基板61上的黑矩阵图形进行遮挡。在将触控信号线31设 置在非开口区的情况下，在将阵列基板与对置基板61对盒时，还需要从触控信 号线31考虑对盒精度，还需要增加对置基板61上的黑矩阵图形的面积，也即 会导致增加黑矩阵图形在垂直于数据线30延伸方向上的宽度，造成液晶显示面 板的开口率的降低。而在本公开实施例提供的阵列基板中，通过设置触控信号 线31在基底60上的正投影，与数据线30在基底60上的正投影均部分重叠， 使得在将阵列基板与对置基板61对盒时，基于触控信号线31的因素所导致的 对黑矩阵图形在垂直于数据线30延伸方向上的宽度增加量减小，从而有效缩小 了对置基板61上的黑矩阵图形的面积。
示例性的，阵列基板中，基底60的材质可根据实际需要进行选择，示例性 的，可选用玻璃基底60，但不仅限于此。
示例性的，触控信号线31分别与阵列基板中相应的触控电极单元和后续绑 定在阵列基板上的芯片耦接。在将阵列基板与对置基板61对盒形成液晶显示面 板后，当在液晶显示面板的触控区域发生触控操作时，触控操作能够改变阵列 基板中的触控电极单元上形成的触控信号，同时触控信号线31用于将触控单元 上采集到的触控信号传输至芯片，芯片根据从各触控信号线31接收到的触控信 号，判断触控的具体位置。
在一些实施例中，触控信号线31位于数据线30背离基底60方向的一侧。 参见图5所示，触控信号线31所在层位于数据线30所在层上方，二者之间可 通过绝缘层结构绝缘隔开。本公开实施例中，通过将触控信号线31设置在数据 线30背离基底60方向的一侧(图5中触控信号线31位于数据线30上方)，在 阵列基板与对置基板61进行对盒之后，触控信号线31位于数据线30与液晶层 之间。同时，触控信号线31与数据线30在基底60上的正投影是具有交叠的， 此时，触控信号线31可对数据线30具有一定的遮蔽作用，在一定程度上屏蔽 数据线30电场，从而数据线30电场对液晶的影响，进而减弱对黑矩阵遮光作 用的依赖，也即可有效缩小对置基板61上的黑矩阵图形的面积。
在一些实施例中，触控信号线31在基底60上的正投影完全覆盖数据线30 在基底60上的正投影。参照图9所示，本公开实施例中，触控信号线31位于 数据线30靠近背离基底60的一侧，也即在阵列基板与对置基板61对盒完成之 后，触控信号线31位于数据线30朝向显示面板的发光面侧。当触控信号线31 在基底60上的正投影完全覆盖数据线30在基底60上的正投影时，触控信号线 31可实现对数据线30的完全包裹，从而可增大对数据线30电场的屏蔽作用， 削弱数据线30电场对液晶的影响。
进一步可选的，在一些实施例中，触控信号线31具有沿第一方向延伸的中 心线；数据线30具有沿第一方向延伸的中心线；触控信号线31的中心线在基 底60上的正投影与数据线30的中心线在基底60上的正投影完全重叠。参照图 9所示，本公开实施例中，触控信号线31的中心与数据线30的中心重叠，此时 触控信号线31可将信号线包裹住，且触控信号线31对信号线的包裹程度在第 二方向上是相同的，从而有利于位于触控信号线31两侧的相邻两子像素的发光 显示相同，保证显示面板的显示效果。
可选的，在一些实施例中，触控信号线31在第二方向上的尺寸大于数据线 30在第二方向上的尺寸。也即，触控信号线31的宽度大于数据线30的宽度。 参照图9所示，本公开实施例中，触控信号线31位于数据线30靠近背离基底 60的一侧，也即在阵列基板与对置基板61对盒完成之后，触控信号线31位于 数据线30朝向显示面板的发光面侧。当触控信号线31的宽度大于数据线30的 宽度时，触控信号线31可实现对数据线30的完全包裹，从而可增大对数据线 30电场的屏蔽作用，削弱数据线30电场对液晶的影响。
示例性的，子像素对应的开口区为该子像素实际的透光区域，子像素对应 的非开口区为该子像素对应的非透光区域，相同尺寸的液晶显示面板中具有的 开口区的面积越大，液晶显示面板的开口率越高，液晶显示面板的显示品质越 好；非开口区位于开口区的周边。示例性的，阵列基板中，子像素对应的驱动 电路位于该子像素对应的非开口区，阵列基板中包括的栅线10和数据线30也 均位于非开口区。
示例性的，阵列基板包括第一层氧化铟锡层(1ITO层)和第二层氧化铟锡 层(2ITO层)，1ITO层位于基底60和2ITO层之间，1ITO层包括公共电极20， 2ITO层包括像素电极40。
在一些示例中，阵列基板还包括：多个触控电极单元，与触控信号线31对 应耦接；触控电极单元所在层位于数据线30背离基底60方向的一侧；在第二 方向上相邻两个触控电极单元之间的间隙在基底60上的正投影与数据线30在 基底60上的正投影交叠；第二方向垂直于第一方向。
示例性的，阵列基板包括的触控电极层可位于阵列基板的触控区域，触控 电极层包括多个相互独立的触控电极单元，多个触控电极单元可呈阵列分布， 但不仅限于此。触控区域可划分为多个触控子区域，触控电极单元一一对应位 于触控子区域中。值得注意，触控区域的具体位置可根据实际需要设置，示例 性的，触控区域与阵列基板在形成液晶显示面板后，该液晶显示面板的整个显 示区域重合；或者设置触控区域位于显示区域内，且仅与显示区域中的指定区 域重合。
示例性的，每个触控电极单元与对应一条触控信号线31耦接，触控信号线 31远离触控电极单元的一端可与后续绑定在阵列基板上的芯片耦接。在将阵列 基板与对置基板61对盒形成液晶显示面板后，当在液晶显示面板的触控区域发 生触控操作时，触控操作能够改变阵列基板中的触控电极单元上形成的触控信 号，同时触控信号线31用于将触控单元上采集到的触控信号传输至芯片，芯片 根据从各触控信号线31接收到的触控信号，判断触控的具体位置。
触控信号线31分别与阵列基板中相应的触控电极单元和后续绑定在阵列基 板上的芯片耦接。在将阵列基板与对置基板61对盒形成液晶显示面板后，当在 液晶显示面板的触控区域发生触控操作时，触控操作能够改变阵列基板中的触 控电极单元上形成的触控信号，同时触控信号线31用于将触控单元上采集到的 触控信号传输至芯片，芯片根据从各触控信号线31接收到的触控信号，判断触 控的具体位置。
在一些实施例中，触控电极单元所在层位于触控信号线31所在层与数据线 30所在层之间。参照图9所示，本公开实施例中，在将阵列基板与对置基板61 对盒完成形成液晶显示面板之后，触控电极单元及触控信号线31均位于数据线 30靠近液晶显示面板发光面的一侧。触控信号线31与对应的触控电极耦接，也 即液晶显示面板在工作状态下，触控信号线31与触控电极的电场状态一致。此 时，可利用触控电极及触控信号线31共同屏蔽数据线30电场，使得数据线30 所在区域为暗区，从而减小对液晶显示面板中液晶偏转的不良影响，提升液晶 显示面板的开口率。
可选的，在一些实施例中，触控电极单元在基底60上的正投影与触控信号 线31在基底60上的正投影部分重叠。本公开实施例中，当触控电极单元与触 控信号线31在基底60上的正投影重叠时，触控电极单元与触控信号线31共同 实现对阵列基板中数据线30电场的整面屏蔽，从而能够完全屏蔽数据线30电 场形成暗区，避免液晶显示面板在数据线30所在区域漏光。因此，通过此种设 置方式，无需利用黑矩阵来对阵列基板的像素非开口区进行遮挡，从而提高提 升液晶显示面板的开口率。
可选的，在一些实施例中，触控电极单元在基底60上的正投影与触控信号 线31在基底60上的正投影的重叠部分，在第二方向上的长度为1.5～3微米。参 照图9所示，在第二方向上，也即在触控信号线31的宽度方向上，触控电极单 元与触控信号线31的重叠区域的宽度可包括1.5～3微米。具体的，在实际应用 中，可根据显示面板的具体尺寸、子像素的具体大小相应调整确定该尺寸，例 如，触控电极单元与触控信号线31的重叠区域的宽度可为2微米。
可选的，在一些实施例中，阵列基板还包括：有机绝缘层51，有机绝缘层 51设置在数据线30所在层与触控电极单元在层之间。参照图5-6所示，在垂直 于基底60的方向上，数据线30、有机绝缘层51以及触控信号线31沿远离基底 60的方向依次层叠设置。
示例性的，有机绝缘层51的厚度较厚，具有平坦作用。
上述设置有机绝缘层51的至少部分位于触控信号线31和公共电极20之间， 增加了触控信号线31与像素电极40之间的距离，有利于改善由像素电极40工 艺波动导致的触控信号线31与像素电极40之间形成的左右侧电场不对称的问 题，从而改善了开口区透过率偏差，更好的解决了由透过率偏差导致的视觉上 亮暗不一，视觉上形成黑污渍或者白污渍的不良，有效提升了产品的良率。
在一些实施例中，阵列基板还包括：多条栅线10、多条数据线30和多个子 像素；多条栅线10和多条数据线30限定出多个子像素区域，多个子像素对应 位于多个子像素区域内；子像素包括像素电极40和公共电极20。
示例性的，数据线30与栅线10交叉设置，示例性的，数据线30沿第一方 向延伸，栅线10沿第二方向延伸。阵列基板可包括多条栅线10和多条数据线 30，多条栅线10和多条数据线30交叉设置，在基底60上限定出呈阵列分布的 多个子像素区域，多个子像素一一对应位于多个子像素区域内。
示例性的，多个子像素可包括沿第二方向排列的多个子像素列，每列子像 素列中包括沿第一方向排列的多个子像素。
示例性的，阵列基板的触控区域设置有触控电极层，触控电极层包括多个 相互独立的触控电极单元，多个触控电极单元可呈阵列分布，但不仅限于此。 触控区域可划分为多个触控子区域，触控电极单元一一对应位于触控子区域中。 值得注意，触控区域的具体位置可根据实际需要设置，示例性的，触控区域与 阵列基板在形成液晶显示面板后，该液晶显示面板的整个显示区域重合；或者 设置触控区域位于显示区域内，且仅与显示区域中的指定区域重合。
示例性的，每个触控电极单元与对应一条触控信号线31耦接，触控信号线 31远离触控电极单元的一端可与后续绑定在阵列基板上的芯片耦接。在将阵列 基板与对置基板61对盒形成液晶显示面板后，当在液晶显示面板的触控区域发 生触控操作时，触控操作能够改变阵列基板中的触控电极单元上形成的触控信 号，同时触控信号线31用于将触控单元上采集到的触控信号传输至芯片，芯片 根据从各触控信号线31接收到的触控信号，判断触控的具体位置。
示例性的，在设置触控信号线31时，可设置触控信号线31与数据线30在 基底60上异层绝缘设置，其触控信号线31在基底60上的正投影，与阵列基板 上数据线30在基底60上的正投影均重叠；这种设置方式不需要考虑触控信号 线31与数据线30之间的短路问题，使得触控信号线31与阵列基板中数据线30 在基底60所在平面内的间距无需特别进行限制，触控信号线31与数据线30二 者在基底60上的投影甚至可重叠。因此，本公开提供的此种设置方式可有效缩 小子像素周边的非开口区的面积，从而可将阵列基板形成的液晶显示面板的像 素开口率提升6％左右。
并且，现有技术中，在配向的过程中，摩擦布需要沿着与数据线30的延伸 方向垂直的方向对配向膜进行摩擦，这样摩擦布在数据线30及触控信号线31 附近进行摩擦时，在数据线30处需要爬坡，容易导致在数据线30附近出现较 大的配向阴影(即RubbingShadow)区域(现有技术中配向阴影区域的宽度大 约有6.5μm左右)，该区域容易产生漏光现象。因此，像素非开口区域需要在 对盒后，需要由对置基板61上的黑矩阵图形进行遮挡。在将触控信号线31设 置在非开口区的情况下，在将阵列基板与对置基板61对盒时，还需要从触控信 号线31考虑对盒精度，还需要增加对置基板61上的黑矩阵图形的面积，也即 会导致增加黑矩阵图形在垂直于数据线30延伸方向上的宽度，造成液晶显示面 板的开口率的降低。而在本公开实施例提供的阵列基板中，通过设置触控信号 线31在基底60上的正投影，与数据线30在基底60上的正投影均部分重叠， 使得在将阵列基板与对置基板61对盒时，基于触控信号线31的因素所导致的 对黑矩阵图形在垂直于数据线30延伸方向上的宽度增加量减小，从而有效缩小 了对置基板61上的黑矩阵图形的面积。
示例性的，子像素包括像素电极40和公共电极20，像素电极40和公共电 极20沿垂直于基底60的方向相对设置，像素电极40与驱动电路耦接，接收驱 动电路提供的电信号。像素电极40和公共电极20共同形成驱动电场，以驱动 液晶显示面板中的液晶偏转，实现液晶显示面板的显示功能。
在一些实施例中，阵列基板包括多个触控子区域，触控电极单元一一对应 位于触控子区域；每个触控子区域对应多个子像素区域；位于同一个触控子区 域的多个子像素的公共电极20相耦接，且相耦接的多个公共电极20复用为该 触控子区域中的触控电极单元。
本公开实施例提供的阵列基板中，可将位于同一个触控子区域中的公共电 极20复用为该触控子区域中的触控电极单元，从而无需在阵列基板中额外制作 触控电极单元。并且，位于同一个触控子区域中的公共电极20均耦接在一起， 使得公共电极20的电阻较低，产生的损耗较小，因此，在将位于同一个触控子 区域中的公共电极20复用为该触控子区域中的触控电极单元时，使得该触控电 极单元的电阻较低，从而有效降低了触控信号线31上的损耗，提升了触控灵敏 度，整体上提升产品竞争力及附加价值(即触控功能)。
示例性的，参照图1和图2所示，本公开实施例中，位于同一个触控子区 域中的多个公共电极20可通过连接部耦接在一起。具体的，在位于同一个触控 子区域中的多个公共电极20中，沿第二方向(行方向)排列的多个公共电极20 通过位于相邻公共电极20之间的第一连接部21连接，可连接为一体结构；沿 第二方向排列的多个公共电极20之间可通过第二连接部22连接。同时，参见 图3所示，在第二方向上，位于不同触控子区域中公共电极20之间不设置第一 连接部21，从而使公共电极20之间断开；在第一方向上，位于不同触控子区域 中的公共电极20与第二连接部22之间断开连接，从而实现公共电极20之间的 断开。示例性的，公共电极20可通过第一连接部21与触控信号线31耦接。具 体的，第一连接部21在基底上的正投影覆盖第一连接过孔Via1的第一部分在基 底上的正投影重叠，且第一连接过孔Via1的第一部分将第一连接部21裸露出来； 第一连接过孔Via1的第二部分在基底上的正投影与触控信号线31的部分图形在 基底上的正投影重叠，并将该部分触控信号线31裸露出来。
示例性的，第一连接部21及第二连接部22可与公共电极20同层设置，且 材料相同。也即，第一连接部21、第二连接部22及公共电极20可在同一次构 图工艺中形成，从而简化阵列基板的制作工艺流程，降低阵列基板的制备成本。
在将位于同一个触控子区域中的公共电极20复用为该触控子区域中的触控 电极单元的情况下，在利用阵列基板形成液晶显示面板后，利用该液晶显示面 板实现触控显示功能的具体过程如下：
在触控阶段，触控信号线31向所耦接的公共电极20(也即触控电极单元) 提供触控信号，当在液晶显示面板的触控区域发生触控操作时，触控操作发生 位置处的触控电极单元对应的触控信号会发生变化，触控电极单元将该变化的 触控信号通过对应的触控信号线31传输至芯片，该芯片基于该变化的触控信号 判断触控操作发生的具体位置。
在显示阶段，触控信号线31向所耦接的公共电极20提供显示需要的公共 电极20信号，同时阵列基板中的子像素驱动电路为对应的像素电极40提供驱 动信号，从而使得在像素电极40和公共电极20之间产生驱动液晶偏转的电场， 进而使得液晶显示面板实现显示功能。
在一些实施例中，阵列基板还包括：第一钝化层52；沿背离基底60的方向， 公共电极20所在层、第一钝化层52、触控信号线31所在层、像素电极40所在 层依次设置；公共电极20通过第一连接过孔Via1与触控信号线31耦接，第一 连接过孔Via1至少贯穿第一钝化层52。作为一种实施方式，直接在第一钝化层 52中形成第一连接过孔Via1，触控信号线31可直接通过第一连接过孔Via1与 公共电极20连接。
在一些实施例中，阵列基板还包括：第二钝化层53；第二钝化层53位于触 控信号线31所在层背离基底60的一侧；第一连接过孔Via1包括第一部分和第 二部分，第一部分贯穿第一钝化层52、触控信号线31所在层，以及第二钝化层 53，并将公共电极20的至少部分裸露出来；第二部分贯穿第二钝化层53，并将 触控信号的至少部分裸露出来；阵列基板还包括第一连接图形42，第一连接图 形42在基底60上的正投影覆盖第一连接过孔Via1的第一部分和第二部分在基 底60上的正投影，以将公共电极20和触控信号线31耦接。参见图5所示，第 二钝化层53的至少部分位于触控信号线31与像素电极40之间。本实施例中， 触控信号线31可通过第一连接图形42与公共电极20连接。其中，第一连接图 形42在基底60上的正投影覆盖第一连接过孔Via1的第一部分以及第二部分在 基底60上的正投影。本公开实施例中，可在阵列基板的制备过程中，通过一次 构图工艺一次刻蚀第一钝化层52和第二钝化层53，去除位于至少部分公共电极 20上方(对应第一过孔的第一部分)的第一钝化层52和第二钝化层53，以及 去除位于至少部分触控信号线31(对应第一过孔的第二部分)的第二钝化层53， 形成贯穿第一钝化层52和第二钝化层53的第一过孔，将公共电极20的至少部分和触控信号线31的至少部分裸露出来。也就是，基于此种设置方式，可省去 对第一钝化层52的单独刻蚀步骤，节省一道掩膜工艺，从而简化阵列基板的制 作工艺流程，节约阵列基板的制作成本。
在一些实施例中，第一连接图形42与像素电极40同层设置且材料相同。 将第一连接图形42与像素电极40同层同材料设置，使得第一连接图形42与像 素电极40能够在同一次构图工艺中形成，有利于简化阵列基板的制作工艺流程， 降低阵列基板的制作成本。参照图5所示，第一连接图形42通过第一过孔的第 一部分和第二部分将公共电极20和对应触控信号线31耦接。
在一些实施例中，子像素还包括：驱动电路，驱动电路的输出电极33的至 少部分位于有机绝缘层51靠近基底60的一侧；像素电极40通过第二连接过孔 Via2与输出电极33耦接，第二连接过孔Via2至少贯穿有机绝缘层51、第一钝 化层52和第二钝化层53，以将驱动电路的输出电极33裸露出来，使像素电极 40与输出电极33耦接。
示例性的，驱动电路包括薄膜晶体管，薄膜晶体管的栅极12与相应的栅线 10耦接，薄膜晶体管的输入电极与相应的数据线30耦接，薄膜晶体管的输出电 极33作为驱动电路的输出电极33，输出电极33与像素电极40耦接。示例性的， 输出电极33包括薄膜晶体管的源极32。
示例性的，输出电极33与数据线30和触控信号线31同层同材料设置。沿 远离基底60的方向，栅绝缘层50，输出电极33，有机绝缘层51，公共电极20， 第一钝化层52和像素电极40依次层叠设置。
在一些实例中，驱动电路包括：驱动晶体管；第二连接过孔Via2包括：第 一子过孔和第二子过孔；第一子过孔贯穿有机绝缘层51，第二子过孔贯穿第一 钝化层52和第二钝化层53，第一子过孔在基底60上的正投影包括第二子过孔 在基底60上的正投影；像素电极40通过第二子过孔与输出电极33耦接。
示例性的，形成有机绝缘层51后，进行一次构图工艺，在有机绝缘层51 上形成开孔，并在开孔中继续刻蚀栅绝缘层50，进而形成贯穿有机绝缘层51和 栅绝缘层50的第一子过孔。然后形成第一钝化层52，进行下一次构图工艺，对 第一钝化层52进行构图形成贯穿第一钝化层52的第二子过孔。需要说明，第 一钝化层52的一部分位于第一子过孔内，对该一部分进行刻蚀，形成第二子过 孔，第一子过孔在基底60上的正投影包围第二子过孔在基底60上的正投影， 形成套孔。然后形成像素电极40，像素电极40通过第一子过孔和第二子过孔与 输出电极33耦接。
值得注意，在设置第一子过孔在基底60上的正投影包围第二子过孔在基底 60上的正投影的情况下，若开孔的边界在基底60上的正投影与输出电极33在 基底60上的正投影不交叠，后续继续刻蚀栅绝缘层50时，会产生过刻的问题， 即开孔暴露的输出电极33的边缘下面的栅绝缘层50会被刻蚀形成倒角 (Undercut)，使输出电极33的边缘处下面的栅绝缘层50出现向输出电极33下 方凹陷的凹口，导致后续形成的像素电极40容易在凹口处断裂，从而导致像素 电极40与驱动电路之间发生断路，驱动电路无法向像素电极40提供信号。
上述实施例提供的显示基板中，通过设置第一子过孔的边界在基底60上的 正投影与输出电极33在基底60上的正投影至少部分重叠，使得第一子过孔的 边界的至少部分能够位于输出电极33上，进而可以控制第二子过孔的边界的至 少部分能够位于输出电极33上，这样能够避免像素电极40在输出电极33的边 界处完全断开，从而保证了像素电极40与输出电极33良好的连接性能。
在一些实施例中，参照图4所示，阵列基板还包括：辅助电极13，辅助电 极13位于沿第一方向上相邻的两个子像素区域之间，并沿第二方向延伸；位于 同一个触控子区域的多个公共电极20通过辅助电极13相耦接；辅助电极13的 导电率大于公共电极20的导电率。本公开实施例中，可在相邻子像素区域之间 的非开口区设置辅助电极13，并将辅助电极13与公共电极20耦接，从而使得 位于同一个触控子区域中的公共电极20的电阻较低，有效降低触控信号线31 上的损耗，提升了触控灵敏度，整体上提升产品竞争力及附加价值(即触控功 能)。
示例性的，公共电极20的材料可包括ITO，辅助电极13的材料可包括导电 金属。通常ITO方块电阻为30Ω/方块，导电金属方块电阻为0.01Ω/方块，也 即导电金属的电阻率远低于ITO的电阻率。如此一来，通过令同一个触控子区 域中的公共电极20通过辅助电极13耦接，能够大大降低阵列基板中公共电极 20整体的电阻，提高同一触控子区域中公共电极20的电阻均一性。
示例性的，参照图7所示，阵列基板还包括栅绝缘层50、第三连接过孔Via3、 第二连接图形43；栅绝缘层50的至少部分位于辅助电极13背离基底60的一侧； 第三连接过孔Via3包括第三子过孔和第四子过孔，第三子过孔贯穿有机绝缘层 51；第四子过孔贯穿第二钝化层53和第一钝化层52，将辅助电极13和公共电 极20裸露出来，第三子过孔在基底60上的正投影包括第四子过孔在基底60上 的正投影；第二连接图形43在基底60上的投影覆盖第四子过孔，将辅助电极 13和公共电极20耦接。
示例性的，多个子像素包括多个红色子像素，多个绿色子像素和多个蓝色 子像素。至少一个红色子像素(R)、至少一个绿色子像素(G)和至少一个蓝色 子像素(B)构成一个像素单元。可选的，本公开实施例提供的阵列基板中，第 三连接过孔Via3可设置在蓝色子像素区域中，对整体透过率无影响，以23.8FIC (Full In Cell)显示面板为例，开口率为64％(RG)、62.9％(B)，之前常规产 品开口率为50.6％，开口率提升26.4％，同理透过率也会提升20％以上。
示例性的，辅助电极13与栅线10绝缘且同层同材料设置。将辅助电极13 与栅线10同层同材料设置，使得辅助电极13与栅线10能够在同一次构图工艺 中形成，有利于简化阵列基板的制作工艺流程，降低阵列基板的制作成本。
在利用上述实施例提供的阵列基板制作液晶显示面板时，一般包括如下过 程：
先制作阵列基板和对置基板61，其中阵列基板上形成有驱动电路层、公共 电极20层、像素电极40层和第一配向膜，驱动电路层包括与液晶显示面板中 包括的子像素一一对应的驱动电路，以及用于为驱动电路提供各种信号的信号 线，这些信号线包括多条栅线10和多条数据线30，栅线10和数据线30交叉设 置，限定出多个子像素；像素电极40层包括与子像素一一对应的像素电极40， 每一个像素电极40均与对应的驱动电路中的驱动晶体管的输出电极33电连接； 第一配向膜覆盖驱动电路层、公共电极20层和像素电极40层，利用摩擦布对 该第一配向膜进行配向，以形成具有固定方向沟槽的第一配向层；对置基板61上形成有与子像素一一对应的色阻单元，位于各色阻单元周边的黑矩阵图形， 以及覆盖色阻单元和黑矩阵图形的第二配向膜，利用摩擦布对该第二配向膜进 行配向，以形成具有固定方向沟槽的第二配向层。
在制作完第一配向层和第二配向层之后，将阵列基板和对置基板61对盒， 对盒后第一配向层和第二配向层均位于盒内，且在垂直于阵列基板的基底60的 方向上，色阻单元与对应的子像素的开口区正对，黑矩阵图形能够遮挡各子像 素周边的非开口区。
最后在由阵列基板和对置基板61形成的液晶盒内注入液晶分子，液晶分子 能够按照第一配向层和第二配向层中的沟槽方向有序排列。
为了提升液晶显示面板的透过率，本公开中在制作液晶显示面板时，会将 液晶显示面板采用不同的显示模式，常用的显示模式包括高级超维场转换技术 (英文：AdvancedSuper Dimension Switch，以下简称ADS)显示模式，在一示 例中，该ADS显示模式中，将液晶显示面板包括的各像素电极40采用狭缝41 设计，并设置狭缝41的延伸方向与数据线30的延伸方向垂直。
在上述ADS显示模式中，为了保证液晶显示面板正常的显示功能，需要设 置配向层中沟槽的延伸方向与狭缝41的延伸方向相同，即在配向的过程中，摩 擦布需要沿着与数据线30的延伸方向垂直的方向对配向膜进行摩擦，这样摩擦 布在数据线30附近进行摩擦时，在数据线30处需要爬坡，容易导致在数据线 30附近出现较大的配向阴影(即RubbingShadow)区域，而由于该区域容易产 生漏光现象，因此该区域需要在对盒后，需要由对置基板61上的黑矩阵图形进 行遮挡，从而导致增加了黑矩阵图形在垂直于数据线30延伸方向上的宽度，降 低液晶显示面板的开口率。
基于上述问题的存在，本公开的公开人经研究发现，可通过改变狭缝41的 延伸的方向，使狭缝41的延伸方向与数据线30的延伸方向相同，并使配向层 配向后的沟槽方向与数据线30的延伸方向相同，这样在配向的过程中，就能够 避免在数据线30附近形成配向阴影区域，从而减小了用于遮挡数据线30的黑 矩阵图形在垂直于数据线30延伸方向上的宽度，有效提升了液晶显示面板的开 口率。
如图1和图4所示，在一些实施例中，像素电极40具有多个狭缝41，狭缝 41的至少部分沿第一方向延伸。
示例性的，每个子像素均包括像素电极40，该像素电极40可具体采用氧化 铟锡材料制作，且在制作过程中，可通过构图工艺形成多个狭缝41，并使得狭 缝41的延伸方向与数据线30的延伸方向相同，实现竖向ADS(即H-ADS)设 计。每个像素电极40均与对应的子像素驱动电路中的驱动晶体管的输出电极33 电连接，接收由驱动晶体管提供的驱动信号。
在阵列基板上形成配向层的过程包括：
先在阵列基板设置有像素电极40的一侧制作配向材料薄膜，然后利用摩擦 布沿像素电极40中狭缝41的延伸方向(即数据线30的延伸方向)进行摩擦配 向，形成具有沟槽的配向层，该沟槽的延伸方向与狭缝41的延伸方向相同。
根据上述阵列基板的具体结构可知，本公开实施例提供的阵列基板中，通 过设置每个像素电极40中狭缝41的延伸方向与数据线30的延伸方向相同，使 得在阵列基板上对配向材料薄膜配向的过程中，不会在数据线30的附近形成较 大的Rubbing Shadow区域。如图9所示，这样在将上述实施例提供的阵列基板 与对置基板61对盒形成液晶显示面板时，能够减小对置基板61中用于遮挡数 据线30的黑矩阵图形BM在平行于基底60，且垂直于数据线30延伸方向上的 宽度，从而有效提升了液晶显示面板的开口率。
示例性的，在阵列基板上对配向材料薄膜配向时，配向的方向与狭缝41的 延伸方向之间形成的夹角在7°至11°之间，可以包括端点值。
示例性的，本公开实施例提供的阵列基板还包括黑矩阵图形BM。黑矩阵图 形BM在基底60上的正投影覆盖触控信号线31在基底60上的正投影。
示例性的，在平行于基底60，且垂直于触控信号线31的延伸方向的方向上， 黑矩阵图形BM在基底60上的正投影的边界超出触控信号线31在基底60上的 正投影的边界1.9微米至2.3微米，可以包括端点值。示例性的，如图9所示， 超出2.1微米。
需要说明，图9中标记距离的数字的单位为微米。
更详细地说，当数据线30产生Rubbing Shadow区域，以及在将触控信号线 31与对应的数据线30并排设置在非开口区时，数据线30处需要遮挡的区域在 垂直于数据线30的延伸方向上的宽度能够达到8.5um左右，从而导致开口率会 损失3％左右。因此，上述实施例提供的阵列基板中，通过设置像素电极40中 的狭缝41的延伸方向与数据线30的延伸方向相同，以及将触控信号线31与数 据线30在异层绝缘设置，且在基底60上的，同时避免了Rubbing Shadow区域 的产生，以及从触控信号线31考虑对盒精度和短路情况的需要，从而缩小了数 据线30处需要遮挡的区域在垂直于数据线30的延伸方向上的宽度，使得在将 阵列基板形成液晶显示面板时，该液晶显示面板的像素开口率能够提升3％左 右。
阵列基板按照上述方式布局，有利于提升阵列基板的工作稳定性，降低阵 列基板在优先布局空间内的布局难度。
本公开实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。
需要说明的是，显示装置可以为：液晶显示面板、电视、显示器、数码相 框、手机、电子纸、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显 示功能的产品或部件等。
上述实施例提供的阵列基板中，将触控信号线31与数据线30异层绝缘设 置，从而无需再考虑数据线30与触控信号线31之间的短路问题，也即不必特 别限制触控信号线31与数据线30在阵列基板所在平面上的间隔距离，从而可 相对现有技术减小触控信号线31和数据线30对相邻子像素列之间的非开口区 尺寸的限制，进而提高液晶显示面板的开口率。并且，本公开实施例提供的制 备方法制作的阵列基板中，通过设置触控信号线31在基底60上的正投影，与 数据线30在基底60上的正投影均部分重叠，使得在将阵列基板与对置基板61 对盒时，基于触控信号线31的因素所导致的对黑矩阵图形在垂直于数据线30 延伸方向上的宽度增加量减小，从而有效缩小了对置基板61上的黑矩阵图形的 面积。
因此，本公开实施例提供的显示装置在包括上述阵列基板时同样具有上述 有益效果，此处不再赘述。
本公开实施例还提供了一种阵列基板的制备方法，该制备方法包括：
在基底60上制作数据线30和触控信号线31；
数据线30沿第一方向延伸；
触控信号线31的延伸方向与数据线30的延伸方向相同；数据线30与触控 信号线31异层绝缘设置，且触控信号线31在基底60上的正投影与数据线30 在基底60上的正投影至少部分重叠。
采用本公开实施例提供的制备方法制作的阵列基板中，将触控信号线31与 数据线30异层绝缘设置，从而无需再考虑数据线30与触控信号线31之间的短 路问题，也即不必特别限制触控信号线31与数据线30在阵列基板所在平面上 的间隔距离，从而可相对现有技术减小触控信号线31和数据线30对相邻子像 素列之间的非开口区尺寸的限制，进而提高液晶显示面板的开口率。并且，本 公开实施例提供的制备方法制作的阵列基板中，通过设置触控信号线31在基底60上的正投影，与数据线30在基底60上的正投影均部分重叠，使得在将阵列 基板与对置基板61对盒时，基于触控信号线31的因素所导致的对黑矩阵图形在垂直于数据线30延伸方向上的宽度增加量减小，从而有效缩小了对置基板61 上的黑矩阵图形的面积。
在一些实施例中，制备方法包括：
在基底60上制作栅线10和辅助电极13；辅助电极13和栅线10沿第二方 向延伸；辅助电极13用于后续与公共电极20耦接，以减小公共电极20的传输 电阻。
更详细地说，在基底60上制作第一栅金属层，第一栅金属层包括沿远离基 底60的方向依次层叠设置的第一钼金属层，第一铝金属层和第二钼金属层，第 一钼金属层的厚度为
Figure BDA0003139269780000221
第一铝金属层的厚度为
Figure BDA0003139269780000222
第二钼金属层的厚 度为
Figure BDA0003139269780000223
对第一栅金属层进行构图工艺，该构图工艺依次包括镀膜、曝光、 显影、湿刻等工艺，形成栅线10、辅助电极13。
在形成有栅线10和辅助电极13的基底60上制备驱动电路、数据线30。
更详细的说，本步骤中，先沉积整层的栅绝缘层50，栅绝缘层50覆盖栅线 10及辅助电极13；栅绝缘层50的材料包括氮化硅。栅绝缘层50的厚度为
Figure BDA0003139269780000224
通过SSM Mask工艺(即4Mask工艺)制作薄膜晶体管的有源层70和源漏 金属层。有源层70的厚度为
Figure BDA0003139269780000225
源漏金属层包括沿远离基底60的方向依次 层叠设置的第三钼金属层，第二铝金属层和第四钼金属层，第三钼金属层的厚 度为
Figure BDA0003139269780000226
第二铝金属层的厚度为
Figure BDA0003139269780000227
第四钼金属层的厚度为
Figure BDA0003139269780000228
对源 漏金属层进行构图工艺，该构图工艺依次包括镀膜、曝光、显影、湿刻等工艺， 形成驱动电路的输入电极和输出电极33，以及数据线30。
在形成有驱动电路的基底60上制作有机绝缘层51，有机绝缘层51覆盖驱 动电路的输出电极33和数据线30；
更详细的说，本公开实施例中，可采用氮化硅材料沉积形成一层缓冲层， 缓冲层的厚度为
Figure BDA0003139269780000229
采用有机树脂，在缓冲层背向基底60的一侧继续沉积 整层的有机绝缘层51，有机绝缘层51的厚度为
Figure BDA00031392697800002210
在一次构图工艺中形成第一子过孔和第三子过孔；第一子过孔贯穿有机绝 缘层51，并暴露驱动电路的输出电极33的至少部分；第三子过孔贯穿有机绝缘 层51，并暴露出上述辅助电极13。
更详细的说，本步骤中，对有机绝缘层51进行一次构图，形成贯穿有机绝 缘层51和缓冲层的开孔，在开孔中继续刻蚀栅绝缘层50，进而形成贯穿有机绝 缘层51和栅绝缘层50的第一子过孔。
制作公共电极20；
更详细的说，本步骤中，可采用氧化铟锡材料，制作1ITO层，1ITO层的厚 度为
Figure BDA0003139269780000231
对1ITO层进行构图工艺，该构图工艺依次包括镀膜、曝光、显影、 湿刻等工艺，形成公共电极20，公共电极20通过第三连接过孔Via3与对应的 第一连接图形42耦接。
制作第一钝化层52，第一钝化层52覆盖公共电极20；
更详细的说，本步骤中，采用氮化硅材料，沉积形成整层的第一第一钝化 层52。第一第一钝化层52的厚度为
Figure BDA0003139269780000232
制作触控信号线31；
更详细的说，本步骤中，采用Mo材料，制作触控信号线31膜层(TPM)。 触控信号线31膜层的厚度为
Figure BDA0003139269780000233
对触控信号线31膜层进行构图工艺，该构 图工艺依次包括镀膜、曝光、显影、湿刻等工艺，形成触控信号线31。其中， 触控信号线31包括用于与1ITO层耦接的第一连接图形42。
制作第二钝好化层，第二钝化层53覆盖触控信号线31；
更详细的说，本步骤中，本步骤中，采用氮化硅材料，沉积形成整层的第 二第一钝化层52。第二第一钝化层52的厚度为
Figure BDA0003139269780000234
所第二钝化层53进行构图，形成第二子过孔、第四子过孔和第一连接过孔 Via1；
更详细的说，本步骤中，对第二第一钝化层52进行一次构图工艺，对第二 第一钝化层52进行构图形成贯穿第一钝化层52的第二子过孔、第四子过孔和 第一连接过孔Via1。其中，第二子过孔贯穿所述第一钝化层52和所述第二钝化 层53，所述第一子过孔在所述基底60上的正投影包括所述第二子过孔在所述基 底60上的正投影。所述第四子过孔贯穿所述第二钝化层53和所述第一钝化层 52，将所述辅助电极13和所述公共电极20裸露出来，所述第三子过孔在所述 基底60上的正投影包括所述第四子过孔在所述基底60上的正投影；第一连接 过孔Via1包括第一部分和第二部分，第一部分贯穿所述第一钝化层52以及所 述第二钝化层53，并将所述公共电极20的至少部分裸露出来；所述第二部分贯 穿所述第二钝化层53，并将所述触控信号的至少部分裸露出来。
制作像素电极40和第一连接图形42和第二连接图形43，像素电极40通过 第二连接过孔Via2与输出电极33耦接，第一连接图形42通过第一连接过孔Via1 与对应的触控信号线31耦接，第二连接图形43通过所述第四子过孔将所述辅 助电极13和所述公共电极20耦接。
更详细的说，本步骤中，采用氧化铟锡材料，制作2ITO层，2ITO层的厚度 为
Figure BDA0003139269780000241
对2ITO层进行构图工艺，该构图工艺依次包括镀膜、曝光、显影、湿 刻等工艺，形成像素电极40、第二连接图形43和第一连接图形42，像素电极 40通过第二连接过孔Via2(具体为第二子过孔)与驱动电路的输出电极33耦 接，第一连接图形42通过第一连接过孔Via1将公共电极20与对应的触控信号 线31耦接。第二连接图形43通过所述第四子过孔将所述辅助电极13和所述公 共电极20耦接。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将 一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些 实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包 含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素 的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的 其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在 没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包 括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本公开的实施例如上文，这些实施例并没有详尽叙述所有的细节，也 不限制该公开仅为的具体实施例。显然，根据以上描述，可作很多的修改和变 化。本说明书选取并具体描述这些实施例，是为了更好地解释本公开的原理和 实际应用，从而使所属技术领域技术人员能很好地利用本公开以及在本公开基 础上的修改使用。本公开仅受权利要求书及其全部范围和等效物的限制。

Claims (21)

1.一种阵列基板，其中，包括：
基底；
数据线，设置在所述基底上，并沿第一方向延伸；
触控信号线，设置在所述基底上；所述触控信号线的延伸方向与所述数据线的延伸方向相同；所述数据线与所述触控信号线异层绝缘设置，且所述触控信号线在所述基底上的正投影与所述数据线在基底上的正投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其中，所述触控信号线位于所述数据线背离所述基底的方向的一侧。
3.根据权利要求1所述的阵列基板，其中，所述触控信号线在所述基底上的正投影完全覆盖所述数据线在所述基底上的正投影。
4.根据权利要求3所述的阵列基板，其中，所述触控信号线具有沿所述第一方向延伸的中心线；所述数据线具有沿第一方向延伸的中心线；
所述触控信号线的中心线在所述基底上的正投影与所述数据线的中心线在所述基底上的正投影完全重叠。
5.根据权利要求4所述的阵列基板，其中，所述触控信号线在第二方向上的尺寸大于所述数据线在所述第二方向上的尺寸；所述第二方向垂直于所述第一方向。
6.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括：多个触控电极单元，与所述触控信号线对应耦接；所述触控电极单元所在层位于所述数据线背离所述基底的方向的一侧；
在第二方向上相邻两个所述触控电极单元之间的间隙在所述基底上的正投影与所述数据线在所述基底上的正投影交叠；
所述第二方向垂直于所述第一方向。
7.根据权利要求6所述的阵列基板，其中，所述触控电极单元所在层位于所述触控信号线所在层与所述数据线所在层之间。
8.根据权利要求6所述的阵列基板，其中，所述触控电极单元在所述基底上的正投影与所述触控信号线在所述基底上的正投影部分重叠。
9.根据权利要求8所述的阵列基板，其中，所述触控电极单元在所述基底上的正投影与所述触控信号线在所述基底上的正投影的重叠部分，在第二方向上的长度为1.5～3微米。
10.根据权利要求6所述的阵列基板，其中，所述阵列基板还包括：有机绝缘层，所述有机绝缘层设置在所述数据线所在层与所述触控电极单元所在层之间。
11.根据权利要求10所述的阵列基板，其中，所述阵列基板还包括：
多条栅线、多条数据线和多个子像素；所述多条栅线和所述多条数据线限定出多个子像素区域，多个所述子像素对应位于所述多个子像素区域内；所述子像素包括像素电极和公共电极。
12.根据权利要求11所述的阵列基板，其中，所述阵列基板包括多个触控子区域，所述触控电极单元一一对应位于所述触控子区域；每个所述触控子区域对应多个所述子像素区域；
位于同一个所述触控子区域的多个子像素的公共电极相耦接，且相耦接的多个所述公共电极复用为该触控子区域中的触控电极单元。
13.根据权利要求12所述的阵列基板，其中，所述阵列基板还包括：第一钝化层；沿背离所述基底的方向，所述公共电极所在层、所述第一钝化层、所述触控信号线所在层、所述像素电极所在层依次设置；
所述公共电极通过第一连接过孔与所述触控信号线耦接，所述第一连接过孔至少贯穿所述第一钝化层。
14.根据权利要求13所述的阵列基板，其中，所述阵列基板还包括：第二钝化层；所述第二钝化层位于所述触控信号线所在层背离所述基底的一侧；
所述第一连接过孔包括第一部分和第二部分，所述第一部分贯穿所述第一钝化层、所述触控信号线所在层，以及所述第二钝化层，并将所述公共电极的至少部分裸露出来；所述第二部分贯穿所述第二钝化层，并将所述触控信号的至少部分裸露出来；
所述阵列基板还包括第一连接图形，所述第一连接图形在所述基底上的正投影覆盖所述第一连接过孔的所述第一部分和所述第二部分在所述基底上的正投影，以将所述公共电极和所述触控信号线耦接。
15.根据权利要求14所述的阵列基板，其中，第一连接图形与所述像素电极同层设置且材料相同。
16.根据权利要求14所述的阵列基板，其中，所述子像素还包括：驱动电路，所述驱动电路的输出电极的至少部分位于所述有机绝缘层靠近所述基底的一侧；
所述像素电极通过第二连接过孔与所述输出电极耦接，所述第二连接过孔至少贯穿所述有机绝缘层、所述第一钝化层和所述第二钝化层，以将所述驱动电路的输出电极裸露出来，使所述像素电极与所述输出电极耦接。
17.根据权利要求16所述的阵列基板，其中，所述驱动电路包括：驱动晶体管；所述第二连接过孔包括：第一子过孔和第二子过孔；所述第一子过孔贯穿所述有机绝缘层，所述第二子过孔贯穿所述第一钝化层和所述第二钝化层，所述第一子过孔在所述基底上的正投影包括所述第二子过孔在所述基底上的正投影；所述像素电极通过所述第二子过孔与所述输出电极耦接。
18.根据权利要求17所述的阵列基板，其中，所述阵列基板还包括：辅助电极，所述辅助电极位于沿第一方向上相邻的两个所述子像素区域之间，并沿第二方向延伸；位于同一个所述触控子区域的多个公共电极通过所述辅助电极相耦接；
所述辅助电极的导电率大于所述公共电极的导电率。
19.根据权利要求18所述的阵列基板，其中，所述辅助电极与所述栅线同层同材料设置。
20.根据权利要求18所述的阵列基板，其中，所述阵列基板还包括栅绝缘层、第三连接过孔、第二连接图形；所述栅绝缘层的至少部分位于所述辅助电极背离所述基底的一侧；所述第三连接过孔包括第三子过孔和第四子过孔，所述第三子过孔贯穿所述有机绝缘层；所述第四子过孔贯穿所述第二钝化层和所述第一钝化层，将所述辅助电极和所述公共电极裸露出来，所述第三子过孔在所述基底上的正投影包括所述第四子过孔在所述基底上的正投影；所述第二连接图形在所述基底上的投影覆盖所述第四子过孔，将所述辅助电极和所述公共电极耦接。
21.一种显示装置，其中，包括如权利要求1～20中任一项所述的阵列基板。
CN202110727820.0A 2021-06-29 2021-06-29 阵列基板、显示装置 Pending CN115542619A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110727820.0A CN115542619A (zh) 2021-06-29 2021-06-29 阵列基板、显示装置
US18/021,205 US20230314888A1 (en) 2021-06-29 2022-03-10 Array substrate and display apparatus
PCT/CN2022/080085 WO2023273402A1 (zh) 2021-06-29 2022-03-10 阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110727820.0A CN115542619A (zh) 2021-06-29 2021-06-29 阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN115542619A true CN115542619A (zh) 2022-12-30

Family

ID=84689839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110727820.0A Pending CN115542619A (zh) 2021-06-29 2021-06-29 阵列基板、显示装置

Country Status (3)

Country Link
US (1) US20230314888A1 (zh)
CN (1) CN115542619A (zh)
WO (1) WO2023273402A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113485046B (zh) * 2021-07-23 2022-08-02 武汉华星光电技术有限公司 显示面板及显示装置
CN114967259B (zh) * 2022-05-25 2023-11-28 武汉华星光电技术有限公司 阵列基板及显示面板
CN115981059B (zh) * 2023-03-20 2023-06-23 惠科股份有限公司 液晶显示面板和液晶显示器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160357291A1 (en) * 2015-06-05 2016-12-08 Innolux Corporation Touch display device
TWI581157B (zh) * 2016-04-20 2017-05-01 群創光電股份有限公司 觸控顯示裝置
CN106896556B (zh) * 2017-02-28 2023-11-03 厦门天马微电子有限公司 阵列基板及其制造方法、显示面板以及显示装置
CN107193419B (zh) * 2017-05-25 2020-03-10 厦门天马微电子有限公司 一种阵列基板及其使用方法、显示面板、显示装置
EP4057056A4 (en) * 2019-11-04 2022-11-23 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE AND DISPLAY DEVICE

Also Published As

Publication number Publication date
US20230314888A1 (en) 2023-10-05
WO2023273402A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
CN216052544U (zh) 阵列基板、显示装置
US9874795B2 (en) Array substrate, manufacturing method, and display device thereof
CN115542619A (zh) 阵列基板、显示装置
JP3599663B2 (ja) 広視野角液晶ディスプレイとその製造方法
US7633595B2 (en) Liquid crystal display panel having dummy color filter and fabricating method thereof
WO2017118050A1 (zh) 阵列基板及其制备方法、显示装置
CN108983518B (zh) 阵列基板及其制备方法
US11513623B2 (en) Array substrate and display device
WO2013086919A1 (zh) 阵列基板及其制造方法和显示装置
US11287711B2 (en) Display panel, method for manufacturing the same and display device
US20150116605A1 (en) Display panel
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
TWI439764B (zh) 液晶顯示裝置及濾光基板
US20070058112A1 (en) Liquid crystal display panel, color filter, and manufacturing method thereof
CN103488007B (zh) 阵列基板及其制造方法、显示装置
WO2022246794A1 (zh) 阵列基板及其制作方法、显示装置
CN113985662A (zh) 显示面板、阵列基板及其制造方法
CN112905052A (zh) 阵列基板及其制备方法、触控显示装置
WO2023028915A1 (zh) 阵列基板及显示装置
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
WO2023108539A1 (zh) 显示基板和显示装置
KR101006310B1 (ko) 액정표시장치의 제조방법
WO2023184406A1 (zh) 基板及其制造方法、显示面板
CN117832228A (zh) 一种阵列基板及触控显示装置
KR101875695B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination