CN115513160B - 焊接结构及具有其的封装结构 - Google Patents

焊接结构及具有其的封装结构 Download PDF

Info

Publication number
CN115513160B
CN115513160B CN202211373590.3A CN202211373590A CN115513160B CN 115513160 B CN115513160 B CN 115513160B CN 202211373590 A CN202211373590 A CN 202211373590A CN 115513160 B CN115513160 B CN 115513160B
Authority
CN
China
Prior art keywords
welding
groove
welding part
substrate
guide groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211373590.3A
Other languages
English (en)
Other versions
CN115513160A (zh
Inventor
杨先方
张江华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202211373590.3A priority Critical patent/CN115513160B/zh
Publication of CN115513160A publication Critical patent/CN115513160A/zh
Application granted granted Critical
Publication of CN115513160B publication Critical patent/CN115513160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种焊接结构及具有其的封装结构，焊接结构包括第一焊接部及第二焊接部，第一焊接部包括第一焊接面，第二焊接部包括与第一焊接面相互焊接的第二焊接面，其中，第一焊接部还包括贯穿第一焊接面的凹槽，凹槽与第二焊接部之间形成贯穿第一焊接部的边缘的导槽。本发明的焊接结构的第一焊接部与第二焊接部之间形成有贯穿第一焊接部的边缘的导槽，焊料除了在第一焊接面及第二焊接面之间流动之外，还能在导槽内流动，且由于导槽贯穿第一焊接部的边缘，当焊料中生成气泡时，气泡可通过导槽排出至第一焊接部及第二焊接部的外侧，可避免形成空洞而导致第一焊接部和/或第二焊接部受力不均，进而避免产品质量下降。

Description

焊接结构及具有其的封装结构
技术领域
本发明属于半导体封装技术领域，特别关于一种焊接结构及具有其的封装结构。
背景技术
在现有焊接工艺中，存在回流焊之后气泡未能排出形成空洞而降低产品质量的问题。
具体的，参见图1，以具有大电感的封装结构200为例，封装结构200包括基板20、铜柱21及电感22，铜柱21的两端分别焊接基板20及电感22，这里，由于电感22尺寸较大，需要匹配尺寸较大的铜柱21。
铜柱21的底面与基板20的焊盘直接通过焊接工艺实现电性连接，焊接用锡膏覆盖铜柱21的底面及连接底面的侧壁区域，在回流焊过程中，锡膏里的焊膏与铜柱21及焊盘内的氧化物反应而产生气泡，气泡被包裹在锡膏里面，由于锡膏是粘稠状的且铜柱21的底面面积较大，远离铜柱21底面边缘的气泡（例如中心位置的气泡）很难排出去，在高温条件下锡膏里的气泡膨胀，铜柱21受到不均匀的推力而导致连接基板20的多个铜柱21的多个顶面不共面，进而使得装配于铜柱21顶面的电感22存在倾斜的风险。
发明内容
本发明的目的在于提供一种焊接结构及具有其的封装结构，以克服现有的焊接结构或封装结构不能排出气泡的问题。
为解决上述问题，本发明技术方案提供了一种焊接结构，包括第一焊接部及第二焊接部，所述第一焊接部包括第一焊接面，所述第二焊接部包括与所述第一焊接面相互焊接的第二焊接面，其中，所述第一焊接部还包括贯穿所述第一焊接面的凹槽，所述凹槽与所述第二焊接部之间形成贯穿所述第一焊接部的边缘的导槽，其中，所述导槽位于凸伸出所述第二焊接面的凸起与所述凹槽之间，或者，所述导槽位于贯穿所述第二焊接面的凹陷与所述凹槽之间，或者，所述导槽位于所述第二焊接面与所述凹槽之间。
作为可选的技术方案，所述导槽由所述第一焊接部的中部朝向所述第一焊接部的边缘延伸。
作为可选的技术方案，当所述导槽位于凸伸出所述第二焊接面的凸起与所述凹槽之间时，所述导槽包括所述凸起远离所述第二焊接面的底面与所述凹槽的底表面之间的第一间隙，和/或所述导槽包括所述凸起的侧面与所述凹槽的侧表面之间的第二间隙。
作为可选的技术方案，所述焊接结构还包括位于所述第一焊接部的周缘的开槽，所述开槽连通所述导槽。
作为可选的技术方案，所述开槽为环形开槽，且至少部分所述开槽位于所述第二焊接部的外侧。
作为可选的技术方案，所述凹槽呈十字形，且十字形的四个端部均延伸至所述第一焊接部的边缘。
作为可选的技术方案，所述凹槽为对称结构。
为解决上述问题，本发明技术方案提供了一种封装结构，包括如上任意一项技术方案所述的焊接结构。
作为可选的技术方案，所述封装结构包括基板及铜柱，所述第一焊接部及所述第二焊接部的其中之一位于所述基板，其中另一位于所述铜柱。
作为可选的技术方案，所述封装结构还包括电感，所述铜柱包括相对设置的第一端及第二端，所述铜柱的第一端电性连接所述基板，所述铜柱的第二端电性连接所述电感的引脚。
作为可选的技术方案，所述封装结构还包括芯片及封装料，所述芯片位于所述基板的上表面，多个铜柱位于所述基板的上表面并环绕所述芯片设置，所述封装料包覆所述芯片、多个铜柱及所述基板的上表面，且所述封装料暴露出所述铜柱的所述第二端。
与现有技术相比，本发明提供一种焊接结构及具有其的封装结构，焊接结构的第一焊接部与第二焊接部之间形成有贯穿第一焊接部的边缘的导槽，焊料除了在第一焊接面及第二焊接面之间流动之外，还能在导槽内流动，且由于导槽贯穿第一焊接部的边缘，当焊料中生成气泡时，气泡可通过导槽排出至第一焊接部及第二焊接部的外侧，可避免形成空洞而导致第一焊接部和/或第二焊接部受力不均，进而避免产品质量下降。
另外，当焊接结构应用至具有大尺寸的电感的封装结构中时，可使得多个铜柱的多个第二端共面，避免装配于铜柱第二端的电感出现倾斜现象。
附图说明
图1为现有的封装结构的剖视图。
图2为本发明第一实施方式的第一焊接部及开槽的示意图。
图3为本发明第一实施方式的第二焊接部的示意图。
图4为本发明第一实施方式的焊接结构纵向剖视图。
图5为本发明第一实施方式的焊接结构横向剖视图。
图6为本发明第二实施方式的第一焊接部及开槽的示意图。
图7为本发明第二实施方式的第二焊接部的示意图。
图8为本发明第三实施方式的第一焊接部及开槽的示意图。
图9为本发明第三实施方式的第二焊接部的示意图。
图10为本发明其他实施方式的第一焊接部及开槽的示意图。
图11为本发明其他实施方式的第二焊接部的示意图。
图12为本发明一实施方式的封装结构的剖视图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
结合图2至图5，为本发明第一实施方式的焊接结构100的示意图，焊接结构100包括第一焊接部11及第二焊接部12，第一焊接部11包括第一焊接面111，第二焊接部12包括与第一焊接面111相互焊接的第二焊接面121。
这里，第一焊接面111与第二焊接面121之间通过焊料实现电性连接。
第一焊接部11还包括贯穿第一焊接面111的凹槽112，凹槽112与第二焊接部12之间形成贯穿第一焊接部11的边缘1101的导槽S。
这里，“凹槽112与第二焊接部12之间形成贯穿第一焊接部11的边缘1101的导槽S”是指当第一焊接部11与第二焊接部12相互配合时，第二焊接部12并不会完全堵塞凹槽112，且第二焊接部12与凹槽112之间会形成导槽S。
可以看到，在本实施方式中，第一焊接部11与第二焊接部12之间形成有贯穿第一焊接部11的边缘1101的导槽S，焊料除了在第一焊接面111及第二焊接面121之间流动之外，还能在导槽S内流动，且由于导槽S贯穿第一焊接部11的边缘1101，当焊料中生成气泡时，气泡可通过导槽S排出至第一焊接部11及第二焊接部12的外侧，可避免形成空洞而导致第一焊接部11和/或第二焊接部12受力不均，进而避免产品质量下降。
也就是说，相较于第一焊接部11与第二焊接部12完全通过平面与平面实现焊接的方式，本实施方式通过增设的导槽S可为气泡的排出提供有效路径。
在本实施方式中，导槽S由第一焊接部11的中部朝向第一焊接部11的边缘1101延伸，如此，当离边缘1101较远的中部存在气泡时，可通过导槽S排出，当然，其他区域的气泡也可通过导槽S排出。
需要说明的是，位于第一焊接部11的中部以及第一焊接部11的边缘1101之间的导槽S的形态不限，可以是直线槽、曲线槽等。
在本实施方式中，第二焊接部12包括凸伸出第二焊接面121的凸起122，凸起122与凹槽112配合形成导槽S，即导槽S位于凸伸出第二焊接面121的凸起122与凹槽112之间。
也就是说，当凸起122配合至凹槽112中时，凸起122并不会完全堵塞凹槽112，凸起122与凹槽112之间会形成缝隙，该缝隙即为延伸至第一焊接部11的边缘1101的导槽S。
另外，凸起122与凹槽112形成一定的限位结构，可提高第一焊接部11与第二焊接部12配合的稳定性。
具体的，在本实施方式中，凹槽112呈十字形，且十字形的四个端部均延伸至第一焊接部11的边缘1101，即凹槽112在四个方向上均贯穿第一焊接部11的边缘1101。
当然，凹槽112也可为其他形态，例如环形、扇形等等，可根据实际情况而定。
结合图4及图5，图4为第一焊接部11的纵向（垂直于第一焊接面111）剖面图，当凸起122配合至凹槽112中时，凸起122远离第二焊接面121的底面1221与凹槽112的底表面1121之间形成第一间隙S1。
图5为第一焊接部11的横向（平行于第一焊接面111）剖面图，当凸起122配合至凹槽112中时，凸起122的侧面1222与凹槽112的侧表面1122之间形成第二间隙S2。
这里，第一间隙S1与第二间隙S2连通而形成导槽S，导槽S沿四个方向贯穿第一焊接部11的边缘1101，可大大提高气泡的排出效率。
当然，凸起122与凹槽112也可配合形成其他形式的导槽S，例如，导槽仅包括第一间隙S1或导槽S仅包括第二间隙S2等等。
另外，凹槽112为对称结构，即十字形凹槽112的中心即为第一焊接面111的中心，凹槽112将第一焊接面111分隔成四个独立且尺寸相同的焊接面，如此，可使得焊料内部的气泡均匀排出。
在本实施方式中，焊接结构100还包括位于第一焊接部11的周缘1101的开槽13，开槽13连通导槽S，导槽S内的焊料可进一步流动至开槽13内，以进一步辅助气泡的排出，具体可参考图4及图5中的箭头，箭头示意了焊料的流动情况，但不以此为限。
具体的，开槽13为环形开槽，且至少部分开槽13位于第二焊接部12的外侧。
也就是说，开槽13环绕第一焊接部11的周缘1101设置，且第二焊接部12不会完全遮蔽开槽13，或第二焊接部12完全不遮蔽开槽13，此时的开槽13实质是与外界连通的，可直接将气泡排到外界。
这里，第二焊接面121的外轮廓尺寸可大致等于第一焊接面111的外轮廓尺寸，如此，可在保证焊接区域面积的前提下，避免第二焊接面121遮挡开槽13，以增大开槽13与外界的接触面积而提高气泡排出效率。
结合图6及图7，为第二实施方式的焊接结构的示意图，为了便于说明，与第一实施方式相同或相似的结构可以采用相同或相似的编号，下同。
第二焊接部12a的第二焊接面121a为平面，第二焊接面121a与第一焊接部11a的凹槽112a配合形成导槽S，此时的导槽S即为凹槽112a，即导槽S位于第二焊接面121a与凹槽112a之间。
第二实施方式的其他说明可以参考第一实施方式，在此不再赘述。
结合图8及图9，为第三实施方式的焊接结构的示意图。
第二焊接部12b包括贯穿第二焊接面121b的凹陷123b，凹陷123b与凹槽112b配合形成导槽S，即导槽S位于贯穿第二焊接面121b的凹陷123b与凹槽112b之间。
这里，“凹陷123b与凹槽112b配合”是指凹陷123b的位置与凹槽112b的位置是相互匹配的，当凹陷123b与凹槽112b相互配合时，凹陷123b与凹槽112b相互连通并拼接形成导槽S，导槽S的体积大致为凹槽112b与凹陷123b的体积之和，可提高气泡的排出效率。
凹陷123b可以贯穿第二焊接部12b的边缘，即此时的导槽S同时贯穿了第一焊接部11b的边缘1101b及第二焊接部12b的边缘。
另外，凹陷123b的形状可与凹槽112b一致，例如，凹陷123b与凹槽112b均为十字形，但不以此为限。
可以理解的是，凹陷123b本身可以看做是贯穿第二焊接部12b的边缘的导槽，在其他实施方式中，结合图10及图11，凹陷123c的位置可以与凹槽112c不匹配，例如凹陷123c与凹槽112c相互垂直，此时形成分别位于第一焊接部11c及第二焊接部12c的两个导槽S。
第三实施方式的其他说明可以参考第一实施方式，在此不再赘述。
结合图12，本发明一实施方式还提供一种封装结构300，封装结构300包括如上所述的焊接结构100。
在本实施方式中，封装结构300包括基板30及铜柱31，第一焊接部11及第二焊接部12的其中之一位于基板30，其中另一位于铜柱31，这里以第一焊接部11位于基板30，第二焊接部12位于铜柱31为例。
第一焊接部11可以是位于基板30上表面301的焊盘，第二焊接部12可以是铜柱31的底部区域。
具体的，封装结构300还包括电感32、芯片33及封装料34，电感32为尺寸较大的电感。
芯片33位于基板30的上表面301，芯片33电性连接基板30。
多个铜柱31位于基板30的上表面301并环绕芯片33设置。
铜柱31包括相对设置的第一端311及第二端312，铜柱31的第一端311电性连接基板30，铜柱31的第二端312电性连接电感32的引脚321，铜柱31为尺寸较大的铜柱以支撑电感32。
封装料34包覆芯片33、多个铜柱31及基板30的上表面301，且封装料34暴露出铜柱31的第二端312。
这里，铜柱31的第一端311与基板30之间通过如上所述的焊接结构100实现电性连接，第一焊接部11位于基板30，第二焊接部12位于第一端311，由于焊接结构100可辅助气泡的排出，铜柱31受到的朝向电感32的推力是均匀的，多个铜柱31的多个第二端312共面，避免装配于铜柱31第二端312的电感32出现倾斜现象。
可以理解的，铜柱31的第二端312与电感32的引脚321之间也可通过如上所述的焊接结构100实现电性连接，但不以此为限。
另外，开槽13为凹陷于基板30的上表面301的结构，在回流焊过程中，开槽13始终与外界接触，当焊料流动至开槽13处时，焊料不会污染基板30的上表面301，不仅美观，还可避免出现短路等不良现象。
继续结合图12，封装结构300还包括位于电感32的上下表面的散热片35，散热片35与封装体34之间通过散热胶36连接。
可以理解的是，封装结构300也可为其他形式，焊接结构100也可用于其他结构中，可根据实际情况而定。
综上所述，本发明的第一焊接部11与第二焊接部12之间形成有贯穿第一焊接部11的边缘1101的导槽S，焊料除了在第一焊接面111及第二焊接面121之间流动之外，还能在导槽S内流动，且由于导槽S贯穿第一焊接部11的边缘1101，当焊料中生成气泡时，气泡可通过导槽S排出至第一焊接部11及第二焊接部12的外侧，可避免形成空洞而导致第一焊接部11和/或第二焊接部12受力不均，进而避免产品质量下降。
另外，当焊接结构100应用至具有大尺寸的电感32的封装结构300中时，可使得多个铜柱31的多个第二端312共面，避免装配于铜柱31第二端312的电感32出现倾斜现象。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。此外，上面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。必需指出的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种焊接结构，其特征在于，包括第一焊接部及第二焊接部，所述第一焊接部包括第一焊接面，所述第二焊接部包括与所述第一焊接面通过焊料相互焊接的第二焊接面，其中，所述第一焊接部还包括贯穿所述第一焊接面的凹槽，所述凹槽与所述第二焊接部之间形成贯穿所述第一焊接部的边缘的导槽，其中，所述导槽位于凸伸出所述第二焊接面的凸起与所述凹槽之间，所述导槽包括所述凸起远离所述第二焊接面的底面与所述凹槽的底表面之间的第一间隙，和/或所述导槽包括所述凸起的侧面与所述凹槽的侧表面之间的第二间隙。
2.根据权利要求1所述的焊接结构，其特征在于，所述导槽由所述第一焊接部的中部朝向所述第一焊接部的边缘延伸。
3.根据权利要求1所述的焊接结构，其特征在于，所述焊接结构还包括位于所述第一焊接部的周缘的开槽，所述开槽连通所述导槽。
4.根据权利要求3所述的焊接结构，其特征在于，所述开槽为环形开槽，且至少部分所述开槽位于所述第二焊接部的外侧。
5.根据权利要求1所述的焊接结构，其特征在于，所述凹槽呈十字形，且十字形的四个端部均延伸至所述第一焊接部的边缘。
6.根据权利要求1所述的焊接结构，其特征在于，所述凹槽为对称结构。
7.一种封装结构，其特征在于，包括如权利要求1-6中任意一项所述的焊接结构。
8.根据权利要求7所述的封装结构，其特征在于，所述封装结构包括基板及铜柱，所述第一焊接部及所述第二焊接部的其中之一位于所述基板，其中另一位于所述铜柱。
9.根据权利要求8所述封装结构，其特征在于，所述封装结构还包括电感，所述铜柱包括相对设置的第一端及第二端，所述铜柱的第一端电性连接所述基板，所述铜柱的第二端电性连接所述电感的引脚。
10.根据权利要求9所述的封装结构，其特征在于，所述封装结构还包括芯片及封装料，所述芯片位于所述基板的上表面，多个铜柱位于所述基板的上表面并环绕所述芯片设置，所述封装料包覆所述芯片、多个铜柱及所述基板的上表面，且所述封装料暴露出所述铜柱的所述第二端。
CN202211373590.3A 2022-11-04 2022-11-04 焊接结构及具有其的封装结构 Active CN115513160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211373590.3A CN115513160B (zh) 2022-11-04 2022-11-04 焊接结构及具有其的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211373590.3A CN115513160B (zh) 2022-11-04 2022-11-04 焊接结构及具有其的封装结构

Publications (2)

Publication Number Publication Date
CN115513160A CN115513160A (zh) 2022-12-23
CN115513160B true CN115513160B (zh) 2023-03-21

Family

ID=84511530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211373590.3A Active CN115513160B (zh) 2022-11-04 2022-11-04 焊接结构及具有其的封装结构

Country Status (1)

Country Link
CN (1) CN115513160B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283091B2 (ja) * 2003-11-10 2009-06-24 富士通株式会社 電子部品の実装方法
CN106455313B (zh) * 2016-10-10 2020-02-14 深圳市证通电子股份有限公司 Pcb内焊方法
CN206851145U (zh) * 2017-07-03 2018-01-05 北京京东方光电科技有限公司 一种电路板、电气元件和显示装置
CN114792680A (zh) * 2022-04-20 2022-07-26 江苏长电科技股份有限公司 电源管理芯片封装结构及封装结构的制作方法

Also Published As

Publication number Publication date
CN115513160A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
CN102064246B (zh) 发光装置的制造方法
US8076765B2 (en) Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
JP3329073B2 (ja) 半導体装置およびその製造方法
US20130273697A1 (en) Fabrication method of a mixed alloy lead frame for packaging power semiconductor devices
JP3165078B2 (ja) 表面実装部品の製造方法
CN110429075B (zh) 高密度多侧面引脚外露的封装结构及其生产方法
KR20140112013A (ko) 세라믹 패키지
WO2022170788A1 (zh) 电子元件封装体、电子元件组装结构及电子设备
JP2000164768A (ja) 半導体装置の製造方法
CN115513160B (zh) 焊接结构及具有其的封装结构
JP6723448B2 (ja) 半導体装置およびその製造方法
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
CN116864465A (zh) 散热器及功率器件
CN216354191U (zh) 智能功率模块
US7215013B2 (en) Semiconductor device and semiconductor apparatus
KR100326957B1 (ko) 반도체장치 및 그 제조장치 및 그 제조방법
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
KR20180069943A (ko) 양면냉각 파워모듈 및 그 제조방법
CN211238236U (zh) 一种高沾润性plus引线框架
KR100345164B1 (ko) 스택 패키지
CN220984516U (zh) 一种功率器件封装结构
CN214411193U (zh) 一种封装天线结构及电子设备
WO2022196278A1 (ja) 半導体装置
CN217768365U (zh) 一种贴片式so12j半导体芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant