CN1154918C - 具有嵌入式可编程控制器的非易失存储器 - Google Patents

具有嵌入式可编程控制器的非易失存储器 Download PDF

Info

Publication number
CN1154918C
CN1154918C CNB971163790A CN97116379A CN1154918C CN 1154918 C CN1154918 C CN 1154918C CN B971163790 A CNB971163790 A CN B971163790A CN 97116379 A CN97116379 A CN 97116379A CN 1154918 C CN1154918 C CN 1154918C
Authority
CN
China
Prior art keywords
nonvolatile memory
logic controller
programmable logic
computer system
mainframe computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971163790A
Other languages
English (en)
Other versions
CN1174352A (zh
Inventor
�����W��ղ��˹
厄尔·W·詹宁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America Inc filed Critical Hyundai Electronics America Inc
Publication of CN1174352A publication Critical patent/CN1174352A/zh
Application granted granted Critical
Publication of CN1154918C publication Critical patent/CN1154918C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种计算机系统，该系统虽然增加小的附加硬件，却具有满足所要求的应用的附加性能。例如，一个从属装置，把嵌入式可编程控制器与非易失存储器、本地RAM和接口逻辑组合起来。主计算机系统把从属装置当作就好象是一个分级存储器系统，在其上也可以存储和检索文件的普通盘驱动器。此外，主计算机系统可以对控制器编程以根据存储的信息执行操作，包括图象处理和/或数据压缩。非易失存储器可以包括一个盘驱动器、可写DC-ROM、光驱、或非易失固态存储器。

Description

具有嵌入式可编程 控制器的非易失存储器
技术领域
本发明涉及非易失存储器系统，特别是集成分级构成的具有可编程控制器的非易失存储器的系统，可编程控制器用来执行非易失存储器上的操作。
背景技术
计算机的新的多媒体应用在处理功率和存储容量方面都对系统性能有很多要求。例如，需1-D和2-D离散余弦变换和离散反余弦变换来实现JPEG和MPEG压缩和解压缩。子波压缩要求各种数字滤波操作。分数压缩可能要求滤波和大范围搜索操作。图象增强也要求数字滤波。所有的这些操作都要求对大量的数据进行大范围的计算和/或比较。
一种方法是简单地把这些任务分配给计算机系统的CPU。那么多媒体的性能将受到CPU速度以及访问存储器的速度的限制。如果计算机系统同时运行其操作，这些操作也将被缓慢地执行。
另一种方法是提供辅助硬件。例如，计算机系统可以配备有附加的电路板，包括专用于多媒体任务的数字信号处理电路和存储器。但是这种方法增加了大量的费用，而且增加的存储器使已在计算机系统中利用的资源加倍。
系统安全提出了类似的问题。控制对计算机的存取和/或保护计算机机密地存储和/或传送的数据要求进行加密和解密。加密和解密还意味着计算机处理功率的其他可能的消耗。而且，加密和解密关键信息一般存储在计算机的硬盘驱动器上，在那里它们难以被保护。
发明内容
本发明提供具有应用中所需要的附加性能的计算机系统，同时增加小的附加硬盘。在一个实施例中，用于主计算机系统的从属装置把带有非易失存储器嵌入式可编程控制器、本地RAM、和接口逻辑组合在一起。主计算机系统把从属装置当作分级存储器处理，如可以存储和检索文件的普通的磁盘驱动器。此外，主计算机可以给控制器编制程序以执行存储信息的操作，包括图象处理和/或数据压缩。非易失存储器可以包括磁盘驱动器、光盘、可写CD-ROM、和/或非易失固态存储器。
根据本发明的第一种情况，用于向主计算机系统提供非易失数据存储和附加处理的装置包括至少具有一个非易失存储器装置的非易失存储器系统。非易失存储器系统包括一个分级存储器结构，并通过从主计算机系统存储和检索信息，响应从主计算机系统接收的分级存储器结构控制命令。该装置还包括一个可编程控制器。可编程控制器根据从主计算机系统接收的控制程序操作。可编程控制器响应从主计算机系统发出的一个或多个命令来调用控制程序。这些命令使可编程控制器操作存储在非易失存储器系统中的信息。
根据本发明的第二种情况，用于主计算机系统中非易失数据存储和高速数据处理的装置包括多个单元。每个这种单元包括一个非易失存储器系统，非易失存储器系统至少包括一个非易失存储器装置。非易失存储器系统实现分级存储器结构并通过存储和检索信息响应分级存储器结构控制命令。每一个这种单元还包括一个可编程控制器。可编程控制器操作外部可配置控制程序并响应主计算机系统的命令调用控制程序。每个这种单元还包括与其他多个单元交换信息的接口系统。该多个单元可以通过主计算机系统编程，同时操作存储的信息。
根据本发明的第三种情况，提供了一种主计算机系统，其特征在于，该系统包括：一个主CPU；一个主总线；和用于向所说的主计算机系统提供非易失数据存储和附加处理的装置，所说的装置包括：一个包括至少一个非易失存储器装置的非易失存储器系统，所说的非易失存储器系统通过从所说的主计算机系统存储和检索信息响应从所说的主计算机系统接收的分级存储器结构控制命令；和一个可编程控制器，所说的可编程控制器操作从所说的主计算机系统经所说的主总线接收的第一控制程序，并响应所说的主CPU的命令以调用所说的第一控制程序，所说的第一控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的非易失存储器系统和所说的可编程控制器一起实现一个分级存储器系统。
根据本发明的第四种情况，提供了一种无绳电话单元，包括：一个用来经一个无线网络发送和接收数据的RF收发器；一个用来俘获输入声频信号的话筒；一个响应输出声频信号的用来输出声频的扬声器；无绳电话控制电路，接收所说的输入声频信号并向所说的RF收发器提供所说的输出声频信号并提供一个调制的输出信号，并经所说的话筒和所说的扬声器从所说的RF收发器接收调制的输入信号以实现电话操作；一个非易失存储器系统，包括至少一个非易失存储器装置，通过从所说的无绳电话控制电路存储和检索信息，所说的非易失存储器系统响应分级存储器结构控制命令；和一个可编程控制器，所说的可编程控制器操作从所说的无绳电话控制电路接收的第一控制程序，并响应所说的无绳电话控制电路的命令以调用所说的第一控制程序，所说的第一控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的非易失储器系统和所说的可编程控制器一起实现一个分级存储器系统。
根据本发明的第五种情况，提供了一个数字移动摄象单元，其特征在于，该单元包括：一个用来俘获移动图象数据的CCD阵列；一个摄象控制电路，接收所说的移动图象数据并把所说的移动图象数据转发给总线接口；一个经所说的总线接口连接到所说的摄象控制电路的存储系统包括多个单元，每个所说的单元包括：一个包括至少一个非易失存储器装置的非易失存储器系统，通过存储和检索信息，所说的非易失存储器系统响应分级存储器结构控制命令；一个可编程部件，所说的可编程部件操作一个外部可形成控制程序，并响应所说的摄象控制电路以调用所说的控制程序，所说的控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的可编程控制器和所说的非易失存储器系统一起实现分级存储器结构；和一个用来与其他的所说的多个单元交换信息的接口系统；以及所说的多个单元同时根据所存储的信息进行操作。
通过参考说明书的其他部分和附图，可以对本发明的特征和优越性进一步地理解。
附图说明
图1示出了适于体现本发明的计算机系统。
图2A示出了根据本发明的一个实施例安装在图1的计算机系统中兼备分级存储和辅助处理的存储系统。
图2B示出了根据本发明的一个实施例扩大了计算机可访问存储器的图2A的存储系统，它可以作为图1的主计算机系统的系统存储器的一部分被访问。
图3示出了根据本发明的一个实施例类似于图2中之一的存储系统的网络。
图4示出了根据本发明的一个实施例，类似于图2中的那个存储系统的子单元是如何在图3的多个存储系统结构的MPEG压缩应用中进行功能性互连的。
图5示出了根据本发明的一个实施例作为图2的存储系统的主计算机系统的数字移动电话的功能元件。
图6示出了根据本发明的一个实施例作为图2的存储系统的主计算机系统的数字移动摄象机。
图7示出了根据本发明的一个实施例作为图2的存储系统的主计算机系统的个人数字助理。
具体实施方式
图1示出了适于体现本发明的主计算机系统。主计算机系统10包括一个总线12，总线12连接主要的子系统，如中央处理器14、系统存储器16(一般为RAM)、输入/输出(I/O)控制器18、外部设备如经过一个显示适配器的显示屏24、串行口28和30、键盘32、可操作接受软盘38的软盘驱动器36、和可操作接受CD-ROM42的CD-ROM播放机40。还可连接很多其他设备，如经串行口28连接的鼠标46和经串行口30连接的网络接口48。总线12可能包括可以或不可以一起操作的信号成分。总线12可以被分成分支总线，用于特殊目的，如存储器存取，I/O存取等。
根据本发明的一个实施例，主计算机系统10包括一个专用存储系统50，专用存储系统50包括非易失存储器和用于根据其存储器内容执行操作的可编程处理。存储系统50的一个功能是代替盘控制器的组合，盘控制器如IDE控制器或SCSI控制器，和硬盘驱动器。对于主计算机系统10，存储系统50作为分级存储器系统出现，分级存储器系统能够接收和响应分级存储器控制命令，在已存储的目录结构中存储和检索文件。根据本发明，存储系统50是可编程的，以响应其他命令，对存储的信息执行数据处理操作。
图2A示出了根据本发明的一个实施例的存储系统50的详细结构。存储系统50包括一个主接口202、一个嵌入式可编程控制器204、一个内部RAM 206、一个内部ROM 208、一个或多个内部DSP电路210、一个或多个内部编码器电路212、和一个或多个按内容寻址的存储器(CAM)单元214。存储系统50还包括一个误差校正编码单元216、一个非易失存储器接口218、和多个非易失存储器设备220。主接口202通过一个内部总线结构222连接到嵌入式可编程控制器204、内部RAM206、内部ROM 208、DSP电路210、编码电路212、CAM 214。当然，根据本发明，很多这些部件可以被省略。
存储系统50实际上可以作为印刷电路板、多芯片模件、或单个集成电路来实现。图2的单个电路可以是单独的集成电路。通过较大程度的集成，多个部件可以被组合在单个的集成电路中。
主接口202与计算机系统10的总线12相互配合。例如，总线12可以是PCI总线。然后主接口202将被装配，与PCI总线相互配合。主系统10与存储系统50部分地相互配合，就象它们是在SCSI或IDE控制器的控制下操作的分级存储器结构。主系统10使用存储系统50存储和检索文件。主系统10和主接口202之间用于数据存储和检索目的配合在Messmer的《PC硬盘必备手册》(Addison Wesley，1995年第2版)731～838页中被解释，其内容在这里被用作参考。
嵌入式可编程控制器204解释从主系统10接收的存储和检索命令并控制存储和检索的数据在主接口202和非易失存储器接口218之间的数据流。嵌入式可编程控制器204最好是从英国剑桥ARM股份公司获得的ARM-7 TDMI。误差校正编码单元216被插入主接口202和非易失存储器接口218之间的数据路径。误差校正编码单元216给存储在非易失存储器设备220中的数据提供误差校正码。对于检索数据，误差校正编码单元216检查误差、校正误差、并清除该码。误差校正编码单元216可以通过主接口202编程。
非易失存储器设备220最好是4MB或内部优化的更大的闪速存储器设备，以支持MS-DOS扇区。在另一实施例中，非易失存储器接口218被特殊化，以产生与非易失存储器设备218相配合所需要的任何数据、地址和控制信号。
嵌入式可编程控制器204根据控制程度操作。此控制程度的一部分常驻于ROM 208中，不易于修改，被称为第二控制程序。另一部分是通过主系统10可修改的，常驻于非易失存储器设备220和控制器204的内存储器，被称为第一控制程序。常驻于ROM 208中的第二控制程序控制基本操作和文件存储及检索。文件存储和检索最好按ATA盘控制规定，ANSI-X3-221-1994，所要求的进行操作，该规定可以从纽约的纽约美国国家标准委员会获得，其内容在这里作为参考被引用。
理想的是，ATA接口命令设置范围的最小设置包括第一命令，如“执行嵌入式控制器存储器”，第二命令，如“复位嵌入式控制器写存储器指针”和“写到嵌入式控制器的内存储器”。当主系统10将要形成嵌入式控制器204时，它首先调用命令，“复位嵌入式控制器写存储器指针”。然后调用“写到嵌入式控制器的内存储器”，按需要的次数给控制器的内存储器装入控制程序。程序装入后，主系统可以通过发出一个“执行嵌入式控制器存储器”命令调用控制程序。控制器的内存储器可以是易失或非易失性的。
ATA接口命令设置的进一步扩展可以包括但不局限于第三命令，如“打开新的内部文件”，“写内部扇区”，“读内部扇区”，“关闭内部文件”，“执行内部文件”，“结束内部执行”，和“隐藏内部文件”。参考文件存档扇区被存储在非易失存储器系统220中。控制程序的可修改部分执行对存储在非易失存储器设备220中的信息的操作。
通过修改此控制程序，主系统10可以与CPU 14无关地形成存储系统50，执行各种功能。例如，存储系统50可以执行对待写入非易失存储器设备220的图象数据的JPEG或MPEG图象压缩。存储系统50也可以完成图象增强算法以提高分辨率，例如用以校正CCD数组缺陷或在俘获的NTSC帧中抑制噪声。RAM 206可用于中间结果的存储。
根据本发明的一个实施例，其他电路系统可以与嵌入式可编程控制器204结合。例如，如果包括，数字信号处理电路210可以帮助数字信号处理操作。这种操作可以包括1-D和2-D线性变换的计算，如用于JPEG和MPEG的离散余弦变换和离散反余弦变换(IDCT)。其它1-D和2-D滤波器可以编程以支持其他压缩方法，如基于子波的压缩。数字信号处理电路210也可以执行量化操作以粗化1-D和2-D滤波器的数据。数字信号处理电路210可以是一个或多个元(部)件，如从Motorola ofSchaumburg，Illinois获得的Motorola 56000系列，或由DSP Group，Inc.of Santa Clara，California研制的Oak DSP芯(core)。数字信号处理电路控制程序也被主计算机系统10修改并存储在非易失存储器设备220中。
如果包括编码器212，它们可以帮助图象压缩和解压缩所需要的其他操作。例如，编码器212可以执行数字信号处理电路210完成的2-DDCT或2-D滤波器的输出结果的行程编码。编码器212也可以执行位组合操作以支持压缩或行程编码，以及执行拆开以支持解压缩。编码器212也可以执行霍夫曼编码和解码以支持JPEG和MPEG模式。编码器212也可以执行位量化以支持编码和/或解码。
子波和分数压缩/解压缩可以被DSP电路210、编码器212，和CAM214支持。分数图象压缩和解压缩使用CAM 214搜索重复模式。分数图象压缩和解压缩的进一步细节描述在D.R.McGregor等人，“快速分数压缩”，Dobb′s Jomal博士，(1996年1月)，Y.Fischer等人，“视频顺序的分数(Self-VQ)编码”，SPIE程序，电视通信和图象处理，(1994年，9月)，Bamsley等人，分数图象压缩，(A.K.Peters有限公司，1993)，和Barnsley等人的美国专利5,065,447，1991年11月12日。五篇参考文件的内容在这里被引用作为参考。
存储系统50还可以提高编码和解码的安全性。主计算机系统10控制存取的口令数据或存储系统50的编码和译码数据可以被保存在非易失存储器系统220中。口令数据可以包括用户键入的解码口令的单向关键字数据。嵌入式可编程控制器204预防外部检索到单向关键字数据，提高安全性。当用户最初使用运行在主计算机系统10上的应用软件最初地选择口令时，嵌入式可编程控制器204把口令转换成关键字数据，关键字数据将被用于对口令解码并将其存储在非易失存储器系统220的专用存储器区域中。此专用区域仅可以通过嵌入式可编程控制器的口令解码存取，而不能经ATA分级存储器控制命令存取。这种口令可以用来通过主计算机系统10上的特定应用允许存取，以控制对非易失存储器系统220上其他隐式文件的存取，或对非易失存储器系统220上存储的编码或解码数据的关键字存取。编码和解码可以被编码器212支持。
为了适应高处理密度的工作，如图2所示的多个存储系统可以被组合成一个高速处理阵列。这种排列非常适于MPEG、子波、和分数压缩或解压缩。为了适应此结构，存储系统50可以包括一个或多个用于此目的的其他接口224，存储或检索的信息和控制程序信息可以通过N个，最好是4个或多个口：COM1、COM2、COM3、COM4等中的一个口。主接口202也可以用于连接其他存储系统而不是主总线12。
图2B示出了存储系统50的扩展部分，其中，计算机可存取的存储器226实际上与存储系统50结合。虽然只有图2A示出的部分部件在图2B中重复，可以理解，图2A的任何部件都可以包括在实际上与计算机可存取的存储器226结合的存储系统50中。计算机可存取的存储器226连接到主系统存储器总线228上，主系统存储器总线228可以形成总线12的一部分。计算机可存取的存储器226在系统存储器16内操作并包括一个或两个易失和非易失存储器电路。主总线12可以包括自主的且同时相对于计算机存储器存取信号激活的信号，从而存储系统50中的数据处理元件可以自主地且同时对这些信号进行操作或传送以支持数据压缩(包括图象压缩)、解压缩、编码、解码或其他高速数据处理请求。
而且，一个超高速缓冲寄存器230以及误差校正编码单元232插入在计算机可存取的存储器226和主系统存储器总线228之间。超高速缓冲寄存器230优化主系统10的系统存储器存取性能，特别是对非易失存储器的应用有价值。误差校正编码单元232提高计算机可存取的存储器226的可靠性和概率寿命(通称为平均故障时间)。
图3示出了这样一个包括多个存储系统50和全局总线控制器302的排列结构300。全局总线控制器302，对本领域的技术人员来说是熟知的，用作主总线12的直接接口。全局总线控制器302把存储的信息、控制程序信息、存储和检索命令、以及处理命令存到特定的存储系统50中。全局总线控制器302从存储系统50接收检索的信息并将其发送到主总线12。为了存储和检索，主系统根据将被SCSI或IDE硬盘控制器使用的普通存储和检索命令与全局总总线控制器302相互配合。这些命令增加了请求特殊处理操作的附加命令。
为了分配命令、控制程序信息、和被存储和检索的信息，一个2-D二进树通信网络与多个存储系统50互联。图3示出了具有16个存储系统50的特殊结构。各种COM口和主接口被用于联接存储系统50。每一存储系统50的一部分控制程序涉及提供整个网络前后关系中需要的连通性。在很多图象压缩型式中，每个存储系统50执行与一个图象的条(strip)或一组条有关的处理。网络还包括一个通常称为环面通信网格的2-维的最邻近环绕相应边缘单元的边缘单元的通信型式。
图4示出了在图3的多存储系统结构的MPEG压缩应用中存储系统50的子单元是如何功能性地互联的。各个子单元执行MPEG压缩所需要的功能。全局总线输入象素数据402直接来自或经一个或多个其他存储系统50来自全局总线控制器302。一个扫描线块输入缓冲器404由RAM 206实现。一个2-D离散余弦变换器和量化器406根据经压缩反馈输入端408传送的量化信息和从全局总线控制器302接收的其他量化控制信息转换象素数据并量化该结果。该结果是存储在块DCT系数缓冲器410中的量化的块DCT系数，块DCT系数缓冲器410也是由RAM 206实现的。
MPEG压缩型式利用象素的连续帧之间的相似性以及连续帧之间存在区别的事实，连续帧通常由一个或多个目标相对于固定背景的移动构成。因而，它对于在最后的块DCT系数缓冲器412中存储DCT系数的一个最后的块是有用的，最后的块DCT缓冲器412也是由RAM 206实现的。而且，因为移动可以包括用不同存储系统处理的相邻象素区域输入一个目标，所以一个输入线414连接到一个或多个COM口或主接口202。同样，仍由RAM 206实现的邻域DCT块缓冲器416从一个或多个其他存储系统50接收DCT系数。那么移动检测电路418能够根据当前DCT系数和先前的系数之间的区别产生移动数据。移动检测电路418可以由DSP电路210和/或CAM单元214实现。移动检测电路418产生表征与先前帧的区别的特殊区别帧的数据。
逻辑电路419在当前帧的DCT系数数据和所说的区别数据之间切换并产生数据用以控制MPEG数据的最终组进入本领域专业人员所熟知的I-帧、B-帧和P-帧。逻辑电路419还产生压缩反馈输入端408的一部分量化控制数据。一个位组合电路420构成帧，并把它们写到由RAM206实现的非易失写和/或输出缓冲器中去。再从那里，把分组数据写到非易失存储器系统220。
存储系统50实现具有用户可成形编码能力非易失存储器电路。例如，存储系统50可以以编码形式来存储电话号码目录，该编码形式仅能通过输入口令被解码。检验口令的关键字被存储在非易失存储器系统220中，并且不会被检索到或修改。话音样本或拇指印可以取代口令被分析以提供存取。再说一遍，对于校验话音样本或拇指印的关键字，在存储系统50外是不可存取的。校验、编码和/或解码处理可以通过存储系统50内的各种处理部件执行，特别是编码器212。
图1示出的主计算机系统是存储系统50的一个应用。其它装置也可以利用存储系统50的特性。图5示出了作为一种计算机系统的数字移动电话500的功能元件。话筒502把用户的语言转换成输入模拟声频信号。A/D转换器504把此输入模拟声频信号转换成输入数字声频信号。同样，D/A转换器506把输出数字声频信号转换成送到扬声器508的输出模拟声频信号。扩展频谱编码器/解码器和控制/接口510执行电话控制功能，控制与公用无绳电话网的相互配合，解码接收的扩展频谱信号并产生编码的扩展频谱信号。一个LCD显示器512显示用户接口信息。小键盘514允许用户控制电话500的操作。
一个IF调制器/解调器516在中频(IF)执行调制和解调功能。一个RF收发机518把IF信号转换成由天线520向公用无绳网传送的分配频率。而且，RF收发机518从天线520接收一个信号并将其转换成由IF调制器/解调器516调制的IF。
此外，存储在非易失存储器系统220中的无法进入的编码和解码关键字可以用于编码和解码声音信号，以提高无绳通信的保密性。调用保密话音传送通常也要求口令的输入或拇指纹或话音样本的分析。话音信号的编码和解码由存储系统50内的各种处理部件执行。为了增加保密性，存储系统50可从移动电话500上拆下来。
图6示出了用作存储系统50的主计算机系统的数字移动摄象单元600。数字移动摄象单元600包括用来检测图象并把图象转换成电信号的CCD阵列602。LCD显示器604显示用户接口。用户通过小键盘606控制数字移动摄象单元600。内部控制和接口电路608包括CCD接口610、LCD接口612、人工输入接口614、全局总线控制器302。根据本发明的一个实施例，可移动的卡618与图3所示的存储系统50的阵列和接口620相结合，连接到全局总线控制器302上。可移动的卡618存储CCD阵列602俘获到的移动图象数据并执行对移动图象数据的MPEG压缩，如参考图4所讨论。可移动的卡618可以插入一个放象机(未示出)，重现所俘获的移动图象数据。此时，可移动的卡618的处理部件可以执行MPEG压缩。
图7示出了作为一个或多个存储系统50的主计算机系统的个人数字助理700。LCD屏702显示用户接口。用户可以通过小键盘704或其他外围设备706，如记录笔，键入数据或控制个人数字助理700的操作。中间结果和控制信息存放在RAM 708中。个人数字助理控制/接口710用作个人数字助理700的主处理器。个人数字助理700使用一个或多个存储系统50用于数据和软件的长期存储。图7示出了被移走的一个存储系统50。对于用户保密性，一个或多个存储系统50存储经用户口令可存取的编码数据。如上所讨论过的那样，修改口令的关键字从存储系统50外是不能存取的。没有口令，即使存在编码的文件也是看不见的。
在前面的说明书中，已经参考具体的优选实施例描述了本发明。但是，显然在不脱离本发明的主要的精神和保护范围的情况下可以做出各种变形和变化。很多这种变化和变形对本领域普通技术人员来说是显然的。因此说明书和附图被认为是例证性而非限制性说明。

Claims (49)

1.一种向主计算机系统提供非易失数据存储和附加处理的装置，其特征在于，所说的装置包括：
包括至少一个非易失存储器装置的非易失存储器系统，通过从所说的主计算机系统存储和检索信息，所说的非易失存储器系统响应从所说的主计算机系统接收的分级存储器结构控制命令；和
一个可编程控制器，所说的可编程控制器从所说的主计算机系统接收第一控制程序，并响应所说的主计算机系统的第一命令以调用所说的第一控制程序，所说的第一控制程序对存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的非易失存储器系统和所说的可编程控制器一起实现分级存储器结构。
2.根据权利要求1的装置还包括一个用来存储所说的第一控制程序的中间结果的RAM装置。
3.根据权利要求1的装置，其特征在于，所说的非易失存储器系统存储所说的第一控制程序。
4.根据权利要求1的装置还包括连接所说的非易失存储器和所说的可编程控制器到所说的主计算机系统的主接口。
5.根据权利要求1的装置还包括一个用来存储所说的可编程控制器的不可修改的第二控制程序的ROM装置。
6.根据权利要求1的装置还包括连接到所说的非易失存储器系统的一个误差校正编码系统，它向存储在所说的非易失存储器系统内的信息提供一个误差校正码，并从在所说的非易失存储器系统检索的信息除去所说的误差校正码，从而误差被检测并校正。
7.如权利要求6的装置，其特征在于，所说的误差校正编码系统是可用所说的主计算机系统编程的。
8.如权利要求1的装置还包括和所说的可编程控制器一同工作的数字信号处理器。
9.如权利要求8的装置，其特征在于，所说的数字信号处理器是可用所说的主计算机系统编程的。
10.如权利要求1的装置还包括独立于所说的可编程控制器并与所说的可编程控制器一起工作的可编程部件。
11.如权利要求10的装置，其特征在于，所说的可编程部件被优化，用来执行位组合和拆开，以支持压缩和解压缩。
12.如权利要求10的装置，其特征在于，所说的可编程部件支持编码和解码。
13.如权利要求1的装置，还包括一个附加接口部件，用来与所说的装置的外部系统交换信息。
14.把如权利要求13的多个装置互连，用于在所说的主计算机系统的控制下进行数据处理。
15.如权利要求1的装置，还包括所说的可编程控制器可存取的按内容寻址存储器部件。
16.如权利要求1的装置，其特征在于，所说的非易失存储器系统包括一个硬盘驱动器。
17.如权利要求1的装置，其特征在于，所说的非易失存储器系统包括一个非易失固态存储器装置。
18.如权利要求1的装置，其特征在于，所说的非易失存储器系统包括一个光盘驱动器。
19.如权利要求1的装置，其特征在于，所说的非易失存储器系统包括一个可写CD-ROM。
20.根据权利要求1的装置，其特征在于，所说的可编程控制器利用存储在所说的非易失存储器系统中的关键字执行编码。
21.根据权利要求1的装置，其特征在于，所说的可编程控制器利用存储在所说的非易失存储器系统中的关键字进行口令修改。
22.根据权利要求1的装置，其特征在于，所说的可编程控制器利用存储在所说的非易失存储器系统中的关键字执行解码。
23.根据权利要求1的装置，其特征在于，存储在所说的非易失存储器系统中的特定信息是所说的主计算机系统所不可存取的。
24.如权利要求23的装置，其特征在于，所说的特定信息包括一个口令修改、编码和解码的关键字。
25.如权利要求1的装置，其特征在于，所说的主计算机向可编程控制器发出第二命令，接收本身为所说的第一控制程序的一部分的数据。
26.如权利要求25的装置，其特征在于，所说的主计算机发出第三命令，开始所说的第一控制程序所用的数据接收。
27.如权利要求1的装置进一步包括：
一个与所说的可编程控制器和非易失存储器系统机械结合的辅助存储器系统，并作为系统存储器的一部分可由所说的主计算机系统存取。
28.如权利要求27的装置，其特征在于，所说的辅助存储器系统包括非易失存储器。
29.如权利要求28的装置，还包括误差控制编码电路，向存储在作为系统存储器的一部分可存取的所说的存储器系统中的数据提供误差编码。
30.如权利要求28的装置还包括：
插在所说的存储器系统和所说的计计算机系统之间的超高速缓冲存储器，优化所说的主计算机系统的存储器存取性能。
31.用于主计算机系统中的非易失数据存储和高速数据处理的装置，其特征在于，所说的装置包括：
多个单元，每个所说的单元包括：
包括至少一个非易失存储器设备的非易失存储器系统，所说的非易失存储器系统通过存储和检索信息响应分级存储器结构控制命令；
一个可编程控制器，所说的可编程控制器操作一个外部可形成的控制程序，并响应所说的主计算机系统的命令，调用所说的控制程序，所说的控制程序操作存储在所说的非易失存储器系统中的所说的信息，其中所说的可编程控制器和所说的非易失存储器系统一起实现一个分级存储器结构；和
一个用来与其他的所说的多个单元交换信息的接口系统；并且其中
所说的多个单元可被所说的主计算机系统编程，同时操作存储的信息。
32.如权利要求31的装置，其特征在于，每个所说的单元还包括一个独立于所说的可编程控制器并与所说的可编程控制器一起工作的可编程部件。
33.如权利要求32的装置，其特征在于，所说的可编程部件被优化以执行位组合和拆分，支持压缩和解压缩。
34.如权利要求32的装置，其特征在于，所说的可编程部件支持编码。
35.如权利要求32的装置，其特征在于，所说的可编程部件包括一个数字信号处理电路。
36.如权利要求31的装置，其特征在于，每个所说的多个单元还包括一个按内容寻址存储器。
37.一种主计算机系统，其特征在于，该系统包括：
一个主CPU；
一个主总线；和
用于向所说的主计算机系统提供非易失数据存储和附加处理的装置，所说的装置包括：
一个包括至少一个非易失存储器装置的非易失存储器系统，所说的非易失存储器系统通过从所说的主计算机系统存储和检索信息响应从所说的主计算机系统接收的分级存储器结构控制命令；和
一个可编程控制器，所说的可编程控制器操作从所说的主计算机系统经所说的主总线接收的第一控制程序，并响应所说的主CPU的命令以调用所说的第一控制程序，所说的第一控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的非易失存储器系统和所说的可编程控制器一起实现一个分级存储器系统。
38.如权利要求37的主计算机系统，其特征在于，所说的主计算机系统是一个个人数据助理。
39.如权利要求37的主计算机系统，其特征在于，所说的非易失存储器系统存储编码数据、解码数据、和口令修改中至少一个的关键字。
40.如权利要求37的无绳电话单元，其特征在于，所说的关键字是所说的主总线不可存取的。
41.一种无绳电话单元，包括：
一个用来经一个无线网络发送和接收数据的RF收发器；
一个用来俘获输入声频信号的话筒；
一个响应输出声频信号的用来输出声频的扬声器；
无绳电话控制电路，接收所说的输入声频信号并向所说的RF收发器提供所说的输出声频信号并提供一个调制的输出信号，并经所说的话筒和所说的扬声器从所说的RF收发器接收调制的输入信号以实现电话操作；
一个非易失存储器系统，包括至少一个非易失存储器装置，通过从所说的无绳电话控制电路存储和检索信息，所说的非易失存储器系统响应分级存储器结构控制命令；和
一个可编程控制器，所说的可编程控制器操作从所说的无绳电话控制电路接收的第一控制程序，并响应所说的无绳电话控制电路的命令以调用所说的第一控制程序，所说的第一控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的非易失储器系统和所说的可编程控制器一起实现一个分级存储器系统。
42.如权利要求41的无绳电话单元，其特征在于，所说的非易失存储器存储编码电话号码数据、解码电话号码数据、编码话音数据、解码话音数据和口令中至少一个的关键字。
43.如权利要求42的无绳电话单元，其特征在于，所说的关键字对所说的无绳电话控制路来说是不可存取的。
44.一个数字移动摄象单元，其特征在于，该单元包括：
一个用来俘获移动图象数据的CCD阵列；
一个摄象控制电路，接收所说的移动图象数据并把所说的移动图象数据转发给总线接口；
一个经所说的总线接口连接到所说的摄象控制电路的存储系统包括多个单元，每个所说的单元包括：
一个包括至少一个非易失存储器装置的非易失存储器系统，通过存储和检索信息，所说的非易失存储器系统响应分级存储器结构控制命令；
一个可编程部件，所说的可编程部件操作一个外部可形成控制程序，并响应所说的摄象控制电路以调用所说的控制程序，所说的控制程序根据存储在所说的非易失存储器系统中的所说的信息进行操作，其中所说的可编程控制器和所说的非易失存储器系统一起实现分级存储器结构；和
一个用来与其他的所说的多个单元交换信息的接口系统；以及
所说的多个单元同时根据所存储的信息进行操作。
45.如权利要求44的数字移动摄象单元，其特征在于，所说的存储系统是可更换的。
46.如权利要求44的数字移动摄象单元，其特征在于，所说的非易失存储器存储所说的移动图象数据，并且所说的可编程部件操作以压缩所说的移动图象数据。
47.如权利要求46的数字移动摄象单元，其特征在于，所说的可编程部件根据一个MPEG压缩模式操作以压缩所说的移动图象数据。
48.如权利要求46的数字移动摄象单元，其特征在于，所说的可编程部件包括一个可编程控制器。
49.如权利要求46的数字移动摄象单元，其特征在于，所说的可编程部件包括一个数字信号处理电路。
CNB971163790A 1996-08-19 1997-08-18 具有嵌入式可编程控制器的非易失存储器 Expired - Fee Related CN1154918C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US2435596P 1996-08-19 1996-08-19
US60/024355 1996-08-19
US60/024,355 1996-08-19
US08/739,394 US6134631A (en) 1996-08-19 1996-10-31 Non-volatile memory with embedded programmable controller
US08/739394 1996-10-31
US08/739,394 1996-10-31

Publications (2)

Publication Number Publication Date
CN1174352A CN1174352A (zh) 1998-02-25
CN1154918C true CN1154918C (zh) 2004-06-23

Family

ID=26698360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971163790A Expired - Fee Related CN1154918C (zh) 1996-08-19 1997-08-18 具有嵌入式可编程控制器的非易失存储器

Country Status (8)

Country Link
US (1) US6134631A (zh)
KR (1) KR100359406B1 (zh)
CN (1) CN1154918C (zh)
DE (1) DE19735554A1 (zh)
FR (1) FR2752467B1 (zh)
GB (1) GB2316510B (zh)
IL (1) IL121503A (zh)
SG (1) SG60103A1 (zh)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69834654T2 (de) * 1997-09-25 2007-01-25 John Wolfgang Halpern Datenverschlüsselungssystem für internet-kommunikation
KR100287366B1 (ko) * 1997-11-24 2001-04-16 윤순조 엠피이지 방식을 이용한 휴대용 음향 재생장치 및 방법
KR20010040467A (ko) * 1998-02-02 2001-05-15 가나이 쓰토무 판독의 자동 교체 방법 및 이를 이용한 자기 디스크 장치
JP3306374B2 (ja) * 1998-05-01 2002-07-24 カノープス株式会社 記憶再生方法および記憶再生システム
JP3214444B2 (ja) * 1998-05-19 2001-10-02 日本電気株式会社 磁気ディスク装置の制御方法と制御装置
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6624761B2 (en) 1998-12-11 2003-09-23 Realtime Data, Llc Content independent data compression method and system
US6601104B1 (en) 1999-03-11 2003-07-29 Realtime Data Llc System and methods for accelerated data storage and retrieval
US6604158B1 (en) 1999-03-11 2003-08-05 Realtime Data, Llc System and methods for accelerated data storage and retrieval
TW462159B (en) * 1999-05-14 2001-11-01 Ntt Docomo Inc Mobile communication terminal
US6748457B2 (en) 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
US6513135B2 (en) 2000-08-02 2003-01-28 Hitachi, Ltd. Automatic read reassignment method and a magnetic disk drive
US8692695B2 (en) 2000-10-03 2014-04-08 Realtime Data, Llc Methods for encoding and decoding data
US9143546B2 (en) 2000-10-03 2015-09-22 Realtime Data Llc System and method for data feed acceleration and encryption
US7417568B2 (en) 2000-10-03 2008-08-26 Realtime Data Llc System and method for data feed acceleration and encryption
US20040039927A1 (en) * 2000-10-30 2004-02-26 Katsuki Hazama Semiconductor intergrated circuit, receiver apparatus using the same, receiver apparatus manufacturing method and repairing method, and video providing method
JP5044868B2 (ja) * 2000-11-17 2012-10-10 富士通セミコンダクター株式会社 半導体装置およびマルチチップモジュール
US6700827B2 (en) 2001-02-08 2004-03-02 Integrated Device Technology, Inc. Cam circuit with error correction
US7386046B2 (en) 2001-02-13 2008-06-10 Realtime Data Llc Bandwidth sensitive data compression and decompression
CN1299198C (zh) * 2001-06-27 2007-02-07 凌阳科技股份有限公司 由可改变的指令格式而提高程序码密集度的微控制器结构
DE10138650A1 (de) * 2001-08-07 2003-02-27 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Verschlüsseln eines diskreten Signals sowie Verfahren und Vorrichtung zur Entschlüsselung
JP4034949B2 (ja) * 2001-09-06 2008-01-16 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6895463B2 (en) 2001-10-30 2005-05-17 Pioneer Digital Technologies, Inc. Method and apparatus for efficiently running an execution image using volatile and non-volatile memory
US7849301B2 (en) * 2001-12-12 2010-12-07 Intel Corporation Providing a user input interface prior to initiation of an operating system
US7086075B2 (en) * 2001-12-21 2006-08-01 Bellsouth Intellectual Property Corporation Method and system for managing timed responses to A/V events in television programming
US20030172229A1 (en) * 2002-03-08 2003-09-11 Takasugi Robin Alexis Systems and methods for detecting and compensating for runt block data transfers
CN1288658C (zh) * 2002-04-25 2006-12-06 三洋电机株式会社 数据处理装置
JP4310070B2 (ja) 2002-04-26 2009-08-05 株式会社日立製作所 ストレージシステムの運用管理方式
US7073099B1 (en) 2002-05-30 2006-07-04 Marvell International Ltd. Method and apparatus for improving memory operation and yield
CN1190735C (zh) * 2002-09-26 2005-02-23 深圳市朗科科技有限公司 数据交换及存储方法与装置
US8037229B2 (en) * 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
CN100397268C (zh) * 2002-12-23 2008-06-25 西门子能量及自动化公司 利用plc的存储设备的方法和结构
US7193876B1 (en) 2003-07-15 2007-03-20 Kee Park Content addressable memory (CAM) arrays having memory cells therein with different susceptibilities to soft errors
US6987684B1 (en) 2003-07-15 2006-01-17 Integrated Device Technology, Inc. Content addressable memory (CAM) devices having multi-block error detection logic and entry selective error correction logic therein
US6870749B1 (en) 2003-07-15 2005-03-22 Integrated Device Technology, Inc. Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors
KR100503094B1 (ko) * 2003-08-25 2005-07-21 삼성전자주식회사 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법
WO2005029853A1 (ja) * 2003-09-19 2005-03-31 Canopus Co., Ltd. データ変換システム
US20050071656A1 (en) * 2003-09-25 2005-03-31 Klein Dean A. Secure processor-based system and method
US7562230B2 (en) * 2003-10-14 2009-07-14 Intel Corporation Data security
US7328288B2 (en) * 2003-12-11 2008-02-05 Canon Kabushiki Kaisha Relay apparatus for relaying communication from CPU to peripheral device
US7304875B1 (en) 2003-12-17 2007-12-04 Integrated Device Technology. Inc. Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same
US8209490B2 (en) * 2003-12-30 2012-06-26 Intel Corporation Protocol for maintaining cache coherency in a CMP
US7334082B2 (en) * 2003-12-30 2008-02-19 Intel Corporation Method and system to change a power state of a hard drive
US6988237B1 (en) 2004-01-06 2006-01-17 Marvell Semiconductor Israel Ltd. Error-correction memory architecture for testing production errors
KR100722658B1 (ko) * 2005-02-14 2007-05-28 최명렬 메모리 장치 및 그 제어 방법
US7548727B2 (en) * 2005-10-26 2009-06-16 Broadcom Corporation Method and system for an efficient implementation of the Bluetooth® subband codec (SBC)
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture
US7451263B2 (en) * 2006-02-08 2008-11-11 Infineon Technologies Ag Shared interface for components in an embedded system
SG135056A1 (en) * 2006-02-14 2007-09-28 Trek 2000 Int Ltd Data storage device using two types of storage medium
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US7466575B2 (en) * 2006-05-12 2008-12-16 Anobit Technologies Ltd. Memory device programming using combined shaping and linear spreading
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
KR100837270B1 (ko) * 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
US7509441B1 (en) 2006-06-30 2009-03-24 Siliconsystems, Inc. Systems and methods for segmenting and protecting a storage subsystem
US7447807B1 (en) * 2006-06-30 2008-11-04 Siliconsystems, Inc. Systems and methods for storing data in segments of a storage subsystem
US20080010420A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao Method for Accessing Control Registers via a Memory Device
US20080007569A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao Control protocol and signaling in a new memory architecture
US7441070B2 (en) * 2006-07-06 2008-10-21 Qimonda North America Corp. Method for accessing a non-volatile memory via a volatile memory interface
US20080010419A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao System and Method for Issuing Commands
KR100767605B1 (ko) * 2006-08-09 2007-10-17 주식회사 휴맥스 계층적 메모리를 구비한 영상 기록 재생 장치 및 계층적메모리 구현 방법
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8549236B2 (en) * 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US20080147940A1 (en) * 2006-12-18 2008-06-19 Rom-Shen Kao Method and apparatus for controlling a shared bus
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8856423B1 (en) * 2007-04-10 2014-10-07 Marvell International Ltd. Dual-purpose nonvolatile memory for code and data storage
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8825940B1 (en) 2008-12-02 2014-09-02 Siliconsystems, Inc. Architecture for optimizing execution of storage access commands
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US9176859B2 (en) * 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8327040B2 (en) * 2009-01-26 2012-12-04 Micron Technology, Inc. Host controller
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8239629B2 (en) 2009-03-31 2012-08-07 Micron Technology, Inc. Hierarchical memory architecture to connect mass storage devices
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
JP5484168B2 (ja) * 2010-04-14 2014-05-07 株式会社ソニー・コンピュータエンタテインメント 電子コンテント処理システム、電子コンテント処理方法、電子コンテントのパッケージおよび利用許諾装置
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8582338B1 (en) 2010-08-31 2013-11-12 Netlogic Microsystems, Inc. Ternary content addressable memory cell having single transistor pull-down stack
US8553441B1 (en) 2010-08-31 2013-10-08 Netlogic Microsystems, Inc. Ternary content addressable memory cell having two transistor pull-down stack
US8625320B1 (en) 2010-08-31 2014-01-07 Netlogic Microsystems, Inc. Quaternary content addressable memory cell having one transistor pull-down stack
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8773880B2 (en) 2011-06-23 2014-07-08 Netlogic Microsystems, Inc. Content addressable memory array having virtual ground nodes
US8837188B1 (en) 2011-06-23 2014-09-16 Netlogic Microsystems, Inc. Content addressable memory row having virtual ground and charge sharing
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10642505B1 (en) 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
KR102238652B1 (ko) * 2014-11-12 2021-04-09 삼성전자주식회사 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US10565123B2 (en) * 2017-04-10 2020-02-18 Western Digital Technologies, Inc. Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module
US11175984B1 (en) 2019-12-09 2021-11-16 Radian Memory Systems, Inc. Erasure coding techniques for flash memory
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UST948012I4 (zh) * 1973-06-28 1976-07-06
JPS60838B2 (ja) * 1976-05-28 1985-01-10 ソニー株式会社 カラー固体撮像装置
US4530055A (en) * 1982-03-03 1985-07-16 Sperry Corporation Hierarchical memory system with variable regulation and priority of writeback from cache memory to bulk memory
JPS60500187A (ja) * 1982-12-30 1985-02-07 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン データ処理システム
US4574163A (en) * 1983-11-22 1986-03-04 Zenith Electronics Corporation Digital radio telephone
US5490260A (en) * 1990-12-14 1996-02-06 Ceram, Inc. Solid-state RAM data storage for virtual memory computer using fixed-sized swap pages with selective compressed/uncompressed data store according to each data size
GB9401522D0 (en) * 1994-01-27 1994-03-23 Int Computers Ltd Hierarchic data storage system
US5729683A (en) * 1995-05-18 1998-03-17 Compaq Computer Corporation Programming memory devices through the parallel port of a computer system

Also Published As

Publication number Publication date
DE19735554A1 (de) 1998-03-26
US6134631A (en) 2000-10-17
GB9716013D0 (en) 1997-10-01
CN1174352A (zh) 1998-02-25
GB2316510B (en) 2000-08-30
GB2316510A (en) 1998-02-25
IL121503A0 (en) 1998-02-08
JP3773630B2 (ja) 2006-05-10
KR100359406B1 (ko) 2003-02-11
FR2752467B1 (fr) 2005-03-04
JPH10105460A (ja) 1998-04-24
SG60103A1 (en) 1999-02-22
IL121503A (en) 2001-11-25
KR19980018780A (ko) 1998-06-05
FR2752467A1 (fr) 1998-02-20

Similar Documents

Publication Publication Date Title
CN1154918C (zh) 具有嵌入式可编程控制器的非易失存储器
KR101150162B1 (ko) 데이터 저장 시스템에서 심볼 빈도 레벨링
CN101248430B (zh) 视频处理的转置缓冲
KR100533682B1 (ko) 플래시 메모리의 데이터 관리 장치 및 방법
US20140086309A1 (en) Method and device for encoding and decoding an image
US8190582B2 (en) Multi-processor
US20200371910A1 (en) Data storage devices and data processing methods
CN1264097C (zh) 用于存储和提供解码信息的带高速缓存器的装置及其方法
US20050047510A1 (en) Data processing device for MPEG
US20070182832A1 (en) Memory card with function of video/audio data processing
US7831809B2 (en) Method for reducing code size of a program in code memory by dynamically storing an instruction into a memory location following a group of instructions indicated by an offset operand and either a length operand or a bitmask operand of an echo instruction
CN1182488C (zh) 数据压缩/解压缩方法与影像数据压缩/解压缩装置
US7075462B2 (en) Speeding up variable length code decoding on general purpose processors
US20210157485A1 (en) Pattern-based cache block compression
US7340101B2 (en) Device and method for compressing and decompressing data for graphics display
CN101261605A (zh) 融合存储器设备及方法
KR101484101B1 (ko) 동영상 변환 장치
US9806740B1 (en) Device and method for data compression
TWI254857B (en) Method and apparatus for converting an external memory access into a local memory access in a processor core
KR101070901B1 (ko) 이동형 저장 장치를 이용하여 디지털 영상 저장 장치의영상 데이터를 재생하는 방법 및 시스템
CN103918002A (zh) 用于视频分析和编码的存储器控制器
JP2000235494A (ja) ディジタル信号処理装置
CN2650230Y (zh) 具备最佳压缩管理机制的储存装置
JP2001326893A (ja) カメラシステム
CN111966606A (zh) 数据储存装置与数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYUNDAI ELECTRONICS AMERICA, INC.

Effective date: 20070518

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070518

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: American California

Patentee before: Hyundai Electronics America Inc.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee