CN115458520A - 一种射频滤波器件及其封装方法 - Google Patents

一种射频滤波器件及其封装方法 Download PDF

Info

Publication number
CN115458520A
CN115458520A CN202110639231.7A CN202110639231A CN115458520A CN 115458520 A CN115458520 A CN 115458520A CN 202110639231 A CN202110639231 A CN 202110639231A CN 115458520 A CN115458520 A CN 115458520A
Authority
CN
China
Prior art keywords
electrode
bonding
substrate
sub
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110639231.7A
Other languages
English (en)
Inventor
蒋将
李平
胡念楚
贾斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maims Communication Technology Shenzhen Co ltd
Mcmus Communication Technology Shanghai Co ltd
Kaiyuan Communication Technology Xiamen Co ltd
Original Assignee
Maims Communication Technology Shenzhen Co ltd
Mcmus Communication Technology Shanghai Co ltd
Kaiyuan Communication Technology Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maims Communication Technology Shenzhen Co ltd, Mcmus Communication Technology Shanghai Co ltd, Kaiyuan Communication Technology Xiamen Co ltd filed Critical Maims Communication Technology Shenzhen Co ltd
Priority to CN202110639231.7A priority Critical patent/CN115458520A/zh
Publication of CN115458520A publication Critical patent/CN115458520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请公开了一种射频滤波器件及其封装方法，该器件包括外引电极和由下至上层叠的第一键合滤波器和第二键合滤波器；第一键合滤波器包括第一基体、位于第一基体上表面的第一支撑电极、位于第一支撑电极上表面的第一键合电极；第二键合滤波器包括第二基体、位于第二基体下表面的第二键合电极，第二键合电极具有凹部；第一键合电极的横截面尺寸小于第一支撑电极的横截面尺寸且小于凹部的尺寸，第一键合电极通过凹部与第二键合电极键合；外引电极通过位于第二基体中的通孔与第二键合电极、第一键合电极、第二基体中的辅助键合电极电连接，以使外引电极与第一键合滤波器电连接。本申请可以降低射频滤波器件封装成本，提高生产效率和集成度。

Description

一种射频滤波器件及其封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种射频滤波器件及其封装方法。
背景技术
随着电子设备工作频率的迅速提高，电磁干扰的频率也越来越高，这些干扰频率很高的干扰信号导致辐射干扰的问题日益严重，射频滤波器件能对辐射干扰的高频信号产生较大的衰减，因此，射频滤波器件广泛应用在何种电子设备中，尤其是消费电子产品。
对于包括多芯片的射频滤波器件，目前在封装时一般先将单颗芯片各自单独封装后，再通过扇出型等封装方式将各自封装后的芯片再次封装，从而实现多芯片集成。由于需要进行多次封装，不仅导致封装成本高，而且使得封装周期较长、生产效率低；并且，现有的封装平面尺寸较大，使得射频滤波器件集成度较低。
因此，如何解决上述技术问题应是本领域技术人员重点关注的。
发明内容
本申请的目的是提供一种射频滤波器件及其封装方法，以降低封装成本，提高生产效率和器件的集成度。
为解决上述技术问题，本申请提供一种射频滤波器件，包括：外引电极和由下至上层叠的第一键合滤波器和第二键合滤波器；
所述第一键合滤波器包括第一基体、位于所述第一基体上表面的第一支撑电极、位于所述第一支撑电极上表面的第一键合电极；所述第二键合滤波器包括第二基体、位于所述第二基体下表面的第二键合电极，所述第二键合电极具有凹部；
所述第一键合电极的横截面尺寸小于所述第一支撑电极的横截面尺寸且小于所述凹部的尺寸，所述第一键合电极通过所述凹部与所述第二键合电极键合；
所述外引电极通过位于所述第二基体中的通孔与所述第二键合电极、所述第一键合电极、所述第二基体中的辅助键合电极电连接，以使所述外引电极与所述第一键合滤波器电连接。
可选的，当所述第一键合电极与所述第二键合电极采用共熔键合方式键合时，还包括：
位于所述第二键合电极外侧的限制电极；
相应的，所述第二键合电极包括由下至上叠加的且分别具有凹部的第一键合子电极和第二键合子电极，且所述第一键合子电极和所述第二键合子电极材料不同。
可选的，所述限制电极位于所述第二键合电极的四周。
可选的，所述第一键合子电极的厚度大于2微米。
可选的，所述第二键合子电极的厚度大于5微米。
可选的，所述第一键合电极与所述第二键合电极采用热压键合方式键合。
可选的，所述第二键合滤波器的数量为多个，且多个所述第二键合滤波器依次层叠。
本申请还提供一种射频滤波器件封装方法，包括：
获取第一基体，并在所述第一基体的上表面制作第一支撑电极；
在所述第一支撑电极的上表面制作第一键合电极；所述第一键合电极的横截面尺寸小于所述第一支撑电极的横截面尺寸；
获取第二基体，并在所述第二基体的下表面制作具有凹部的第二键合电极；所述凹部的尺寸大于所述第一键合电极的横截面尺寸；
将所述第一键合电极和所述第二键合电极进行键合，得到键合后器件；
减薄所述第二基体，并在所述第二基体对应辅助键合电极的位置制作通孔；
在所述通孔中制备外引电极，以使所述外引电极通过所述第二键合电极、所述第一键合电极、所述辅助键合电极与所述第二键合滤波器电连接，得到射频滤波器件。
可选的，当所述第一键合电极与所述第二键合电极采用共熔键合方式键合时，在所述第二基体的下表面制作具有凹部的第二键合电极之前，还包括：
在所述第二基体的下表面制作限制电极；
相应的，在所述第二基体的下表面制作具有凹部的第二键合电极包括：
在所述限制电极内侧制备第二键合子电极；
在所述第二键合子电极的下表面制备第一键合子电极，且所述第一键合子电极和所述第二键合子电极材料不同。
可选的，所述在所述限制电极内侧制备第二键合子电极包括：
采用光刻和电镀的方式在所述限制电极内侧制备所述第二键合子电极。
本申请所提供的一种射频滤波器件，包括外引电极和由下至上层叠的第一键合滤波器和第二键合滤波器；所述第一键合滤波器包括第一基体、位于所述第一基体上表面的第一支撑电极、位于所述第一支撑电极上表面的第一键合电极；所述第二键合滤波器包括第二基体、位于所述第二基体下表面的第二键合电极，所述第二键合电极具有凹部；所述第一键合电极的横截面尺寸小于所述第一支撑电极的横截面尺寸且小于所述凹部的尺寸，所述第一键合电极通过所述凹部与所述第二键合电极键合；所述外引电极通过位于所述第二基体中的通孔与所述第二键合电极、所述第一键合电极、所述第二基体中的辅助键合电极电连接，以使所述外引电极与所述第一键合滤波器电连接。
可见，本申请射频滤波器件中包括外引电极、第一键合滤波器和第二键合滤波器，第一键合滤波器包括第一基体、第一支撑电极、第一键合电极，第二键合滤波器包括第二基体、第二键合电极，第一键合滤波器和第二键合滤波器无需各自单独进行封装，可节约一半芯片级封装成本，两者之间进行圆片级键合封装，可以有效节省一半圆片级封装成本，降低封装周期，提升生产效率；第一键合电极的横截面尺寸小于第一支撑电极的横截面尺寸，即第一键合电极和第一支撑电极形成凸状，并且第一键合电极的横截面尺寸小于第二键合电极的凹部尺寸，所以第一键合电极与第二键合电极可以进行键合，由于外引电极通过位于第二基体中的通孔与第二键合电极、第一键合电极、第二基体中的辅助键合电极电连接，所以外引电极与第一键合滤波器之间电连接，使第一键合滤波器实现与外部的电连接，第一键合滤波器和第二键合滤波器在垂直方向上进行层叠键合，有效减小射频滤波器件在平面上的尺寸，增加集成度。
此外，本申请还提供一种具有上述优点的射频滤波器件封装方法。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种射频滤波器件的三维结构示意图；
图2为本申请实施例所提供的射频滤波器件沿图1中AA截面的结构示意图；
图3为本申请实施例所提供的射频滤波器件沿图1中BB截面的结构示意图；
图4为本申请实施例第一基体以及单颗芯片平面示意图；
图5为本申请实施例第二基体以及单颗芯片平面示意图；
图6为本申请中第二键合滤波器的数量为2个时射频滤波器件的结构示意图；
图7为本申请实施例所提供一种射频滤波器件封装方法的流程图；
图8至图19为本申请中第一键合电极与第二键合电极采用共熔键合方式键合时，射频滤波器件封装方法的工艺流程图；
图中，1、外引电极，2、第一基体，3、第一支撑电极，4、第一键合电极，5、第二基体，6、第二键合电极，7、限制电极，8、通孔，21、第一晶圆硅基底，22、第一压电膜层，23、第一功能电极，24、第一密封电极，25、第一钝化层，26、第一种子层，51、第二晶圆硅基底，52、第二压电膜层，53、第二功能电极，54、辅助键合电极，55、第二密封电极，56、第二钝化层，57、第二种子层，58、第二支撑电极，61、第一键合子电极，62、第二键合子电极。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，目前在封装时一般先将单颗芯片各自单独封装后，再通过扇出型等封装方式将各自封装后的芯片再次封装，从而实现多芯片集成。由于需要进行多次封装，不仅导致封装成本高，而且使得封装周期较长、生产效率低；并且，现有的封装平面尺寸较大，使得射频滤波器件集成度较低。
有鉴于此，本申请提供了一种射频滤波器件，请参考图1、图2和图3，图1为本申请实施例所提供的一种射频滤波器件的三维结构示意图，图2为本申请实施例所提供的射频滤波器件沿图1中AA截面的结构示意图，图3为本申请实施例所提供的射频滤波器件沿图1中BB截面的结构示意图，该射频滤波器件包括：
外引电极1和由下至上层叠的第一键合滤波器和第二键合滤波器；
所述第一键合滤波器包括第一基体2、位于所述第一基体2上表面的第一支撑电极3、位于所述第一支撑电极3上表面的第一键合电极4；所述第二键合滤波器包括第二基体5、位于所述第二基体5下表面的第二键合电极6，所述第二键合电极6具有凹部；
所述第一键合电极4的横截面尺寸小于所述第一支撑电极3的横截面尺寸且小于所述凹部的尺寸，所述第一键合电极4通过所述凹部与所述第二键合电极6键合；
所述外引电极1通过位于所述第二基体5中的通孔与所述第二键合电极6、所述第一键合电极4、所述第二基体5中的辅助键合电极54电连接，以使所述外引电极1与所述第一键合滤波器电连接。
第一键合电极4的材料可以为金或者铜等，外引电极1的材料可以为铜，或者金等导电材料，本申请中不做具体限定。
第一基体2以及单颗芯片平面示意图如图4所示，第一基体2包括第一晶圆硅基底21、第一压电膜层22、第一功能电极23、第一密封电极24、第一钝化层25、第一种子层26，其中，第一压电膜层22与第一功能电极23之间连接，第一功能电极23与第一密封电极24之间相互分离，第一种子层26对应第一功能电极23、第一密封电极24。
第二基体5以及单颗芯片平面示意图如图5所示，第二基体5包括第二晶圆硅基底51、第二压电膜层52、第二功能电极53、辅助键合电极54、第二密封电极55、第二钝化层56、第二种子层57，其中，第二压电膜层52、辅助键合电极54、第二密封电极55之间相互分离。第二键合滤波器中第二压电膜层52对应的区域称为滤波器功能区，其在第二密封电极55内侧，由多个谐振器串并联组成，可参考相关技术中射频滤波器件，本申请中不再详细赘述。
第二压电膜层52与第一压电膜层22的位置对应，第一密封电极24与第二密封电极55的位置对应，辅助键合电极54与第一功能电极23的位置对应，第一支撑电极3分别对应第一功能电极23、第一密封电极24，第二键合电极6分别对应辅助键合电极54、第二密封电极55。通孔仅贯穿第二基体5中的第二晶圆硅基底51，通孔对应辅助键合电极54，因此，外引电极1与辅助键合电极54、第二键合电极6、所述第一键合电极4实现电连接，从而实现第二键合滤波器与外引电极1连接。
需要指出的是，第二晶圆硅基底51对应第二功能电极53的位置处同样设置有通孔，外引电极1通过通孔与第二功能电极53电连接，从而实现第二键合滤波器与外引电极1连接。
第一种子层26、第二种子层57的材料包括但不限于钛钨合金铜合金、钛铜合金、钛钨金合金、钛金合金，第一种子层26、第二种子层57的厚度在3000埃～10000埃之间。
第一支撑电极3、辅助键合电极54、第一密封电极24、第二密封电极55的材料包括但不限于铜、金、镍、锡。第一支撑电极3、辅助键合电极54、第一密封电极24、第二密封电极55的厚度均大于5微米。
为了避免制作通孔时将第二功能电极53打穿，第二键合滤波器还包括位于第二种子层57下表面对应第二功能电极53的第二支撑电极58。为了保证第二支撑电极58的支撑效果，第二支撑电极58的厚度大于5微米。
第二支撑电极58的材料包括但不限于铜，金，锡，镍。第二支撑电极58的形状可以为圆形或者多边形，本申请不做具体限定。第二支撑电极58平面尺寸面积大于50um*50um。
需要说明的是，本申请中对第一键合电极4与第二键合电极6进行键合的方式不做具体限定，视情况而定。例如，所述第一键合电极4与所述第二键合电极6采用热压键合方式键合，或者采用胶键合方式键合，或者采用共熔键合方式键合。胶键合的方式即第一键合电极4与第二键合电极6通过胶粘接键合，热压键合一般采用金金热压键合。
当所述第一键合电极4与所述第二键合电极6采用共熔键合方式键合时，还包括：
位于所述第二键合电极6外侧的限制电极7；
相应的，所述第二键合电极6包括由下至上叠加的且分别具有凹部的第一键合子电极61和第二键合子电极62，且所述第一键合子电极61和所述第二键合子电极62材料不同。
限制电极7的作用是，避免第二键合电极6在熔融键合时在第二基体5的表面熔化呈无定型状。限制电极7的单边宽度大于5微米。
第一键合电极4的高度大于限制电极7的高度，第一键合电极4的平面尺寸小于辅助键合电极54和第二密封电极55的内凹尺寸。第二键合电极6设置在限制电极7的正上方。
本申请中对第一键合子电极61和第二键合子电极62的材料不做具体限定，只要是共熔的金属即可。例如，第一键合子电极61、第二键合子电极62分别为锡、铜，或者，第一键合子电极61、第二键合子电极62分别为锡、金，第一键合子电极61、第二键合子电极62分别为锗、铝，等等。
需要说明的是，本申请中对第二键合滤波器数量不做具体限定，既可以为一个也可以为多个。当所述第二键合滤波器的数量为多个时，多个所述第二键合滤波器依次层叠。以第二键合滤波器的数量为2个为例，射频滤波器件的结构示意图请参见图6。
本申请射频滤波器件中包括外引电极1、第一键合滤波器和第二键合滤波器，第一键合滤波器包括第一基体2、第一支撑电极3、第一键合电极4，第二键合滤波器包括第二基体5、第二键合电极6，第一键合滤波器和第二键合滤波器无需各自单独进行封装，可节约一半芯片级封装成本，两者之间进行圆片级键合封装，可以有效节省一半圆片级封装成本，降低封装周期，提升生产效率；第一键合电极4的横截面尺寸小于第一支撑电极3的横截面尺寸，即第一键合电极4和第一支撑电极3形成凸状，并且第一键合电极4的横截面尺寸小于第二键合电极6的凹部尺寸，所以第一键合电极4与第二键合电极6可以进行键合，由于外引电极1通过位于第二基体5中的通孔与第二键合电极6、第一键合电极4、第二基体5中的辅助键合电极54电连接，所以外引电极1与第一键合滤波器之间电连接，使第一键合滤波器实现与外部的电连接，第一键合滤波器和第二键合滤波器在垂直方向上进行层叠键合，有效减小射频滤波器件在平面上的尺寸，面积缩小40％～50％增加集成度。
当第一键合电极4与第二键合电极6采用共熔键合方式键合时，为了对第二键合电极6起到更好的限制作用，避免第二键合电极6熔融时向任一方向流动，所述限制电极7位于所述第二键合电极6的四周，此时，限制电极7在第二基体5的下表面呈凹型，也即在第二键合电极6周围形成一圈围坝。但是，本申请对此并不做具体限定，在本申请的其他实施例中，限制电极7还可以只位于第二键合电极6的两侧，即限制电极7呈L型或者V型。
在上述实施例的基础上，当第一键合电极4与第二键合电极6采用共熔键合方式键合时，为了避免熔融时第二键合子电极62被完全消耗掉，所述第二键合子电极62的厚度大于5微米。
为了保证第一键合子电极61与第一键合电极4进行熔融键合，第一键合子电极61的厚度大于2微米。
需要指出的是，第一键合子电极61的厚度也要避免过厚，当过厚时，熔融后第一键合子电极61会向外溢出，引起短路。第一键合子电极61的厚度上限取决于第一键合子电极61和第二键合子电极62共熔后体积不溢出限制电极7和第一支撑电极3。
请参考图7，本申请还提供一种射频滤波器件封装方法，该方法包括：
步骤S101：获取第一基体，并在所述第一基体的上表面制作第一支撑电极。
步骤S102：在所述第一支撑电极的上表面制作第一键合电极；所述第一键合电极的横截面尺寸小于所述第一支撑电极3的横截面尺寸。
步骤S103：获取第二基体，并在所述第二基体的下表面制作具有凹部的第二键合电极；所述凹部的尺寸大于所述第一键合电极的横截面尺寸。
步骤S104：将所述第一键合电极和所述第二键合电极进行键合，得到键合后器件。
需要说明的是，本申请中对第一键合电极与第二键合电极进行键合的方式不做具体限定，视情况而定。例如，所述第一键合电极与所述第二键合电极采用热压键合方式键合，或者采用胶键合方式键合，或者采用共熔键合方式键合。胶键合的方式即第一键合电极与第二键合电极通过胶粘接键合，热压键合一般采用金金热压键合。
需要说明的是，当所述第一键合电极与所述第二键合电极采用共熔键合方式键合时，在所述第二基体的下表面制作具有凹部的第二键合电极之前，还包括：
在所述第二基体的下表面制作限制电极；
相应的，在所述第二基体的下表面制作具有凹部的第二键合电极包括：
在所述限制电极内侧制备第二键合子电极；
在所述第二键合子电极的下表面制备第一键合子电极，且所述第一键合子电极和所述第二键合子电极材料不同。
作为一种具体实施方式，所述在所述限制电极内侧制备第二键合子电极包括：
采用光刻和电镀的方式在所述限制电极内侧制备所述第二键合子电极。
在所述第二键合子电极的下表面制备第一键合子电极包括：
采用光刻和电镀的方式在所述第二键合子电极的下表面制备第一键合子电极。
步骤S105：减薄所述第二基体，并在所述第二基体对应辅助键合电极的位置制作通孔。
需要指出的是，还需要在第二基体第二晶圆硅基底对应第二功能电极的位置处同样设置有通孔，外引电极通过通孔与第二功能电极电连接，从而实现第二键合滤波器与外引电极连接。
步骤S106：在所述通孔中制备外引电极，以使所述外引电极通过所述第二键合电极、所述第一键合电极、所述辅助键合电极与所述第二键合滤波器电连接，得到射频滤波器件。
本申请射频滤波器件封装方法得到的射频滤波器件包括外引电极、第一键合滤波器和第二键合滤波器，第一键合滤波器包括第一基体、第一支撑电极、第一键合电极，第二键合滤波器包括第二基体、第二键合电极，第一键合滤波器和第二键合滤波器无需各自单独进行封装，两者之间进行键合封装，可以有效节省封装成本，降低封装周期，提升生产效率；第一键合电极的横截面尺寸小于第一支撑电极的横截面尺寸，即第一键合电极和第一支撑电极形成凸状，并且第一键合电极的横截面尺寸小于第二键合电极的凹部尺寸，所以第一键合电极与第二键合电极可以进行键合，由于外引电极通过位于第二基体中的通孔与第二键合电极、第一键合电极、第二基体中的辅助键合电极电连接，所以外引电极与第一键合滤波器之间电连接，使第一键合滤波器实现与外部的电连接，第一键合滤波器和第二键合滤波器在垂直方向上进行层叠键合，有效减小射频滤波器件在平面上的尺寸，增加集成度。
下面以第一键合电极与第二键合电极采用共熔键合方式键合、第一键合滤波器和第二键合滤波器的数量均为一个为例，对本申请中的射频滤波器件封装方法进行详细阐述。
步骤1、制得第一基体前驱体，如图8所示，包括第一晶圆硅基底21、第一压电膜层22、第一功能电极23、第一密封电极24、第一钝化层25；
步骤2、采用物理气相沉积方式在第一基体前驱体的整个上表面制备第一种子层26，如图9所示；
步骤3、采用光刻和电镀的方式在第一种子层26的上表面制备第一支撑电极3，如图10所示；需要强调的是，此时，第一种子层26仍然为在第一基体前驱体整个表面上的种子层；
步骤4、采用光刻和电镀的方式在第一支撑电极3的上表面制作第一键合电极4，然后去除未与第一支撑电极3对应的第一种子层26，得到第一键合滤波器，截面示意图如图11所示，俯视图如图12所示；
步骤5、制得第二基体前驱体，如图13所示，包括第二晶圆硅基底51、第二压电膜层52、第二功能电极53、辅助键合电极54、第二密封电极55、第二钝化层56；
步骤6、采用物理气相沉积方式在第二基体前驱体的整个下表面制备第二种子层57，如图14所示；
步骤7、采用光刻和电镀的方式在第二种子层57的下表面制作限制电极7，限制电极7单边宽度大于5微米，截面示意图如图15所示；需要强调的是，此时，第二种子层57仍然为在第二基体前驱体整个表面上的种子层；并在第二功能电极53的下表面的第二支撑电极58，如图16所示；
步骤8、采用光刻和电镀的方式在限制电极7内侧制备第二键合子电极62，并在第二键合子电极62的下表面制备第一键合子电极61，形成第二键合电极6，然后去除位于限制电极7外侧的第二种子层57，得到第二键合滤波器，如图17所示；
步骤9、通过圆片级键合的方式将第一键合滤波器和第二键合滤波器进行键合密封，得到键合后器件，如图18所示；
步骤10、通过机械研磨方式对第二晶圆硅基底51进行减薄，厚度减薄至至50微米～100微米，并通过硅通孔(Through Silicon Via，TSV)技术在对应辅助键合电极54的区域制备通孔，如图19所示，并在对应第二功能电极53的区域制备通孔8；通孔8的尺寸小于第二支撑电极58和辅助键合电极54尺寸；考虑对位和通孔打孔精度，单边预留区域>20um；
步骤11、通过物理气相沉积、光刻和电镀的方式在通孔8内填充金属，制备外引电极1，得到射频滤波器件，如图2所示。
需要指出的是，当第二键合滤波器的数量为2个时，步骤11完成后，重复步骤5至步骤8制备第二键合滤波器的过程，然后在步骤11的外引电极上重复制备第一键合电极，然后将重复制备而成的第二键合滤波器与重复制备的第一键合电极进行键合，然后在重复步骤10至步骤11，得到图6所示的结构。当第二键合滤波器的数量为3个及以上时，制备与键合过程与第二个第二键合滤波器的制备与键合过程相同。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本申请所提供的射频滤波器件及其封装方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种射频滤波器件，其特征在于，包括：外引电极和由下至上层叠的第一键合滤波器和第二键合滤波器；
所述第一键合滤波器包括第一基体、位于所述第一基体上表面的第一支撑电极、位于所述第一支撑电极上表面的第一键合电极；所述第二键合滤波器包括第二基体、位于所述第二基体下表面的第二键合电极，所述第二键合电极具有凹部；
所述第一键合电极的横截面尺寸小于所述第一支撑电极的横截面尺寸且小于所述凹部的尺寸，所述第一键合电极通过所述凹部与所述第二键合电极键合；
所述外引电极通过位于所述第二基体中的通孔与所述第二键合电极、所述第一键合电极、所述第二基体中的辅助键合电极电连接，以使所述外引电极与所述第一键合滤波器电连接。
2.如权利要求1所述的射频滤波器件，其特征在于，当所述第一键合电极与所述第二键合电极采用共熔键合方式键合时，还包括：
位于所述第二键合电极外侧的限制电极；
相应的，所述第二键合电极包括由下至上叠加的且分别具有凹部的第一键合子电极和第二键合子电极，且所述第一键合子电极和所述第二键合子电极材料不同。
3.如权利要求2所述的射频滤波器件，其特征在于，所述限制电极位于所述第二键合电极的四周。
4.如权利要求2所述的射频滤波器件，其特征在于，所述第一键合子电极的厚度大于2微米。
5.如权利要求2所述的射频滤波器件，其特征在于，所述第二键合子电极的厚度大于5微米。
6.如权利要求1所述的射频滤波器件，其特征在于，所述第一键合电极与所述第二键合电极采用热压键合方式键合。
7.如权利要求1至6任一项所述的射频滤波器件，其特征在于，所述第二键合滤波器的数量为多个，且多个所述第二键合滤波器依次层叠。
8.一种射频滤波器件封装方法，其特征在于，包括：
获取第一基体，并在所述第一基体的上表面制作第一支撑电极；
在所述第一支撑电极的上表面制作第一键合电极；所述第一键合电极的横截面尺寸小于所述第一支撑电极的横截面尺寸；
获取第二基体，并在所述第二基体的下表面制作具有凹部的第二键合电极；所述凹部的尺寸大于所述第一键合电极的横截面尺寸；
将所述第一键合电极和所述第二键合电极进行键合，得到键合后器件；
减薄所述第二基体，并在所述第二基体对应辅助键合电极的位置制作通孔；
在所述通孔中制备外引电极，以使所述外引电极通过所述第二键合电极、所述第一键合电极、所述辅助键合电极与所述第二键合滤波器电连接，得到射频滤波器件。
9.如权利要求8所述的射频滤波器件封装方法，其特征在于，当所述第一键合电极与所述第二键合电极采用共熔键合方式键合时，在所述第二基体的下表面制作具有凹部的第二键合电极之前，还包括：
在所述第二基体的下表面制作限制电极；
相应的，在所述第二基体的下表面制作具有凹部的第二键合电极包括：
在所述限制电极内侧制备第二键合子电极；
在所述第二键合子电极的下表面制备第一键合子电极，且所述第一键合子电极和所述第二键合子电极材料不同。
10.如权利要求9所述的射频滤波器件封装方法，其特征在于，所述在所述限制电极内侧制备第二键合子电极包括：
采用光刻和电镀的方式在所述限制电极内侧制备所述第二键合子电极。
CN202110639231.7A 2021-06-08 2021-06-08 一种射频滤波器件及其封装方法 Pending CN115458520A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110639231.7A CN115458520A (zh) 2021-06-08 2021-06-08 一种射频滤波器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110639231.7A CN115458520A (zh) 2021-06-08 2021-06-08 一种射频滤波器件及其封装方法

Publications (1)

Publication Number Publication Date
CN115458520A true CN115458520A (zh) 2022-12-09

Family

ID=84295283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110639231.7A Pending CN115458520A (zh) 2021-06-08 2021-06-08 一种射频滤波器件及其封装方法

Country Status (1)

Country Link
CN (1) CN115458520A (zh)

Similar Documents

Publication Publication Date Title
KR100497974B1 (ko) 반도체 장치 및 그 제조 방법
US8324728B2 (en) Wafer level packaging using flip chip mounting
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US20100283144A1 (en) In-situ cavity circuit package
JP6931498B2 (ja) チップのパッケージング方法及びパッケージング構成
CN103413795A (zh) 半导体器件的封装结构和半导体器件的封装工艺流程
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
JP7075546B2 (ja) チップのパッケージング方法及びパッケージング構造
US11646712B2 (en) Bulk acoustic wave structure and bulk acoustic wave device
JP5984912B2 (ja) 積層型半導体の製造方法
CN115458520A (zh) 一种射频滤波器件及其封装方法
JP2018170377A (ja) 樹脂封止型半導体装置およびその製造方法
CN116318009A (zh) 声表面波器件的制造方法、声表面波器件及射频模组
CN113410215B (zh) 半导体封装结构及其制备方法
CN114551364A (zh) 一种多芯片扇出型封装结构及封装方法
CN111554631A (zh) 一种芯片封装方法
CN219812139U (zh) 混合滤波器
CN219372401U (zh) 一种半导体晶圆级封装结构
CN218352484U (zh) 一种半导体封装结构
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
TWI376755B (en) Semiconductor package structure and manufacturing method thereof
US20240063186A1 (en) Semiconductor package including stacked chips and method of manufacturing the semiconductor package
TW202333248A (zh) 半導體封裝以及其製造方法
JP4042151B2 (ja) 圧電発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination