CN218352484U - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN218352484U
CN218352484U CN202221445888.6U CN202221445888U CN218352484U CN 218352484 U CN218352484 U CN 218352484U CN 202221445888 U CN202221445888 U CN 202221445888U CN 218352484 U CN218352484 U CN 218352484U
Authority
CN
China
Prior art keywords
substrate
layer
cover plate
semiconductor package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221445888.6U
Other languages
English (en)
Inventor
唐滨
杨清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202221445888.6U priority Critical patent/CN218352484U/zh
Application granted granted Critical
Publication of CN218352484U publication Critical patent/CN218352484U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本实用新型公开了一种半导体封装结构,该半导体封装结构包括:衬底,盖板,设置于衬底之上的半导体器件,位于所述半导体器件周围与所述半导体器件电连接的电连接结构;还设置有连接所述衬底和所述盖板的键合部;本实用新型将密封键合位置设置于信号键合位置处,并将信号通孔设置于器件衬底之上,从而使密封键合位置更加靠近半导体器件,能够有效降低封装的尺寸,满足在小型化设备中的使用需求。

Description

一种半导体封装结构
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种半导体封装结构。
背景技术
随着半导体技术的发展,用波作为传播媒介(体声波、超声波等)的各种半导体器件层出不穷,如各种声波滤波器。且随着技术的不断发展,这种器件的运用将愈加广泛。用波作为传播媒介(体声波、超声波等)的器件封装的一个难点在于为防止波在传播过程中逃逸,在器件的功能区需要构造出空腔结构来对声波进行反射,从而可有效减少输入信号的损耗,提高器件的品质因数(Q值)。因此,带有空腔结构的封装工艺是半导体封装的一项重大需求。
随着封装工艺的不断发展,目前晶圆级封装(WLP,wafer level package)由于其良好的重复性,封装周期短、体积小等优点成为封装业内的主流趋势。晶圆级是在整片晶圆生产完成后,直接在晶圆上进行封装,封装完成之后才切割制成单颗芯片。
传统的声波器件如体声波滤波器的晶圆级封装如图1所示,包括衬底晶圆01,盖板(CAP)晶圆02,半导体器件03设置于衬底晶圆01上,半导体器件可以是体声波谐振器,多个体声波谐振器构成体声波滤波器。图1中示出了体声波滤波器的倒封装形式,此时衬底晶圆01在上方,盖板晶圆02在下方,衬底晶圆01的表面还设置有焊盘04,半导体器件03的电极连接衬底晶圆01表面的焊盘04,对应于衬底晶圆上的焊盘04处,盖板晶圆02上设置有焊盘05;焊盘05通过硅通孔(TSV)以及重布线层08将信号引出至盖板晶圆02的背面。焊盘04和焊盘05通常通过金金键合的方式实现信号连接。为了能够在半导体器件03的两侧形成声反射结构(空腔),以及保护半导体器件03不被污染,还需要在焊盘04的外侧设置一圈密封圈(sealring)07,以实现器件晶圆和盖板晶圆的密封性,密封圈07的实现方式通常也是金金键合,最后在重布线层08上制作锡球,以实现将上述结构固定于封装基板上(图1中未示出)。然而上述封装结构,一方面,过多的金金键合导致了封装成本的居高不下,另一方面,由于密封圈07设置于焊盘04的外侧,导致了整体封装结构体积增大,这在如今追求小型化的半导体工艺中是不可容忍的。
实用新型内容
为了解决上述技术问题,本实用新型提供了一种半导体封装结构,以减小半导体器件的封装体积,同时降低封装成本。
根据本实用新型的一方面,提供了一种半导体封装结构,包括:
衬底;
与所述衬底相对设置的盖板;
位于所述衬底靠近所述盖板的第一表面上的半导体器件;
位于所述半导体器件周围与所述电子器件电连接的电连接结构;
连接所述衬底和所述盖板的键合部;
贯穿所述衬底的通孔;
位于所述通孔中与所述电连接结构连接的第一互连层;
位于所述衬底第一表面相对的第二表面上的与所述第一互连层连接的第二互连层;
覆盖所述衬底第二表面、通孔和部分第二互连层的钝化层,所述第二互连层未被覆盖的部分设置有凸出所述钝化层的凸出部。
所述键合部覆盖所述电连接结构。
可选地,所述键合部为环状绝缘材料层或环状导电材料,当键合部为导电材料时,键合部与电连接结构之间还设置有一层绝缘层。
可选地,所述环状绝缘材料层为环氧树脂膜层。
可选地,所述半导体器件为体声波谐振器,包括依次层叠的下电极、压电层和上电极。
可选地,所述贯穿衬底的通孔中填充绝缘材料或者非绝缘材料。
可选地,所述电连接结构包括位于所述衬底第一表面的焊垫,所述焊垫覆盖所述通孔。
可选地,所述第一互连层和所述第二互连层与所述衬底之间具有种子层。
可选地,所述钝化层为阻焊层,所述凸出部为焊球。
可选地,所述盖板为玻璃盖板、陶瓷盖板、氧化硅盖板、氮化硅盖板、氮化铝盖板、碳化硅盖板中的任一种。
本实用新型提出的半导体封装结构,采用成交底的盖板如玻璃盖板代替传统的硅盖板,能够有效降低封装成本,并且将密封键合位置设置于信号键合位置处,并将信号通孔设置于器件衬底之上,从而使密封键合位置更加靠近半导体器件,能够有效降低封装的尺寸,满足在小型化设备中的使用需求。
应当理解,本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征,也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中声波器件的晶圆级封装结构;
图2是本实用新型实施例提供的一种半导体封装结构的结构示意图;
图3是本实用新型实施例提供的另一种半导体封装结构的结构示意图;
图4是图3中框线A处的局部放大图;
图5是图3中框线B处的局部放大图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或系统不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或系统固有的其它步骤或单元。
实施例一:
本实施例提出一种半导体封装结构,如图2所示,包括:衬底100,盖板200、键合部300、电子器件400、电连接结构500、第一互连层600a、第二互连层600b、钝化层700,凸出部800和通孔900。
所述衬底100具有相对的第一表面110和第二表面120,衬底100可以为本领域技术人员熟知的任意合适的底材,例如可以是以下所提到的材料中的至少一种:硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等,或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI),或者还可以为双面抛光硅片(Double Side PolishedWafers,DSP),也可为氧化铝等的陶瓷基底、石英或玻璃基底等。
所述盖板200与所述衬底100相对设置,靠近所述衬底100的第一表面110,所述盖板200的厚度为20um-250um,在本实施例中,所述盖板200的厚度为100um-120um。所述盖板200的材质可以是玻璃、陶瓷、氧化硅、氮化硅、氮化铝、碳化硅中的任一种,本实例为盖板200可选为玻璃盖板。
所述电子器件400位于所述衬底100的第一表面110上,所述电子器件400可以是有源器件和/或无源器件,有源器件包括二极管和MOS管等,无源器件包括电阻、电容、电感和滤波器等。
所述电连接结构500位于所述电子器件400的周围并于所述电子器件电连接,在本实施例中,所述电连接结构500为焊垫。所述焊垫位于所述衬底100的第一表面110上,与所述电子器件400电连接。所述焊垫为金属导电材料,与所述电子器件400直接接触或者通过引线接触,这里不对金属导电材料进行限定,本领域技术人员熟知,只要能使实现导电并容易生长的材料都可以用作焊垫,如金、铜等等。
所述键合部300将所述盖板200与所述衬底100固定连接,所述键合部300的高度大于所述电子器件400的高度,使所述电子器件400与所述盖板200之间存在空间。所述键合部300位于所述电连接结构500上,部分或全部覆盖所述电连接结构500。所述键合部300为环形结构,用于将所述盖板和所述衬底之间的空间密封,所述电子器件400位于所述键合部300所围成的密空间中。为了更好地实现密封,所述键合部300优选完全覆盖所述电连接结构500。由于键合部300与电连接结构500接触,因而键合部300的材料可选择为绝缘材料,但键合部300的材料选择为导电材料时,需要在键合部300和电连接结构500之间设置一层绝缘层(图中未示出)。
另外,在另一实施例中,为了更好地在电子器件400的两侧形成空腔,可以在所述盖板200靠近所述衬底100的一面形成有凹槽(图中未示出),所述凹槽位于所述电子器件400的正上方,用于更好地容纳电子器件400;设置凹槽时,键合部300的高度可以不要求大于所述电子器件400的高度,此时键合部300的高度可以低于或等于电子器件400的高度。
所述衬底100中开设有通孔900(TSV),所述通孔900从第一表面110贯穿到第二表面120。所述通孔900在第一表面110的第一开口直径小于所述通孔在第二表面120的第二开口直径。所述第一开口的直径为10-50um,在本实施例中优选为30um;所述第二开口的直径为10-100um,在本实施例中优选65um。所述焊垫覆盖所述第一开口。所述通孔900的轴心与所述第一表面110的夹角角度为60°-120°,本实施例中,所述夹角角度优选为90°。
所述第一互连层600a位于所述通孔900的表面,并与所述电连接结构500连接,所述第二互连层600b位于所述衬底100的第二表面120与所述第一互连层600a连接,所述第一互连层600a和所述第二互连层600b的厚度为1-15um,在本实施例中,均为5um,所述第一互连层600a和第二互连层600b的材料为钛、铜和镍的至少一种。在本实施例,所述第一互连层600a和第二互连层600b的材料都是镍。为了更好的生长所述第一互连层600a和所述第二互连层600b,所述第一互连层600a和第二互连层600b与所述衬底100之间还具有金属种子层(图中未示出),当采用电镀工艺形成第一互连层600a和第二互连层600b时,所述金属种子层与所述第一互连层600a和第二互连层600b的金属材料相同。所述第一互连层600a和第二互连层600b在所述金属种子层上生长。当然,在采用其他工艺如溅射、蒸发、化镀等工艺形成第一互连层600a和第二互连层600b时,金属种子层的材质可以与互连层的材质不同。在另一实施例中,所述通孔900中还可以形成填充层,所护填充层位于所述第一互连层600a的上方将所述通孔900完全填充,所述填充层的材料可以为导电材料例如铜或是非导电材料例如硅,填充层的作用一是为了提高后期覆盖于通孔900上的钝化层700的平坦度,二是防止形成钝化层700时通孔900由于受热而产生气泡从而使钝化层700产生裂痕,影响封装的整体性能。
所述钝化层700覆盖在所述衬底100的第二表面120上,并且覆盖所述通孔900的第二开口和部分第二互连层600a,所述钝化层700未覆盖所述第二互连层600b的位置形成开窗,第二互连层600b的开窗位置根据后期封装基板上210上的PAD位置确定。所述钝化层700用于保护第一互连层600a和第二互连层600b。所述钝化层700的厚度为5um-40um,在本实施例中,所述钝化层700厚度为20um,所述钝化层可以为阻焊层(solder mask)。
所述凸出部800位于未被所述钝化层700覆盖的所述第二互连层600b上,并通过所述钝化层700的开窗位置凸出所述钝化层700,在本实施例中,所述凸出部800为焊球(solder ball),其材料为锡球。
实施例二
本实施例提出的半导体封装器件如图3所示,与实施例一的主要区别在于:所述电子器件400为体声波谐振器,所述体声波谐振器件包括依次层叠在所述衬底100上的下电极420、压电层430和上电极440,为此所述衬底100的第一表面110开设有反射声波的空腔410,所述谐振器件覆盖所述空腔410。所述下电极420、压电层430和上电极440和空腔410重叠的区域为有效谐振区域。所述下电极420的部分沿着衬底的一侧延伸到谐振区域外,可根据实际电路结构决定是否与所述键合部300连接(图中连接仅仅是一种示例,具体是否连接需要根据实际滤波器电路确定),所述上电极440的部分沿着相反的另一侧延伸到谐振区域外,根据实际电路结构决定是否与另一侧的所述键合部300连接(图中连接仅仅是一种示例,具体是否连接需要根据实际滤波器电路确定),所述压电层430将所述上电极和下电极隔开,避免形成短路。沿着相反方向的延伸出的部分上电极420和下电极430分别形成位于所述电子器件400两侧的电连接结构500。本实施例中的谐振器件为体声波谐振器(BAW),本领域技术人员可以理解的是,该谐振器件还可以为其它声波谐振器如声表面谐振器(SAW)。
在本实施例中,所述凸出部800上形成有微凸块810,所述微凸块810的材料可以是铜或者锡,所述微凸块810与基板210连接。所述基板210的材料包括铜箔和基板板材,基板板材可以是PCB的覆铜板,例如是硬质基板、柔性薄膜基板和陶瓷基板。硬质基板的材料可以是BT材料、ABF材料、MIS材料等;柔性膜基板的材料可以是PI(聚酰亚胺)、PE(聚酯)树脂等材料;陶瓷基板的材料可以是氧化铝、氮化铝、碳化硅等陶瓷材料。
图4是图3中框线A处的局部放大图,更加直观的显示出本实施例中玻璃盖板200与衬底100的连接。所述键合部300包括第一键合块310和第二键合块320,所述第一键合块310与所述玻璃盖板200连接,所述第二键合块320与所述电连接结构500连接,请注意,这里的第二键合块320的作用之一是提高一定的高度,以形成容纳半导体器件的空间,当在盖板200上设置容纳半导体器件的凹槽时,第二键合块320也可以不用设置,即第二键合块320不是必须的。所述电连接结构500包括非谐振区域的部分下电极510,该部分下电极510形成焊垫,覆盖所述通孔900的开口,与所述第一互连层600a连接。所述第二键合块320与该部分下电极510连接,所述第一键合块310可以为环氧树脂,厚度为5um-100um,本实施例中为15um或者30um;所述第二键合块320为金属,在本实施例中为金,厚度大于60nm。
图5是图3中框线B处的局部放大图,图4与图3的主要区别在于,所述电连接结构500包括非谐振区域的部分上电极520,所述该部分上电极520形成焊垫,覆盖所述通孔900的开口,与所述第一互连层600a连接,第二键合块320连接该部分上电极520。请注意,这里的第二键合块320的作用之一是提高一定的高度,以形成容纳半导体器件的空间,当在盖板200上设置容纳半导体器件的凹槽时,第二键合块320也可以不用设置,即第二键合块320不是必须的。图5与图4的其他特征可以一致,此处不再进行过多的阐述。
本实施例的其它特征可以与实施例一一致,此处不在进行过多的阐述,本领域技术人员可以理解的是,这不会影响对本方案的理解。另外,虽然实施例中以声波滤波器进行了说明,但本领域技术人员熟知上述封装结构还可以适用于其他需要密封封装的电子器件或者半导体器件。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本实用新型的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等,均应包含在本实用新型保护范围之内。

Claims (10)

1.一种半导体封装结构,其特征在于,包括:
衬底;
与所述衬底相对设置的盖板;
位于所述衬底靠近所述盖板的第一表面上的半导体器件;
位于所述半导体器件周围与所述半导体器件电连接的电连接结构;
连接所述衬底和所述盖板的键合部;
贯穿所述衬底的通孔;
位于所述通孔中与所述电连接结构连接的第一互连层;
位于所述衬底第一表面相对的第二表面上的与所述第一互连层连接的第二互连层;
覆盖所述衬底第二表面、通孔和部分第二互连层的钝化层,所述第二互连层未被覆盖的部分设置有凸出所述钝化层的凸出部。
2.根据权利要求1所述的半导体封装结构,其特征在于,所述键合部覆盖所述电连接结构。
3.根据权利要求2所述的半导体封装结构,其特征在于,所述键合部为环状绝缘材料层或环状导电材料,当键合部为导电材料时,键合部与电连接结构之间还设置有一层绝缘层。
4.根据权利要求3所述的半导体封装结构,其特征在于,所述环状绝缘材料层为环氧树脂膜层。
5.根据权利要求1-4任意一项所述的半导体封装结构,其特征在于,贯穿所述衬底的通孔中填充绝缘材料或者非绝缘材料。
6.根据权利要求1所述的半导体封装结构,其特征在于,所述电连接结构包括位于所述衬底第一表面的焊垫,所述焊垫覆盖所述通孔。
7.根据权利要求1所述的半导体封装结构,其特征在于,所述第一互连层和所述第二互连层与所述衬底之间具有种子层。
8.根据权利要求1所述的半导体封装结构,其特征在于,所述钝化层为阻焊层,所述凸出部为焊球。
9.根据权利要求1所述的半导体封装结构,其特征在于,所述半导体器件为体声波谐振器;所述盖板为玻璃盖板、陶瓷盖板、氧化硅盖板、氮化硅盖板、氮化铝盖板、碳化硅盖板中的任一种。
10.根据权利要求1所述的半导体封装结构,其特征在于,所述盖板还设置有容纳半导体器件的凹槽。
CN202221445888.6U 2022-06-10 2022-06-10 一种半导体封装结构 Active CN218352484U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221445888.6U CN218352484U (zh) 2022-06-10 2022-06-10 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221445888.6U CN218352484U (zh) 2022-06-10 2022-06-10 一种半导体封装结构

Publications (1)

Publication Number Publication Date
CN218352484U true CN218352484U (zh) 2023-01-20

Family

ID=84921654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221445888.6U Active CN218352484U (zh) 2022-06-10 2022-06-10 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN218352484U (zh)

Similar Documents

Publication Publication Date Title
JP4248180B2 (ja) 導電性ミラーを有するバルク音響波共振器
US9153551B2 (en) Integrated circuit package including in-situ formed cavity
US20050104204A1 (en) Wafer-level package and its manufacturing method
CN108292914B (zh) 弹性波装置
CN111510099A (zh) 薄膜体声波滤波器及其晶圆级封装方法
US10985120B1 (en) Chip packaging method and chip packaging structure
US9680445B2 (en) Packaged device including cavity package with elastic layer within molding compound
KR20170108383A (ko) 소자 패키지 및 그 제조방법
US7251873B2 (en) Method of manufacturing surface acoustic wave device
US20220230931A1 (en) Chip encapsulation structure and encapsulation method
WO2021135013A1 (zh) 具有叠置单元的半导体结构及制造方法、电子设备
KR20170108377A (ko) 소자 패키지 및 그 제조방법
CN218352484U (zh) 一种半导体封装结构
CN115549624A (zh) 一种电子装置及其制造方法
JP4825111B2 (ja) 圧電薄膜デバイスの製造方法
CN113659954B (zh) 一种体声波谐振器及其封装方法和电子设备
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
CN113540065A (zh) 一种系统级封装结构及封装方法
CN113555333A (zh) 一种系统级封装结构及封装方法
CN219372401U (zh) 一种半导体晶圆级封装结构
WO2022188272A1 (zh) 声表面波滤波器与封装方法
CN117639701A (zh) 一种单晶型滤波器及制造方法
WO2022161249A1 (zh) 一种晶圆级封装结构及其制造方法
CN116803002A (zh) 芯片封装结构及芯片封装方法、电子设备
CN114823383A (zh) 一种晶圆级封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant