CN115458474B - 半导体结构的制作方法以及半导体结构 - Google Patents
半导体结构的制作方法以及半导体结构 Download PDFInfo
- Publication number
- CN115458474B CN115458474B CN202211403466.7A CN202211403466A CN115458474B CN 115458474 B CN115458474 B CN 115458474B CN 202211403466 A CN202211403466 A CN 202211403466A CN 115458474 B CN115458474 B CN 115458474B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- substrate
- forming
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 199
- 239000002184 metal Substances 0.000 claims abstract description 199
- 230000004888 barrier function Effects 0.000 claims abstract description 119
- 238000002955 isolation Methods 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000002360 preparation method Methods 0.000 claims description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：提供基底，基底包括衬底、第一金属层以及第一隔离结构；在基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的叠层结构之间形成第一凹槽，一个叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；去除第二阻挡层并在多个第一凹槽中形成一一对应的多个第二隔离结构；在多个第二隔离结构以及第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，第三金属层与第二金属层的材料相同。该方法避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，随着集成电路特征尺寸达到纳米级，隔离结构之间的间距也越来越小，形成RDL（Re-Distribution Layer，重新布线层）层时，在隔离结构之间以及隔离结构的表面填充金属层，容易导致填充不足，在金属层中形成孔洞，影响阻值，且后续刻蚀金属层表面的钝化层，凹槽的侧壁会有钝化层残留，影响后续WAT（Wafer Acceptance Test，晶圆接受测试）测试探针的使用寿命。
因此，亟需一种避免在形成RDL层填充金属时容易形成空洞的方法。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中在形成RDL层时容易形成空洞而影响半导体结构性能的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括衬底、第一金属层以及第一隔离结构，所述第一金属层位于所述衬底的表面上，多个间隔设置的所述第一隔离结构贯穿在所述第一金属层中，且与所述衬底接触；在所述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的所述叠层结构之间形成第一凹槽，所述第一凹槽使得所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，一个所述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构；在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，所述第三金属层与所述第二金属层的材料相同。
进一步地，在所述基底的裸露表面上形成间隔设置的多个叠层结构，包括：在所述基底的裸露表面上形成依次层叠的第一预备阻挡层、第二预备金属层以及第二预备阻挡层；去除部分所述第一预备阻挡层、部分所述第二预备金属层以及部分所述第二预备阻挡层，使得多个所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，剩余的所述第一预备阻挡层形成多个间隔设置的所述第一阻挡层，剩余的所述第二预备金属层形成多个间隔设置的所述第二金属层，剩余的所述第二预备阻挡层形成多个间隔设置的所述第二阻挡层。
进一步地，去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构，包括：在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层；去除部分所述第一介质层以及所述第二阻挡层，使得各所述第二金属层的远离所述衬底的表面裸露，多个所述第一凹槽中的所述第一介质层形成多个所述第二隔离结构。
进一步地，去除所述第二阻挡层并在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层之前，所述方法还包括：在所述第一凹槽的内壁以及所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第二介质层。
进一步地，在多个所述第一凹槽中形成一一对应的多个第二隔离结构，包括：在所述第二介质层的裸露表面上形成第一介质层；去除部分所述第一介质层、部分所述第二介质层以及所述第二阻挡层，使得各所述第二金属层的远离所述衬底的表面裸露，多个所述第一凹槽中的所述第一介质层和所述第二介质层形成多个所述第二隔离结构。
进一步地，提供基底，包括：提供所述衬底；在所述衬底的裸露表面上形成所述第一金属层；去除部分所述第一金属层，形成多个第二凹槽，使得部分所述衬底裸露；在多个所述第二凹槽中形成一一对应的所述第一隔离结构。
进一步地，在多个所述第二凹槽中形成一一对应的所述第一隔离结构，包括：在多个所述第二凹槽中以及各所述第二凹槽两侧的所述第一金属层的远离所述衬底的表面上形成第三介质层；去除部分所述第三介质层，使得所述第一金属层的远离所述衬底的表面裸露，多个所述第二凹槽中的所述第三介质层形成多个所述第一隔离结构。
进一步地，在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层之后，所述方法还包括：在所述第三阻挡层的远离所述衬底的表面上形成依次层叠的氧化层以及第四介质层；去除部分所述第四介质层、部分所述氧化层以及部分所述第三阻挡层，形成第三凹槽，所述第三凹槽使得部分所述第三金属层裸露。
进一步地，所述第一金属层和所述第二金属层的材料均包括以下之一：铝、铝合金、铜以及铜合金。
进一步地，所述第一阻挡层和所述第二阻挡层的材料均包括以下之一：氮化钛和氮化钽。
根据本申请的另一方面，提供了一种半导体结构，采用任一种所述的半导体结构的制作方法制作而成。
应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供基底，所述基底包括衬底、第一金属层以及第一隔离结构，所述第一金属层位于所述衬底的表面上，多个间隔设置的所述第一隔离结构贯穿在所述第一金属层中，且与所述衬底接触；之后，在所述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的所述叠层结构之间形成第一凹槽，所述第一凹槽使得所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，一个所述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；之后，去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构；最后，在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，所述第三金属层与所述第二金属层的材料相同。该方法通过先沉积包含第二金属层的叠层结构，形成多个第一凹槽，再在第一凹槽中形成第二隔离结构，而第二隔离结构相比第二金属层更加容易填充进凹槽中，因此不容易形成空洞，再在第二隔离结构以及叠层结构的表面形成第三金属层，第三金属层与第二金属层材料相同，从而第二金属层和第三金属层形成了完整的RDL层，进而避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种实施例的半导体结构的制作方法的流程图；
图2示出了根据本申请的一种实施例的形成第一金属层后的半导体结构的示意图；
图3示出了根据本申请的一种实施例的形成第二凹槽后的半导体结构的示意图；
图4示出了根据本申请的一种实施例的形成第三介质层后的半导体结构的示意图；
图5示出了根据本申请的一种实施例的基底的示意图；
图6示出了根据本申请的一种实施例的形成第二预备阻挡层后的半导体结构的示意图；
图7示出了根据本申请的一种实施例的形成叠层结构后的半导体结构的示意图；
图8示出了根据本申请的一种实施例的形成第二介质层后的半导体结构的示意图；
图9示出了根据本申请的一种实施例的形成第一介质层后的半导体结构的示意图；
图10示出了根据本申请的另一种实施例的形成第二凹槽后的半导体结构的示意图；
图11示出了根据本申请的一种实施例的形成第二隔离结构后的半导体结构的示意图；
图12示出了根据本申请的另一种实施例的形成第二隔离结构后的半导体结构的示意图；
图13示出了根据本申请的一种实施例的形成第三阻挡层后的半导体结构的示意图；
图14示出了根据本申请的一种实施例的形成第四介质层后的半导体结构的示意图；
图15示出了根据本申请的一种实施例的形成第三凹槽后的半导体结构的示意图；
图16示出了根据本申请的另一种实施例的形成第三阻挡层后的半导体结构的示意图；
图17示出了根据本申请的另一种实施例的形成第四介质层后的半导体结构的示意图；
图18示出了根据本申请的另一种实施例的形成第三凹槽后的半导体结构的示意图。
其中，上述附图包括以下附图标记：
10、基底；20、叠层结构；30、第一凹槽；40、第二隔离结构；50、第三金属层；60、第三阻挡层；70、氧化层；80、第四介质层；90、第三凹槽；101、衬底；102、第一金属层；103、第一隔离结构；104、第二凹槽；105、第三介质层；201、第一阻挡层；202、第二金属层；203、第二阻挡层；204、第一预备阻挡层；205、第二预备金属层；206、第二预备阻挡层；301、第一介质层；302、第二介质层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能，为了解决如上问题，本申请提出了一种半导体结构的制作方法以及半导体结构。
根据本申请的实施例，提供了一种半导体结构的制作方法。
图1是根据本申请实施例的半导体结构的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图5所示，提供基底10，上述基底10包括衬底101、第一金属层102以及第一隔离结构103，上述第一金属层102位于上述衬底101的表面上，多个间隔设置的上述第一隔离结构103贯穿在上述第一金属层102中，且与上述衬底101接触；
步骤S102，如图7所示，在上述基底10的裸露表面上形成间隔设置的多个叠层结构20，任意两个相邻的上述叠层结构20之间形成第一凹槽30，上述第一凹槽30使得上述第一隔离结构103以及上述第一隔离结构103两侧的部分上述第一金属层102的远离上述衬底101的表面裸露，一个上述叠层结构20包括依次层叠的第一阻挡层201、第二金属层202以及第二阻挡层203；
步骤S103，如图7和图11所示，去除上述第二阻挡层203并在多个上述第一凹槽30中形成一一对应的多个第二隔离结构40；
步骤S104，如图13所示，在多个上述第二隔离结构40以及上述第二金属层202的裸露表面上形成依次层叠的第三金属层50和第三阻挡层60，上述第三金属层50与上述第二金属层202的材料相同。
上述半导体结构的制作方法中，首先，提供基底，上述基底包括衬底、第一金属层以及第一隔离结构，上述第一金属层位于上述衬底的表面上，多个间隔设置的上述第一隔离结构贯穿在上述第一金属层中，且与上述衬底接触；之后，在上述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的上述叠层结构之间形成第一凹槽，上述第一凹槽使得上述第一隔离结构以及上述第一隔离结构两侧的部分上述第一金属层的远离上述衬底的表面裸露，一个上述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；之后，去除上述第二阻挡层并在多个上述第一凹槽中形成一一对应的多个第二隔离结构；最后，在多个上述第二隔离结构以及上述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，上述第三金属层与上述第二金属层的材料相同。该方法通过先沉积包含第二金属层的叠层结构，形成多个第一凹槽，再在第一凹槽中形成第二隔离结构，而第二隔离结构相比第二金属层更加容易填充进凹槽中，因此不容易形成空洞，再在第二隔离结构以及叠层结构的表面形成第三金属层，第三金属层与第二金属层材料相同，从而第二金属层和第三金属层形成了完整的RDL层，进而避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
为了保护第一金属层以及第二金属层不被氧化，并且防止金属离子的扩散，会在形成金属层后在金属层的表面形成阻挡层，本申请的另一种实施例中，在上述基底的裸露表面上形成间隔设置的多个叠层结构，包括：如图6所示，在上述基底10的裸露表面上形成依次层叠的第一预备阻挡层204、第二预备金属层205以及第二预备阻挡层206；如图6和图7所示，去除部分上述第一预备阻挡层204、部分上述第二预备金属层205以及部分上述第二预备阻挡层206，使得多个上述第一隔离结构103以及上述第一隔离结构103两侧的部分上述第一金属层102的远离上述衬底101的表面裸露，剩余的上述第一预备阻挡层204形成多个间隔设置的上述第一阻挡层201，剩余的上述第二预备金属层205形成多个间隔设置的上述第二金属层202，剩余的上述第二预备阻挡层206形成多个间隔设置的上述第二阻挡层203。
具体的，上述第一预备阻挡层和上述第二预备阻挡层可以采用溅射法、电化学镀法、物理气相沉积法、化学气相沉积法等物理或化学方法。由于一般RDL层中的金属线层具有很高的扩散系数，当RDL粘合在晶圆时，由于金属线层高的扩散系数，会导致金属离子扩散进入晶圆的器件结构中，对晶圆的性能造成影响。所以，为了避免金属线层的离子扩散，在制备RDL时，需要先在上述支撑基底上制备一层阻挡层以阻止金属离子向晶圆扩散，另外，也是为了在后续制备RDL层时提高金属线层与支撑基底的粘附力。
实际应用中，形成上述第二预备金属层的方法包括电镀法及化学镀法中的一种或组合，电镀法包括保形电镀法，保形电镀法采用电镀液的添加剂较少、镀液成本较底及镀液的维护成本较低，如电镀液可采用传统中后道低成本的电镀药水，可降低工艺成本。
本申请的又一种实施例中，去除上述第二阻挡层并在多个上述第一凹槽中形成一一对应的多个第二隔离结构，包括：如图7和图9所示，在多个上述第一凹槽30中以及各上述第一凹槽30两侧的上述第二阻挡层203的远离上述衬底101的表面上形成第一介质层301；如图7、图9和图11所示，去除部分上述第一介质层301以及上述第二阻挡层203，使得各上述第二金属层202的远离上述衬底101的表面裸露，多个上述第一凹槽30中的上述第一介质层301形成多个上述第二隔离结构40。先在第一凹槽中及第二凹槽两侧的第二阻挡层的表面上形成第一介质层，再去除第二阻挡层及部分第一介质层使得第二金属层裸露，使得第二隔离结构能够完整的填充在第二金属层中，且后续可以继续向上叠加金属层。
实际应用中，去除部分上述第一介质层以及上述第二阻挡层，使得各上述第二金属层的远离上述衬底的表面裸露的方法可以使用化学机械抛光法，以提供具有较为平坦表面的RDL层，以进一步提高上述重新布线层的平坦度，有利于后续制程工艺，降低工艺难度及成本，还可以使用物理研磨，此处不作限制。
为了后续去除第一介质层时能够更加高效，并且防止过刻蚀，本申请的再一种实施例中，在多个上述第一凹槽中以及各上述第一凹槽两侧的上述第二金属层的远离上述衬底的表面上形成第一介质层之前，上述方法还包括：如图8所示，在上述第一凹槽30的内壁以及上述第一凹槽30两侧的上述第二阻挡层203的远离上述衬底101的表面上形成第二介质层302。第二介质层起到了刻蚀停止层的作用。
本申请的另一种实施例中，去除上述第二阻挡层并在多个上述第一凹槽中形成一一对应的多个第二隔离结构，包括：如图8和图10所示，在上述第二介质层302的裸露表面上形成第一介质层301；如图8、图10和图12所示，去除部分上述第一介质层301、部分上述第二介质层302以及上述第二阻挡层203，使得各上述第二金属层202的远离上述衬底101的表面裸露，多个上述第一凹槽30中的上述第一介质层301和上述第二介质层302形成多个上述第二隔离结构40。将部分第一介质层、部分第二介质层以及第二阻挡层去除，才能使得各上述第二金属层的远离上述衬底的表面裸露，从而形成平坦的表面。
为了更加方便地制备基底，本申请的又一种实施例中，提供基底，包括：如图2所示，提供上述衬底101；在上述衬底101的裸露表面上形成上述第一金属层102；如图3所示，去除部分上述第一金属层102，形成多个第二凹槽104，使得部分上述衬底101裸露；如图5所示，在多个上述第二凹槽104中形成一一对应的上述第一隔离结构103。
本申请的再一种实施例中，在多个上述第二凹槽中形成一一对应的上述第一隔离结构，包括：如图3和图4所示，在多个上述第二凹槽104中以及各上述第二凹槽104两侧的上述第一金属层102的远离上述衬底101的表面上形成第三介质层105；如图3、图4和图5所示，去除部分上述第三介质层105，使得上述第一金属层102的远离上述衬底101的表面裸露，多个上述第二凹槽104中的上述第三介质层105形成多个上述第一隔离结构103。先形成第三介质层，在去除部分第三介质层可以形成表面更加平整的基底。
为了保护RDL层并且方便后续形成焊盘（Pad），本申请的另一种实施例中，在多个上述第二隔离结构以及上述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层之后，上述方法还包括：如图14所示，在上述第三阻挡层60的远离上述衬底101的表面上形成依次层叠的氧化层70以及第四介质层80；如图14和图15所示，去除部分上述第四介质层80、部分上述氧化层70以及部分上述第三阻挡层60，形成第三凹槽90，上述第三凹槽90使得部分上述第三金属层50裸露。
本申请的又一种实施例中，上述第一金属层和上述第二金属层的材料均包括以下之一：铝、铝合金、铜以及铜合金。第一金属层以及第二金属层的材料不限于此，本领域技术人员可以根据实际情况进行选择。
本申请的再一种实施例中，上述第一阻挡层和上述第二阻挡层的材料均包括以下之一：氮化钛和氮化钽。同样，第一阻挡层和第二阻挡层的材料不限于此，本领域技术人员可以根据实际情况进行选择。
实际应用中，一般采用电镀法形成金属层，而电镀形成的关键是通过表面的金属层产生电流使金属沉积，对于阻挡层来说，其需要实现阻挡扩散及提高粘附力的作用，选用的材料导电率较小，所以需要形成一层电导率较大的金属层。
根据本申请的另一方面，提供了一种半导体结构，采用任一种上述的半导体结构的制作上述方法制作而成。
上述半导体结构，采用任一种上述的半导体结构的制作上述方法制作而成。该方法通过先沉积包含第二金属层的叠层结构，形成多个第一凹槽，再在第一凹槽中形成第二隔离结构，而第二隔离结构相比第二金属层更加容易填充进凹槽中，因此不容易形成空洞，再在第二隔离结构以及叠层结构的表面形成第三金属层，第三金属层与第二金属层材料相同，从而第二金属层和第三金属层形成了完整的RDL层，进而避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的技术方案进行详细说明。
实施例
该实施例中的半导体结构的制作方法包括以下过程：
首先，如图5所示，提供基底10，上述基底10包括衬底101、第一金属层102以及第一隔离结构103，上述第一金属层102位于上述衬底101的表面上，多个间隔设置的上述第一隔离结构103贯穿在上述第一金属层102中，且与上述衬底101接触。形成方法具体包括：如图2所示，提供上述衬底101；在上述衬底101的裸露表面上形成上述第一金属层102；如图3所示，去除部分上述第一金属层102，形成多个第二凹槽104，使得部分上述衬底101裸露；如图3和图4所示，在多个上述第二凹槽104中以及各上述第二凹槽104两侧的上述第一金属层102的远离上述衬底101的表面上形成第三介质层105；如图3、图4和图5所示，去除部分上述第三介质层105，使得上述第一金属层102的远离上述衬底101的表面裸露，多个上述第二凹槽104中的上述第三介质层105形成多个上述第一隔离结构103。
之后，如图7所示，在上述基底10的裸露表面上形成间隔设置的多个叠层结构20，任意两个相邻的上述叠层结构20之间形成第一凹槽30，上述第一凹槽30使得上述第一隔离结构103以及上述第一隔离结构103两侧的部分上述第一金属层102的远离上述衬底101的表面裸露，一个上述叠层结构20包括依次层叠的第一阻挡层201、第二金属层202以及第二阻挡层203。具体过程包括：如图6所示，在上述基底10的裸露表面上形成依次层叠的第一预备阻挡层204、第二预备金属层205以及第二预备阻挡层206；如图6和图7所示，去除部分上述第一预备阻挡层204、部分上述第二预备金属层205以及部分上述第二预备阻挡层206，使得多个上述第一隔离结构103以及上述第一隔离结构103两侧的部分上述第一金属层102的远离上述衬底101的表面裸露，剩余的上述第一预备阻挡层204形成多个间隔设置的上述第一阻挡层201，剩余的上述第二预备金属层205形成多个间隔设置的上述第二金属层202，剩余的上述第二预备阻挡层206形成多个间隔设置的上述第二阻挡层203。
之后，如图7和图11所示，去除上述第二阻挡层203并在多个上述第一凹槽30中形成一一对应的多个第二隔离结构40。具体过程包括：如图8所示，在上述第一凹槽30的内壁以及上述第一凹槽30两侧的上述第二阻挡层203的远离上述衬底101的表面上形成第二介质层302。如图8和图10所示，在上述第二介质层302的裸露表面上形成第一介质层301；如图8、图10和图12所示，去除部分上述第一介质层301、部分上述第二介质层302以及上述第二阻挡层203，使得各上述第二金属层202的远离上述衬底101的表面裸露，多个上述第一凹槽30中的上述第一介质层301和上述第二介质层302形成多个上述第二隔离结构40。
最后，如图16所示，在多个上述第二隔离结构40以及上述第二金属层202的裸露表面上形成依次层叠的第三金属层50和第三阻挡层60，上述第三金属层50与上述第二金属层202的材料相同。
上述半导体结构的形成过程还包括：如图17所示，在上述第三阻挡层60的远离上述衬底101的表面上形成依次层叠的氧化层70以及第四介质层80；如图17和图18所示，去除部分上述第四介质层80、部分上述氧化层70以及部分上述第三阻挡层60，形成第三凹槽90，上述第三凹槽90使得部分上述第三金属层50裸露。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请的上述半导体结构的制作方法中，首先，提供基底，上述基底包括衬底、第一金属层以及第一隔离结构，上述第一金属层位于上述衬底的表面上，多个间隔设置的上述第一隔离结构贯穿在上述第一金属层中，且与上述衬底接触；之后，在上述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的上述叠层结构之间形成第一凹槽，上述第一凹槽使得上述第一隔离结构以及上述第一隔离结构两侧的部分上述第一金属层的远离上述衬底的表面裸露，一个上述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；之后，去除上述第二阻挡层并在多个上述第一凹槽中形成一一对应的多个第二隔离结构；最后，在多个上述第二隔离结构以及上述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，上述第三金属层与上述第二金属层的材料相同。该方法通过先沉积包含第二金属层的叠层结构，形成多个第一凹槽，再在第一凹槽中形成第二隔离结构，而第二隔离结构相比第二金属层更加容易填充进凹槽中，因此不容易形成空洞，再在第二隔离结构以及叠层结构的表面形成第三金属层，第三金属层与第二金属层材料相同，从而第二金属层和第三金属层形成了完整的RDL层，进而避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
2）、本申请的上述半导体结构，采用任一种上述的半导体结构的制作上述方法制作而成。该方法通过先沉积包含第二金属层的叠层结构，形成多个第一凹槽，再在第一凹槽中形成第二隔离结构，而第二隔离结构相比第二金属层更加容易填充进凹槽中，因此不容易形成空洞，再在第二隔离结构以及叠层结构的表面形成第三金属层，第三金属层与第二金属层材料相同，从而第二金属层和第三金属层形成了完整的RDL层，进而避免了现有技术中在形成RDL层填充金属时容易形成空洞而影响半导体结构性能的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括衬底、第一金属层以及第一隔离结构，所述第一金属层位于所述衬底的表面上，多个间隔设置的所述第一隔离结构贯穿在所述第一金属层中，且与所述衬底接触；
在所述基底的裸露表面上形成间隔设置的多个叠层结构，任意两个相邻的所述叠层结构之间形成第一凹槽，所述第一凹槽使得所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，一个所述叠层结构包括依次层叠的第一阻挡层、第二金属层以及第二阻挡层；
去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构；
在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层，所述第三金属层与所述第二金属层的材料相同。
2.根据权利要求1所述的方法，其特征在于，在所述基底的裸露表面上形成间隔设置的多个叠层结构，包括：
在所述基底的裸露表面上形成依次层叠的第一预备阻挡层、第二预备金属层以及第二预备阻挡层；
去除部分所述第一预备阻挡层、部分所述第二预备金属层以及部分所述第二预备阻挡层，使得多个所述第一隔离结构以及所述第一隔离结构两侧的部分所述第一金属层的远离所述衬底的表面裸露，剩余的所述第一预备阻挡层形成多个间隔设置的所述第一阻挡层，剩余的所述第二预备金属层形成多个间隔设置的所述第二金属层，剩余的所述第二预备阻挡层形成多个间隔设置的所述第二阻挡层。
3.根据权利要求1所述的方法，其特征在于，去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构，包括：
在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层；
去除部分所述第一介质层以及所述第二阻挡层，使得各所述第二金属层的远离所述衬底的表面裸露，多个所述第一凹槽中的所述第一介质层形成多个所述第二隔离结构。
4.根据权利要求3所述的方法，其特征在于，在多个所述第一凹槽中以及各所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第一介质层之前，所述方法还包括：
在所述第一凹槽的内壁以及所述第一凹槽两侧的所述第二阻挡层的远离所述衬底的表面上形成第二介质层。
5.根据权利要求4所述的方法，其特征在于，去除所述第二阻挡层并在多个所述第一凹槽中形成一一对应的多个第二隔离结构，包括：
在所述第二介质层的裸露表面上形成第一介质层；
去除部分所述第一介质层、部分所述第二介质层以及所述第二阻挡层，使得各所述第二金属层的远离所述衬底的表面裸露，多个所述第一凹槽中的所述第一介质层和所述第二介质层形成多个所述第二隔离结构。
6.根据权利要求1所述的方法，其特征在于，提供基底，包括：
提供所述衬底；
在所述衬底的裸露表面上形成所述第一金属层；
去除部分所述第一金属层，形成多个第二凹槽，使得部分所述衬底裸露；
在多个所述第二凹槽中形成一一对应的所述第一隔离结构。
7.根据权利要求6所述的方法，其特征在于，在多个所述第二凹槽中形成一一对应的所述第一隔离结构，包括：
在多个所述第二凹槽中以及各所述第二凹槽两侧的所述第一金属层的远离所述衬底的表面上形成第三介质层；
去除部分所述第三介质层，使得所述第一金属层的远离所述衬底的表面裸露，多个所述第二凹槽中的所述第三介质层形成多个所述第一隔离结构。
8.根据权利要求1所述的方法，其特征在于，在多个所述第二隔离结构以及所述第二金属层的裸露表面上形成依次层叠的第三金属层和第三阻挡层之后，所述方法还包括：
在所述第三阻挡层的远离所述衬底的表面上形成依次层叠的氧化层以及第四介质层；
去除部分所述第四介质层、部分所述氧化层以及部分所述第三阻挡层，形成第三凹槽，所述第三凹槽使得部分所述第三金属层裸露。
9.根据权利要求1所述的方法，其特征在于，所述第一金属层和所述第二金属层的材料均包括以下之一：铝、铝合金、铜以及铜合金。
10.根据权利要求1所述的方法，其特征在于，所述第一阻挡层和所述第二阻挡层的材料均包括以下之一：氮化钛和氮化钽。
11.一种半导体结构，其特征在于，采用权利要求1至10中任一项所述的半导体结构的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211403466.7A CN115458474B (zh) | 2022-11-10 | 2022-11-10 | 半导体结构的制作方法以及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211403466.7A CN115458474B (zh) | 2022-11-10 | 2022-11-10 | 半导体结构的制作方法以及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115458474A CN115458474A (zh) | 2022-12-09 |
| CN115458474B true CN115458474B (zh) | 2023-03-28 |
Family
ID=84295705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211403466.7A Active CN115458474B (zh) | 2022-11-10 | 2022-11-10 | 半导体结构的制作方法以及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115458474B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863252B (zh) * | 2023-01-29 | 2023-05-23 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303903A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20050212135A1 (en) * | 2004-03-26 | 2005-09-29 | Zhen-Cheng Wu | Interconnect structure with dielectric barrier and fabrication method thereof |
| CN105023917A (zh) * | 2014-04-30 | 2015-11-04 | 台湾积体电路制造股份有限公司 | 晶圆上芯片封装件及其形成方法 |
| US20190109093A1 (en) * | 2017-10-05 | 2019-04-11 | Texas Instruments Incorporated | Industrial chip scale package for microelectronic device |
| US20210202382A1 (en) * | 2019-12-27 | 2021-07-01 | Sandisk Technologies Llc | Bonding Pads Embedded in a Dielectric Diffusion Barrier and having Recessed Metallic Liners |
| CN113161313A (zh) * | 2021-02-26 | 2021-07-23 | 日月光半导体制造股份有限公司 | 半导体器件 |
| CN113808954A (zh) * | 2021-08-10 | 2021-12-17 | 珠海越亚半导体股份有限公司 | 混合嵌埋封装结构及其制作方法 |
-
2022
- 2022-11-10 CN CN202211403466.7A patent/CN115458474B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303903A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20050212135A1 (en) * | 2004-03-26 | 2005-09-29 | Zhen-Cheng Wu | Interconnect structure with dielectric barrier and fabrication method thereof |
| CN105023917A (zh) * | 2014-04-30 | 2015-11-04 | 台湾积体电路制造股份有限公司 | 晶圆上芯片封装件及其形成方法 |
| US20190109093A1 (en) * | 2017-10-05 | 2019-04-11 | Texas Instruments Incorporated | Industrial chip scale package for microelectronic device |
| US20210202382A1 (en) * | 2019-12-27 | 2021-07-01 | Sandisk Technologies Llc | Bonding Pads Embedded in a Dielectric Diffusion Barrier and having Recessed Metallic Liners |
| CN113161313A (zh) * | 2021-02-26 | 2021-07-23 | 日月光半导体制造股份有限公司 | 半导体器件 |
| CN113808954A (zh) * | 2021-08-10 | 2021-12-17 | 珠海越亚半导体股份有限公司 | 混合嵌埋封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115458474A (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| CN100431098C (zh) | 金属-绝缘体-金属电容器及互连结构 | |
| KR100424239B1 (ko) | 기판의 피처내의 캡슐화된 금속 구조물 및금속-절연체-금속 캐패시터와 그들의 제조방법 | |
| KR100773256B1 (ko) | 평행한 커패시터들에 대한 스택형 구조 및 제조 방법 | |
| WO2006016918A1 (en) | Bond pad structure for copper metallization having inceased reliability and method for fabricating same | |
| JP2003282573A (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
| CN101714539A (zh) | 用于tsv铜附着的z形结构 | |
| CN115458474B (zh) | 半导体结构的制作方法以及半导体结构 | |
| JP4309608B2 (ja) | 半導体装置及びその製造方法 | |
| US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
| US7553743B2 (en) | Wafer bonding method of system in package | |
| KR100650907B1 (ko) | 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 | |
| CN110739269A (zh) | 半导体器件及其形成方法 | |
| CN210015853U (zh) | 半导体互连结构 | |
| CN115312454B (zh) | 半导体结构及其形成方法 | |
| TWI705527B (zh) | 形成積體電路結構之方法、積體電路裝置、和積體電路結構 | |
| CN112885778B (zh) | 半导体结构及其制造方法 | |
| CN113823615B (zh) | 电容式隔离芯片 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN103681608A (zh) | 铝互连装置 | |
| CN111769072A (zh) | 半导体互连结构及其制造方法 | |
| KR100588664B1 (ko) | 반도체 소자의 구리확산 방지막 형성방법 | |
| JP2013172103A (ja) | 配線の形成方法 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |