CN115863252B - 一种半导体结构的制备方法 - Google Patents

Abstract

本发明提供一种半导体结构的制备方法，包括：在芯片主体的表面沉积第一材料层；对所述第一材料层进行刻蚀处理，以形成多个第一类沟槽；在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽；在所述第一材料层的表面沉积至少一层第二材料层；对所述第二材料层进行刻蚀处理，以形成多个第二类沟槽；对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构，其中，所述第一类沟槽与至少一个所述第二类沟槽相对应。通过本发明公开的一种半导体结构的制备方法，能够适应性的调节沟槽的深度，以改善电路器件的光电串扰问题。

Description

一种半导体结构的制备方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构的制备方法。

背景技术

随着半导体工艺尺寸的缩小，半导体芯片上的电路器件越来越密集。为了防止电路器件相互干扰，需要在电路器件之间制备沟槽结构，以实现电路器件逻辑区的电信号隔离或像素区的光信号隔离。现有的沟槽结构都是通过一次蚀刻完成的，这样可能会造成沟槽深度不够的情况，导致沟槽不能完全使电路器件避免光电串扰问题，进而影响电路器件性能和寿命。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法，能够适应性的调节沟槽的深度，以改善电路器件的光电串扰问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，包括：

通过化学气相沉积装置在芯片主体的表面沉积第一材料层；

通过刻蚀机对所述第一材料层进行刻蚀处理，以形成多个第一类沟槽；

通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽；

通过所述化学气相沉积装置在所述第一材料层的表面沉积至少一层第二材料层；

通过所述刻蚀机对所述第二材料层进行刻蚀处理，以形成多个第二类沟槽；

通过所述刻蚀机对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构，其中，所述第一类沟槽与至少一个所述第二类沟槽相对应且相连通。

在本发明一实施例中，在所述通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽的步骤后，还包括步骤：通过所述刻蚀机对所述牺牲填充材料进行刻蚀处理，以清除除所述第一类沟槽内部以外的所述牺牲填充材料。

在本发明一实施例中，所述通过所述刻蚀机对所述牺牲填充材料进行刻蚀处理，以清除除所述第一类沟槽内部以外的所述牺牲填充材料的步骤包括：

将芯片本体放置在所述刻蚀机的反应室内；

向所述刻蚀机的反应室内通入第二反应气体，并调节反应条件，直至所述反应条件达到第二预设条件为止，其中，所述第二反应气体为氧气；

当反应时间达到第二预设时间后，开启所述刻蚀机的反应室，并取出所述芯片本体。

在本发明一实施例中，所述通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽的步骤包括：

将芯片本体放入至所述化学气相沉积装置的反应室中，并使所述芯片本体达到预设的高度；

向所述化学气相沉积装置的反应室内通入第一反应气体，并调节反应条件，直至所述反应条件达到第一预设条件为止，其中，所述第一反应气体包括碳源气体与稀释气体；

当反应时间达到第一预设时间后，开启所述化学气相沉积装置的反应室，并取出所述芯片本体。

在本发明一实施例中，所述第一预设条件表示为：所述化学气相沉积装置的反应室内气压在4Torr~6Torr的范围内，气体流量在500sccm~700sccm的范围内，电磁频率输出在1000W~1500W的范围内，所述牺牲填充材料的生长速度在80Å/S~85Å/S的范围内。

在本发明一实施例中，在所述通过所述刻蚀机对所述第二材料层进行刻蚀处理，以形成多个第二类沟槽的步骤后，还包括步骤：

判断所述第二类沟槽的深度是否达到预设阈值；

若未达到预设阈值，则重复通过所述化学气相沉积装置在所述第一材料层的表面沉积所述第二材料层，并通过所述刻蚀机对所述第二材料层进行刻蚀处理，形成所述第二类沟槽，直至位于同一位置的多个所述第二类沟槽的深度达到所述预设阈值时为止；

若达到所述预设阈值，通过所述刻蚀机对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构。

如上所述，本发明提供一种半导体结构的制备方法，采用多步蚀刻的方法，能够获得符合预设条件的沟槽，沟槽的深度可以根据实际需求进行调节，且制备的沟槽能够有效改善电路器件的光电串扰问题，进而提升电路器件性能和寿命。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1显示为本发明的一种半导体结构在制备时的示意图；

图2显示为本发明的半导体结构的制备过程的示意图；

图3显示为本发明的半导体结构的一种制备过程的示意图；

图4显示为本发明的半导体结构的另一种制备过程的示意图；

图5显示为一种半导体结构的制备方法的流程图；

图6显示为图5中步骤S40的流程图；

图7显示为图5中步骤S50的流程图；

图8显示为图5中步骤S80的流程图。

元件标号说明：

10、化学气相沉积装置；20、刻蚀机；30、第一材料层；40、牺牲填充材料；50、第二材料层；60、第一类沟槽；70、第二类沟槽；80、场效应晶体管；90、多晶硅栅极；100、光电二极管。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，半导体芯片是在半导体片材上进行浸蚀、布线、制成的能实现某种功能的半导体器件。半导体芯片上会集成数量较多的电路器件，可以通过电路器件之间的配合进而实现需要的功能。半导体芯片上的电路器件之间需要设置沟槽，本发明提供的一种半导体结构，其上可设有沟槽，进而可以解决半导体芯片上的电路器件的光电串扰问题。半导体结构可以包括芯片主体、第一材料层30、牺牲填充材料40、第二材料层50、第一类沟槽60以及第二类沟槽70。其中，可以先在芯片主体的表面沉积第一材料层30，并在第一材料层30上形成多个第一类沟槽60，之后可以在第一材料层30上沉积牺牲填充材料40，以使牺牲填充材料40完全覆盖第一材料层30的表面，同时，第一类沟槽60内也填充满牺牲填充材料40。之后可以去除除第一类沟槽60内部以外的牺牲填充材料40，并在第一材料层30上沉积第二材料层50，第二材料层50上可形成多个第二类沟槽70，每个第一类沟槽60都与相应的第二类沟槽70相对应。第二材料层50的数量可以为至少一层，进而每个第一类沟槽60可与至少一个第二类沟槽70相对应，进而第一类沟槽60与相应的第二类沟槽70形成的沟槽的深度能够进行调节，以满足不同的需求。当第二类沟槽70形成后，可以通过刻蚀处理清除第一类沟槽60内的牺牲填充材料40，此时可以形成带有沟槽的半导体结构。

请参阅图2所示，在本发明的一个实施例中，半导体结构可以通过化学气相沉积装置10与刻蚀机20进行制备。其中，化学气相沉积装置10可以采用化学气相沉积法对芯片主体的表面沉积材料。化学气相沉积法是一种利用含有薄膜元素的一种或几种气相化合物或单质，在芯片主体表面进行化学反应生成薄膜的方法。化学气相沉积法可以先形成挥发性物质，之后将挥发性物质转移至芯片主体表面的沉积区域，在沉积区域产生化学反应并产生固态物质。刻蚀机20可用于对芯片主体表面的沉积材料进行刻蚀，进而形成沟槽。

请参阅图2所示，在本发明的一个实施例中，化学气相沉积装置10可以通过化学气相沉积法在芯片主体的表面沉积第一材料层30，具体的，可以先形成挥发性物质，之后将挥发性物质转移至芯片主体表面的沉积区域，在沉积区域产生化学反应并产生固态物质，此时可在芯片主体的表面沉积第一材料层30。第一材料层30的材质可不加限制，可以为氧化层、也可以为金属层、还可以为玻璃层等。

请参阅图2所示，在本发明的一个实施例中，化学气相沉积装置10还可以通过射频等离子体增强化学气相沉积法向第一材料层30的表面镀膜。在镀膜过程中，可将芯片主体放置在化学气相沉积装置10反应室的载物台上，并调节载物台的高度，以使芯片主体达到合适的高度。之后可向化学气相沉积装置的反应室内通入第一反应气体进行结晶反应，第一反应气体可以包括碳源气体与稀释气体，碳源气体可以在第一材料层30的表面进行结晶，进而形成非晶碳膜，碳源气体可以为C3H6丙烯，稀释气体可以为氩气Ar。非晶碳膜具有耐高温、高压、一定电压下性能状态稳定的性能，进而在第一材料层30的表面形成非晶碳膜后，依然能够进炉管、物理气相沉积（Physical Vapor Deposition，PVD）、化学气相沉积（Chemical Vapor Deposition,CVD）里面生成下一层膜。通过调节化学气相沉积装置10反应室的反应条件，以使反应条件达到第一预设条件为止，进而可使镀膜工艺顺利完成。第一预设条件可以表示为反应室内气压在4Tor~6Torr的范围内，气体流量在500sccm~700sccm的范围内，电磁频率输出在1000W~1500W的范围内，牺牲填充材料40的生长速度在80Å/S~85Å/S的范围内。当反应时间达到第一预设时间后，开启化学气相沉积装置的反应室，并取出芯片主体，此时芯片主体的表面沉积牺牲填充材料40，且牺牲填充材料40填充满第一类沟槽60。

请参阅图2所示，在本发明的一个实施例中，化学气相沉积装置10还可以在第一材料层30的表面沉积第二材料层50。具体的，当第一材料层30表面的牺牲填充材料40被蚀刻后，可将芯片主体放入到化学气相沉积装置10的反应室内，通过化学气相沉积法在第一材料层30的表面沉积第二材料层50。第二材料层50可覆盖在第一材料层30的表面，并且将第一类沟槽60内的牺牲填充材料40包裹住。第二材料层50的材质可不加限制，可以为氧化层、也可以为金属层、还可以为玻璃层等。第二材料层50与第一材料层30的材质可以相同，也可以不同。

请参阅图2所示，在本发明的一个实施例中，刻蚀机20可以采用传统的刻蚀方法，对芯片主体表面沉积的第一材料层30进行光刻，并在光刻后采用电浆蚀刻的方法制备得到多个第一类沟槽60。第一类沟槽60的截面形状可不加限制，可以为U形，也可以为长方体形，第一类沟槽60的具体形状可根据实际需求进行设定。

请参阅图2所示，在本发明的一个实施例中，刻蚀机20还可以对第一材料层30的表面进行蚀刻处理，以去除第一材料层30表面的牺牲填充材料40。具体的，可向刻蚀机20的反应室内通入第二反应气体，第二反应气体可以为氧气O₂。通过调节刻蚀机20反应室的反应条件，以使反应条件达到第二预设条件为止，进而可使蚀刻工艺顺利完成。其中，由于牺牲填充材料40的材质为非晶碳膜，非晶碳膜中的碳可以与氧气在一定条件下发生反应。非晶碳膜作为牺牲层，不仅能耐高压、高温、高电压，而且去除时较为简单，同时生成物二氧化碳不会对芯片本体产生损伤。第二预设条件可以表示为反应室内气压在225Torr~600Torr的范围内，气体流量在420sccm~600sccm的范围内，电磁频率输出在500W~700W的范围内，反应温度在20℃~30℃的范围内。当反应时间达到第二预设时间后，开启刻蚀机的反应室，并取出芯片主体，此时除第一类沟槽60内部以外的牺牲填充材料40都被清除。

请参阅图2所示，在本发明的一个实施例中，刻蚀机20还可以对第二材料层50进行刻蚀处理，以形成多个第二类沟槽70。具体的，当在第一材料层30的表面沉积第二材料层50后，可将芯片主体取出，并放入到刻蚀机20的反应室内进行刻蚀处理。刻蚀机20的刻蚀过程采用传统的刻蚀方法，进而得到多个第二类沟槽70。第二类沟槽70的截面形状可不加限制，可以为U形，也可以为长方体形，第二类沟槽70的具体形状可根据实际需求进行设定。其中，第二类沟槽70与第一类沟槽60相对应，每一个第一类沟槽60上都与相应的第二类沟槽70连通。第一类沟槽60与第二类沟槽70的截面形状可以相同，也可以不相同。

请参阅图2所示，在本发明的一个实施例中，化学气相沉积装置10可以重复在芯片主体的表面沉积第二材料层50，刻蚀机20可以重复对第二材料层50进行蚀刻处理，形成多个第二类沟槽70，直至位于同一位置的多个第二类沟槽70的深度达到预设阈值时为止。第一类沟槽60可与至少一个第二类沟槽70相对应，第一类沟槽60与相应的第二类沟槽70形成的沟槽的深度大于0.5um，沟槽的深度与宽度的比值大于40。

请参阅图3所示，在本发明的一个实施例中，可以在场效应晶体管80（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）的多晶硅栅极90（poly gate）上形成沟槽。在沟槽的形成过程中，可以通过化学气相沉积装置10先在场效应晶体管80的表面沉积第一材料层30，可通过第一材料层30对多晶硅栅极90进行覆盖。之后可以通过刻蚀机20先在第一材料层30上进行刻蚀处理，进而形成多个第一类沟槽60。在形成第一类沟槽60后，可以再次通过化学气相沉积装置10在第一材料层30的表面沉积至少一层第二材料层40，之后通过刻蚀机对第二材料层40进行刻蚀处理，以形成多个第二类沟槽70。经过一次蚀刻后，由于第二类沟槽70与第一类沟槽60的深度可能达不到需求，进而可能会需要多次进行蚀刻处理，即第一类沟槽60上可能会制备多个第二类沟槽70。需要判断第二类沟槽70的深度是否达到预设阈值。若第二类沟槽70的深度未达到预设阈值，则重复通过化学气相沉积装置10在芯片主体的表面沉积第二材料层50，并通过刻蚀机20对第二材料层50进行刻蚀处理，形成多个第二类沟槽70，直至位于同一位置的多个第二类沟槽70的深度达到预设阈值时为止，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。若第二类沟槽70的深度达到预设阈值，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。可以向刻蚀机20的反应室内通入第二反应气体，并通过调整反应时间，直至第一类沟槽60内的牺牲填充材料40被完全清除为止。其中，第一类沟槽60与至少一个第二类沟槽70相连通，第一类沟槽60与相对应的第二类沟槽70形成的沟槽的深度大于0.5um，沟槽的深度与宽度的比值大于40。

请参阅图4所示，在本发明的一个实施例中，可以在光电二极管100上形成沟槽。在沟槽的形成过程中，可以通过化学气相沉积装置10先在光电二极管上100的表面沉积第一材料层30，以使第一材料层30对光电二极管100进行覆盖。之后可以通过刻蚀机20先在第一材料层30上进行刻蚀处理，进而形成多个第一类沟槽60。在形成第一类沟槽60后，可以再次通过化学气相沉积装置10在第一材料层30的表面沉积至少一层第二材料层40，之后通过刻蚀机对第二材料层40进行刻蚀处理，以形成多个第二类沟槽70。经过一次蚀刻后，由于第二类沟槽70与第一类沟槽60的深度可能达不到需求，进而可能会需要多次进行蚀刻处理，即第一类沟槽60上可能会制备多个第二类沟槽70。需要判断第二类沟槽70的深度是否达到预设阈值。若第二类沟槽70的深度未达到预设阈值，则重复通过化学气相沉积装置10在芯片主体的表面沉积第二材料层50，并通过刻蚀机20对第二材料层50进行刻蚀处理，形成多个第二类沟槽70，直至位于同一位置的多个第二类沟槽70的深度达到预设阈值时为止，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。若第二类沟槽70的深度达到预设阈值，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。可以向刻蚀机20的反应室内通入第二反应气体，并通过调整反应时间，直至第一类沟槽60内的牺牲填充材料40被完全清除为止。其中，第一类沟槽60与至少一个第二类沟槽70相连通，第一类沟槽60与相对应的第二类沟槽70形成的沟槽的深度大于0.5um，沟槽的深度与宽度的比值大于40。

可见，在上述方案中，采用多步蚀刻的方法，能够获得符合预设条件的半导体结构，半导体结构上的沟槽的深度可以根据实际需求进行调节，能够有效改善电路器件的光电串扰问题，进而提升电路器件性能和寿命。

请参阅图5所示，本发明还提供了一种半导体结构的制备方法，制备方法可以对半导体结构进行制备，制备方法可包括如下步骤：

步骤S10、获取芯片主体；

步骤S20、通过化学气相沉积装置在芯片主体的表面沉积第一材料层；

步骤S30、通过刻蚀机对第一材料层进行刻蚀处理，以形成多个第一类沟槽；

步骤S40、通过化学气相沉积装置在第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满第一类沟槽；

步骤S50、通过刻蚀机对芯片主体表面的牺牲填充材料进行刻蚀处理，以清除除第一类沟槽内部以外的牺牲填充材料；

步骤S60、通过化学气相沉积装置在第一材料层的表面沉积至少一层第二材料层；

步骤S70、通过刻蚀机对第二材料层进行刻蚀处理，以形成多个第二类沟槽；

步骤S80、通过刻蚀机对第一类沟槽内的牺牲填充材料进行蚀刻处理，清除第一类沟槽内的牺牲填充材料，其中，第一类沟槽与至少一个第二类沟槽相对应。

在本发明的一个实施例中，当执行步骤S10与步骤S20时，具体的，当需要制备半导体结构时，可以将芯片主体放入化学气相沉积装置10的反应室中，通过化学气相沉积法在芯片主体的表面沉积第一材料层30。具体的，可以先形成挥发性物质，之后将挥发性物质转移至芯片主体表面的沉积区域，在沉积区域产生化学反应并产生固态物质，此时可在芯片主体的表面沉积第一材料层30。第一材料层30的材质可不加限制，可以为氧化层、也可以为金属层、还可以为玻璃层等。

在本发明的一个实施例中，当执行步骤S30时，具体的，当在芯片主体的表面沉积第一材料层30后，可将芯片主体取出，并放入到刻蚀机20的反应室内进行刻蚀处理。刻蚀机20的刻蚀过程采用传统的刻蚀方法，具体地，对芯片主体表面沉积的第一材料层30进行光刻，并在光刻后采用电浆蚀刻的方法制备得到多个第一类沟槽60。第一类沟槽60的截面形状可不加限制，可以为U形，也可以为长方体形，第一类沟槽60的具体形状可根据实际需求进行设定。

请参阅图6所示，在本发明的一个实施例中，当执行步骤S40时，即通过化学气相沉积装置在第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满第一类沟槽。具体的，步骤S40可包括如下步骤：

步骤S41、将芯片主体放入至化学气相沉积装置的反应室中，并使芯片主体达到预设的高度；

步骤S42、向化学气相沉积装置的反应室内通入第一反应气体，并调节反应条件，直至反应条件达到第一预设条件为止，其中，第一反应气体包括碳源气体与稀释气体，第一预设条件可以表示为：反应室内气压在4Torr~6Torr的范围内，气体流量在500sccm~700sccm的范围内，电磁频率输出在1000W~1500W的范围内，牺牲填充材料的生长速度在80Å/S~85Å/S的范围内；

步骤S43、当反应时间达到第一预设时间后，开启化学气相沉积装置的反应室，并取出芯片主体，此时第一材料层的表面沉积牺牲填充材料，且牺牲填充材料填充满第一类沟槽。

在本发明的一个实施例中，当执行步骤S41与步骤S42时，当需要在芯片主体的表面进行镀膜时，可将芯片主体放入到化学气相沉积装置10的反应室，从而通过射频等离子体增强化学气相沉积法向芯片主体的表面镀膜。在镀膜过程中，可将芯片主体放置在化学气相沉积装置10反应室的载物台上，并调节载物台的高度，以使芯片主体达到合适的高度。之后可向化学气相沉积装置的反应室内通入第一反应气体进行结晶反应，第一反应气体可以包括碳源气体与稀释气体，碳源气体可以在第一材料层30的表面进行结晶，以形成非晶碳膜，碳源气体可以为C₃H₆丙烯，稀释气体可以为氩气Ar。非晶碳膜具有耐高温、高压、一定电压下性能状态稳定的性能，进而在第一材料层30的表面形成非晶碳膜后，依然能够进炉管、物理气相沉积（Physical Vapor Deposition，PVD）、化学气相沉积（Chemical VaporDeposition,CVD）里面生成下一层膜。通过调节化学气相沉积装置10反应室的反应条件，以使反应条件达到第一预设条件为止，进而可使镀膜工艺顺利完成。第一预设条件可以表示为反应室内气压在4Torr~6Torr的范围内，气体流量在500sccm~700sccm的范围内，电磁频率输出在1000W~1500W的范围内，牺牲填充材料40的生长速度在80Å/S~85Å/S的范围内。其中，反应室内气压可以为4Torr，也可以为5Torr，还可以为6Torr，反应室内气压的大小可根据实际需求进行设定。反应室内气体流量可以为500sccm，也可以为600sccm，还可以为700sccm，反应室内气体流量的大小可根据实际需求进行设定。反应室内电磁频率输出（Radio Frequency power，RF power）可以为1000W，也可以为1250W，还可以为1500W，反应室内电磁频率输出的大小可根据实际需求进行设定。反应室内牺牲填充材料40的生长速度可以为80Å/S，也可以为83Å/S，还可以为85Å/S，反应室内牺牲填充材料40的生长速度可根据实际需求进行设定。

在本发明的一个实施例中，当执行步骤S43时，即当反应时间达到第一预设时间后，将化学气相沉积装置的反应室内的气体抽出，并取出芯片主体，此时第一材料层30的表面沉积牺牲填充材料40，且牺牲填充材料40填充满第一类沟槽60。在芯片主体的表面镀膜过程中，可根据芯片主体的大小，适应的调节反应时间，当反应时间达到第一预设时间时，可以表示芯片主体镀膜完成。此时可以停止向反应室内鼓入第一反应气体，同时关闭反应室内的电磁频率输出，并通过气泵将化学气相沉积装置的反应室内的气体抽出。此时第一材料层30的表面沉积牺牲填充材料40，且牺牲填充材料40填充满第一类沟槽60。第一预设时间的大小可根据实际需求进行设定，第一预设时间的大小可以与芯片主体的表面积呈正相关。

请参阅图7所示，在本发明的一个实施例中，当执行步骤S50时，即通过刻蚀机对芯片主体表面的牺牲填充材料进行刻蚀处理，以清除除第一类沟槽内部以外的牺牲填充材料。具体的，步骤S50可包括如下步骤：

步骤S51、将芯片主体放置在刻蚀机的反应室内；

步骤S52、向刻蚀机的反应室内通入第二反应气体，并调节反应条件，直至反应条件达到第二预设条件为止，其中，第二反应气体为氧气，第二预设条件可以表示为：反应室内气压在225Torr~600Torr的范围内，气体流量在420sccm~600sccm的范围内，电磁频率输出在500W~700W的范围内，反应温度在20℃~30℃的范围内；

步骤S53、当反应时间达到第二预设时间后，开启刻蚀机的反应室，并取出芯片主体，此时芯片主体表面的牺牲填充材料被清除完成，且牺牲填充材料填充满第一类沟槽。

在本发明的一个实施例中，当执行步骤S51与步骤S52时，当需要对芯片主体表面的牺牲填充材料40进行刻蚀处理，以清除芯片主体表面的牺牲填充材料40，同时保留第一类沟槽60内的牺牲填充材料40时，可将芯片主体放入到刻蚀机20的反应室内，从而通过刻蚀机20对芯片主体的表面进行蚀刻处理，以去除芯片主体表面的牺牲填充材料40。具体的，可向刻蚀机20的反应室内通入第二反应气体，第二反应气体可以为氧气O₂。通过调节刻蚀机20反应室的反应条件，以使反应条件达到第二预设条件为止，进而可使蚀刻工艺顺利完成。由于牺牲填充材料40的材质为非晶碳膜，非晶碳膜中的碳可以与氧气在一定条件下发生反应，从而非晶碳膜作为牺牲层，不仅能耐高压、高温、高电压，而且去除时较为简单，同时生成物二氧化碳不会对芯片本体产生损伤。第二预设条件可以表示为反应室内气压在225Torr~600Torr的范围内，气体流量在420sccm~600sccm的范围内，电磁频率输出在500W~700W的范围内，反应温度在20℃~30℃的范围内。其中，反应室内气压可以为225Torr，也可以为400Torr，还可以为600Torr，反应室内气压的大小可根据实际需求进行设定。反应室内气体流量可以为420sccm，也可以为500sccm，还可以为600sccm，反应室内气体流量的大小可根据实际需求进行设定。反应室内电磁频率输出（Radio Frequency power，RF power）可以为500W，也可以为600W，还可以为700W，反应室内电磁频率输出的大小可根据实际需求进行设定。反应室内反应温度可以为20℃，也可以为25℃，还可以为30℃，反应室内反应温度的大小可根据实际需求进行设定。

在本发明的一个实施例中，当执行步骤S53时，即当反应时间达到第二预设时间后，开启刻蚀机的反应室，并取出芯片主体，此时牺牲填充材料30表面的牺牲填充材料40被清除完成，且牺牲填充材料40填充满第一类沟槽60。具体的，在芯片主体的表面蚀刻过程中，可根据芯片主体的大小，适应的调节反应时间，当反应时间达到第二预设时间时，可以表示芯片主体蚀刻完成。此时可以停止向反应室内鼓入第二反应气体，同时关闭反应室内的电磁频率输出，并通过气泵将反应室内的气体抽出。第二预设时间的大小可根据实际需求进行设定，第二预设时间的大小可以与芯片主体的表面积呈正相关。

在本发明的一个实施例中，当执行步骤S60时，即通过化学气相沉积装置在芯片主体的表面沉积至少一层第二材料层50。具体的，当芯片主体表面的牺牲填充材料40被蚀刻后，可将芯片主体放入到化学气相沉积装置10的反应室内，通过化学气相沉积法在芯片主体的表面沉积至少一层第二材料层50。第一材料层30可覆盖在芯片主体的表面，并且将第一类沟槽60内的牺牲填充材料40包裹住。第二材料层50的材质可不加限制，可以为氧化层、也可以为金属层、还可以为玻璃层等。第二材料层50与第一材料层30的材质可以相同，也可以不同。

在本发明的一个实施例中，当执行步骤S70时，具体的，当在芯片主体的表面沉积第二材料层50后，可将芯片主体取出，并放入到刻蚀机20的反应室内进行刻蚀处理。刻蚀机20的刻蚀过程采用传统的刻蚀方法，进而得到多个第二类沟槽70。第二类沟槽70的截面形状可不加限制，可以为U形，也可以为长方体形，第二类沟槽70的具体形状可根据实际需求进行设定。其中，第二类沟槽70与第一类沟槽60相对应，每一个第一类沟槽60上都与相应的第二类沟槽70连通。第一类沟槽60与第二类沟槽70的截面形状可以相同，也可以不相同。

请参阅图8所示，在本发明的一个实施例中，当执行步骤S80时，即通过刻蚀机对第一类沟槽内的牺牲填充材料进行蚀刻处理，清除第一类沟槽内的牺牲填充材料。具体的，步骤S80可包括如下步骤：

步骤S81、判断第二类沟槽的深度是否达到预设阈值；

步骤S82、若未达到预设阈值，则重复通过化学气相沉积装置在芯片主体的表面沉积第二材料层，并通过刻蚀机对第二材料层进行刻蚀处理，形成多个第二类沟槽，直至位于同一位置的多个第二类沟槽的深度达到预设阈值时为止；

步骤S83、若达到预设阈值，通过刻蚀机对第一类沟槽内的牺牲填充材料进行蚀刻处理，以以清除第一类沟槽内的牺牲填充材料，其中，第一类沟槽与至少一个第二类沟槽相对应。

在本发明的一个实施例中，当执行步骤S81、步骤S82及步骤S83时，经过蚀刻后，由于第二类沟槽70与第一类沟槽60的深度可能达不到需求，进而可能会需要多次进行蚀刻处理，即第一类沟槽60上可能会制备多个第二类沟槽70。需要判断第二类沟槽70的深度是否达到预设阈值。若第二类沟槽70的深度未达到预设阈值，则重复通过化学气相沉积装置10在芯片主体的表面沉积第二材料层50，并通过刻蚀机20对第二材料层50进行刻蚀处理，形成多个第二类沟槽70，直至位于同一位置的多个第二类沟槽70的深度达到预设阈值时为止，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。若第二类沟槽70的深度达到预设阈值，此时可认为第一类沟槽60与第二类沟槽70的深度达到要求，之后可以通过刻蚀机20对第一类沟槽60内的牺牲填充材料40进行蚀刻处理。可以向刻蚀机20的反应室内通入第二反应气体，并通过调整反应时间，直至第一类沟槽60内的牺牲填充材料40被完全清除为止。其中，第一类沟槽60与至少一个第二类沟槽70相连通，第一类沟槽60与相对应的第二类沟槽70形成的沟槽的深度大于0.5um，沟槽的深度与宽度的比值大于40。

在本说明书的描述中，参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种半导体结构的制备方法，其特征在于，包括：

通过化学气相沉积装置在芯片主体的表面沉积第一材料层；

通过刻蚀机对所述第一材料层进行刻蚀处理，以形成多个第一类沟槽；

通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽；

通过所述化学气相沉积装置在所述第一材料层的表面沉积至少一层第二材料层；

通过所述刻蚀机对所述第二材料层进行刻蚀处理，以形成多个第二类沟槽；

通过所述刻蚀机对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构，其中，所述第一类沟槽与至少一个所述第二类沟槽相对应且相连通。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽的步骤后，还包括步骤：通过所述刻蚀机对所述牺牲填充材料进行刻蚀处理，以清除除所述第一类沟槽内部以外的所述牺牲填充材料。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述通过所述刻蚀机对所述牺牲填充材料进行刻蚀处理，以清除除所述第一类沟槽内部以外的所述牺牲填充材料的步骤包括：

将芯片本体放置在所述刻蚀机的反应室内；

向所述刻蚀机的反应室内通入第二反应气体，并调节反应条件，直至所述反应条件达到第二预设条件为止，其中，所述第二反应气体为氧气；

当反应时间达到第二预设时间后，开启所述刻蚀机的反应室，并取出所述芯片本体。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通过所述化学气相沉积装置在所述第一材料层的表面沉积牺牲填充材料，以使牺牲填充材料填充满所述第一类沟槽的步骤包括：

将芯片本体放入至所述化学气相沉积装置的反应室中，并使所述芯片本体达到预设的高度；

向所述化学气相沉积装置的反应室内通入第一反应气体，并调节反应条件，直至所述反应条件达到第一预设条件为止，其中，所述第一反应气体包括碳源气体与稀释气体；

当反应时间达到第一预设时间后，开启所述化学气相沉积装置的反应室，并取出所述芯片本体。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第一预设条件表示为：所述化学气相沉积装置的反应室内气压在4Torr~6Torr的范围内，气体流量在500sccm~700sccm的范围内，电磁频率输出在1000W~1500W的范围内，所述牺牲填充材料的生长速度在80Å/S~85Å/S的范围内。

6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通过所述刻蚀机对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构的步骤包括：

判断所述第二类沟槽的深度是否达到预设阈值；

若未达到所述预设阈值，则重复通过所述化学气相沉积装置在所述第一材料层的表面沉积所述第二材料层，并通过所述刻蚀机对所述第二材料层进行刻蚀处理，形成所述第二类沟槽，直至位于同一位置的多个所述第二类沟槽的深度达到所述预设阈值时为止；

若达到所述预设阈值，通过所述刻蚀机对所述第一类沟槽内的所述牺牲填充材料进行蚀刻处理，以清除所述第一类沟槽内的所述牺牲填充材料，进而形成半导体结构。

Images