CN1154576A - 在集成电路上形成导电路径的导体和方法 - Google Patents
在集成电路上形成导电路径的导体和方法 Download PDFInfo
- Publication number
- CN1154576A CN1154576A CN 96122832 CN96122832A CN1154576A CN 1154576 A CN1154576 A CN 1154576A CN 96122832 CN96122832 CN 96122832 CN 96122832 A CN96122832 A CN 96122832A CN 1154576 A CN1154576 A CN 1154576A
- Authority
- CN
- China
- Prior art keywords
- conductor
- medium
- diffusion barrier
- carrier
- conducting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
用于修复或添加在电路上的导体包括一个导电元件和在导电元件表面附近的至少扩散势垒和接合媒质之一。扩散势垒阻止制成导电元件的材料扩散进入接合接头中,接合接头用于将导体连接到电路上。接合媒质增强了导电元件与电路之间的接合。
Description
本发明涉及用于在衬底表面形成导电路径的导体和形成该导电路径的方法。更具体地,本发明涉及一种含有导电元件的导体,该导体上在导电元件表面附近至少有一个扩散势垒或连接媒质。
对于高集成度电路的精细线条,如薄膜导线,修复其中的开路缺陷通常要用导电材料闭合或桥接该开路缺陷。两个常规的修复技术是激光化学气相淀积(LCVD)和电线接合。LCVD包括在开路缺陷淀积导电材料来桥接线条中的开路缺陷。LCVD的主要缺点在于控制淀积的导电材料的尺寸(尤其是高度)很困难,导电材料的粘附性较差,并且对淀积的控制也不能很充分以至于在不想淀积的区域也淀积了导电材料。
在电线接合技术中,如转让给Chalco等的美国专利No.5,079,070中所述和附图图1,2A,2B,3A和3B中的现有技术所示,在电源和支持层20上使用了接合接头10,在支持层20中有一个或多个修复线条15被腐蚀开。接合接头10终止于一个基本上是平的前表面14。在接合接头10中限定了一个腔12,它穿过接头10的末端和前表面14形成圆柱形开口17。
支持层20通过在支撑材料上覆盖一金属化层或层压金属层形成。金属层和支撑材料通过光学处理和刻蚀工艺布线以形成修复线15。然后将金属层选择刻蚀以形成一个窗口25,通过该窗口25限定将要作修复的修复线15。
修复过程包括将一个修复线15放置在电路线40的一个开路缺陷35上。根据一般转让给Chalco的美国专利No.4,970,365,(这里引入作为参考),通过超声振动或激光将能量施加给接合接头10以将修复线15接合到电路线40上。接合以后,使用“剥离操作”(peeling action)将支持层20抬起以分离所接合的修复线15。不幸的是,从支持层20分离修复线15所需的力可能对修复线15造成损伤,进而对修复后的电路线40造成损伤,或使修复线15和电路线40之间的接合削弱或者断裂。这对于当今技术的高集成度电路中极端脆弱和精细的线条尤其容易发生。
而且,业已发现当修复线的尺寸很小时,制作支持层非常困难。例如,当修复线的高度在1~10微米数量级时,这在当前技术中是常用的,制作修复线非常困难。修复线的高度过高时,会使它在被修复的电路线的平面上形成不希望有的突起。
在授予Chalco等的美国专利No.5,310,967,该专利也转让给本受让人,美国专利No.4,970,365中的缺点被解决了。它提出在集成电路上施加一个导电条。导电条悬置于一个载体上。并使用接合接头传送能量以将导电条与欲修复的电路连接起来。
在美国专利No.5,310,967中揭示的导电条和工艺还有待于改进。通过导电材料向接合接头的扩散,接合接头的寿命被缩短了。而且,依赖于电路线条和导电材料的组分,接合可能被减弱。例如,与铜的电路线条相比,金的导电材料与镍的电路线条的接合相对弱一些。
希望获得这样一种导体,它能阻止导电材料向接合接头扩散或者能增强导电材料与衬底的接合,并且它不表现出上述缺点。
本发明提供了一种修复线,它具有一个导电元件和在导电元件表面附近的至少一个扩散势垒或接合媒质。当扩散势垒出现时,从形成导电元件的材料向接合接头的扩散被禁止。当接合媒质存在时,导电元件和衬底表面的粘附性增强了。
在衬底表面上形成导电路径的方法包括提供一个具有至少一个扩散势垒或接合媒质的导体的步骤,和用导电元件形成导电路径的步骤。
从附图,较佳实施例的详细描述和随后的权利要求书中,本发明的许多其它优点和特征将变得很明显。
图1表示现有技术中的支持层;
图2A-B表示现有技术的接合;
图3A-B表示现有技术的接合接头;
图4表示含有导电元件的本发明的导体;
图5表示导电元件沿图4中5-5线的局部剖视图;
图6表示导电元件沿图5中6-6线的末端的剖视图;
图7-9表示导电元件的另一个实施例的端部的剖视图;
图10A-F表示根据本发明在衬底上施加导体的工艺步骤;
图11表示嵌入在载体上的本发明的另一个导体;
图12表示本发明中使用的接合接头;
图13表示图12中的接合接头的前视图;和
图14A-J表示根据本发明制作嵌入在一载体上的导体的工艺步骤。
本发明的一个专门用途是修复开路缺陷。不论何时何地,在需要将导电元件加到电路上时,本领域熟练人士都会赞赏本发明的实用性。除了修复电路以外,根据本发明的导体能够用于向电路中添加一个连接件,该连接件可能在前面的工艺中被不留意地漏掉了,而这是不需要或者是不希望有的。
图4表示支撑在载体85上的导体80。导体80延伸进入由载体85限定的开口44。图5和6分别表示含有导电元件46的导体80,导电元件46具有第一和第二导电元件表面48和50。扩散势垒52和接合媒质54中至少有一个邻近在导电元件表面48和50中的一个。在图5和6的实施例中,扩散势垒52在第一导电元件表面48上,接合媒质54在第二导电元件表面50上。图7表示了一个实施例,其中导体80A具有扩散势垒52而没有接合媒质。图8表示的实施例中导体80B具有接合媒质54而没有扩散势垒。图9表示的实施例中导体80C具有扩散势垒52,接合媒质54和在导电元件46和接合媒质54之间的一个扩散势垒52A。图9中的实施例尤其适合于接合媒质54是薄的时的应用,而且它能减小接合媒质54向导电元件46的扩散。
图10A-F表示集成电路上一个被选择的破裂区域(break area)50,在其上将安装一个导体以连接金属化或电路线条55的两端。如图所示,破裂的区域50可以是一个开路缺陷,电路线条55可以是薄膜线条。
破裂区域50和电路线条55可以夹在绝缘层60和电路基体65之间。绝缘层60一般是绝缘材料如聚合物;电路基体65可以包括一个衬底,如多层陶瓷衬底或印刷电路板。为了在破裂区域50施加一个导体,绝缘层60必须被打开,最好是局部被打开,以便暴露出电路线条55中包含破裂区域50的部分。在绝缘层中产生的开口应具有足够的尺寸以容纳至少一部分导体的载体,如下文所述。绝缘层60中的开口可以用任何适当的技术形成。例如,可以用脉冲激发激光器通过烧蚀作用在聚合物绝缘层上产生开口,这种激光器装配有氦气喷口以去除烧蚀过程中产生的碎屑。这样,绝缘层60,或者它的一部分,被去除了。
而且,通过“磨削”(dressing)破裂区域50附近的电路线条55的一个区域70来减少将要添加的导体与电路线条55之间的接触电阻是必要的。接触电阻可以由污染造成,如在电路线条55的上表面形成的氧化物。如图10B所示,磨削区域70包括通过去除上表面53的一部分来降低电路线条55的厚度。上表面53的一部分可以脉冲激发激光器去除。例如,所磨削的区域70与将添加的导体具有相同的长度,并从破裂区域50的每个边向后延伸至少40μm。区域70的尺寸依赖于欲施加的导体的尺寸。当导体被施加到电路线条55上时,相对于电路线条55的平面会显现出一个突起,磨削该区域70对于有效降低这个突起是很有必要的。因此,区域70能被适当地磨削以有效地满足表面平面性的严格要求。然而,应认识到,区域的磨削应该是任选的,而且如果接触电阻和/或表面平面性不成问题时,磨削过程就不必要了。
其次,如图10C所示,导体80与破裂区域50和磨削区域70并排放置。参照图4和11,导体80可以只是多个悬置于载体85上或嵌入在载体85A中的导体中的一个。为了用途广泛和灵活性,导体80可以以多种需要的形状和尺寸被方便地制作在载体85、85A中,以使用户很容易地选择最适合他或她的需要的导体80。为方便操作和工艺,载体85被支撑在一个坚硬的框架90中,框架可以是,例如,金属。而且,如图14J中更进一步地显示,载体85A上具有由边壁100限定的贯通的载体开口183;每个载体开口183包含一个导体80。导体80分别由它对应的载体开口183的边壁100支撑。在图示的实施例中,每个导体80具有扩散势垒52和接合媒质54。可以理解,导体80能具有图6-9中说明的任意一种分布。如下文中更详细的描述,载体85A为排列需要最好基本是透明的。下文中还将更详细地说明在载体85A中导体80的制作。
仍参照图10C,可以用任何合适的调整手段将导体80与破裂区域50和区域70并排放置。例如,尽管此处没有专门画出,排列可以这样形成:将电路装在接合台上,再通过将载体连接在一X-Y-Z定位的支臂上将导体80叠置在破裂区域50上。然后用显微镜将导体80与破裂区域50和区域70对准。由于载体85是透明的,这使操作者对将与导体80接合的电路线条55的观察基本上没有障碍,因此合适的对准很容易实现。
如图10D所示,再在导体80上对准接合接头115。将接合接头115施加在扩散势垒52上,并最好使用前述授给Chalco的美国专利No.4,970,365中描述的激光加热和超声振动的方法供能,以将导体80接合到电路线条55的磨削区域70上。在接合媒质54和电路线条55的材料之间形成第一金属互化物56,在接合媒质54和导电元件46的材料之间优选地形成第二金属互化物。
图12表示接合接头115可以具有象铅笔似的形状,并且可以包括圆柱形上柄部120和锥台形的下部(frustoconical bottom portion)125,锥形部125逐渐斜削至接合端或底端130,底端130的标称外径为约0.003英寸至约0.005英寸。接合接头115的下部125中具有锥形的腔135,腔135以一个标称角度,例如20°,逐渐斜削至标称外径为约0.001英寸至0.002英寸,并与一个垂直的圆柱形孔140汇合。光纤127被居中放置在圆柱形的上柄部(top shank portion)120和下部125中。
在一个优选实施例中,垂直孔140的标称直径约0.001英寸至0.002英寸,标称长度约0.003英寸至0.005英寸。限定圆柱形孔140的壁145的标称厚度是一个重要的尺寸,因为它的附近是在接合过程中被加热的主要区域。因此,定义圆柱形孔的壁145应具有最小的厚度以利于该处的加热。在一个优选实施例中,壁145的厚度在从圆柱形孔140的底部为约0.001英寸到在圆柱形孔140的顶部为约0.004英寸之间变换。
为了防止能量从底部130损耗和产生高效的激光束收集,还含有封盖层150以在该处提供封口。封盖层150优选地覆盖底部130的整个面积,并能通过合适的方式与底部连接成一体或淀积在底部130上。例如,封盖层150可以用镀敷技术连接,或用化学汽相淀积方法淀积。
在接合过程中,接合接头115或更具体地,封盖层150,可以完全覆盖和挤压导体80以形成接合。在接合时,接合接头115应避免与安置导体80的载体85,85A过度接触和加热。这种过度接触和加热可以导致接合不充分和无效,还可以导致损坏载体85、85A。载体85、85A一般包括较脆的材料,如聚合物,因此在接合时过度加热接合接头115可能导致该处出现不希望的软化。
而且,为了方便、可制造性和节约成本的考虑,封盖层150也应有足够的尺寸以与各种形状和尺寸的导体适当地接合。在实施例中,接合接头115含有矩形的封盖层150,如图13所示,封盖层150的标称宽度约为80μm,标称长度约为120μm,业已发现这足以与具有标称宽度在20μm与40μm之间且标称长度直至约120μm的导体进行合适的接合。
如果所需区域的长度要求导体的长度基本上比接合接头115的封盖层150的长度更长,仍能够添加导体,即,首先将导体的一端与电路线条的一端相接合,然后再将导体的另一端与电路线条的另一端接合。换句话说,使封盖层150完全覆盖整个导体以在一个接合步骤中完成接合是不必要的。
封盖层150应具有能使该处加热简化的厚度。已发现具有标称厚度在约5μm至10μm的封盖层是足够的。然而,本领域熟练人士应懂得,封盖层150的其它尺寸可能适于获得足够的接合。用于构成封盖层150的适宜的材料包括不锈钢,镍基合金,钨、钨合金等。
参照图10D,在接合过程中,还应避免过度加热安置了电路线条55的电路基体65。基体65一般也包含相对较脆的材料,如聚合物,在过度加热条件下它将被不希望地软化。本发明能方便地提供一种可控的且可重复制造的接合条件以形成接合从而避免或减小过度加热。
优选地,封盖层150应由一种耐磨且在接合所需温度下耐氧化的材料组成,该温度一般在约300℃~500℃范围内。为便于制造,封盖层150可由与构成接合接头115的材料相同或相似的材料组成,制造可以使用化学汽相淀积或溅射(sindering)完成。
现参照图10E,在将导体80接合到电路线条55上之后,将悬置着导体80的载体85、85A抬起以使其与导体80分离。为防止或减少对导体80和电路线条55的损伤,和防止或减少对导体80和电路线条55之间的接合被削弱或挫伤,从载体85、85A分离导体80所需的力的大小应很小并可以由接合接头提供以使导电路径的形成和分离大约在同一时间。从这方面考虑,导体80悬置或连接在载体85、85A上的方式是很重要的。下文中将详述载体80的制作以使其从载体85A上分离所需的力的大小减小。分离之后,暴露的电路线条55和导体80可以用合适的绝缘材料155(如聚合物)覆盖,如图10F所示。例如,绝缘材料155的用途可以作为薄膜电路的钝化或作为下一个薄膜层的开始。
图14A-J表示制作如图11所示悬置在载体85A上的导体80的工艺步骤。本发明也可使用其它为本领域熟练人士所公知的载体,如图4所示的载体85,支持层具有淀积在其上的载体85A。支持层160可由任何具有足够硬度的合适的材料组成,以便对导体和载体85A提供必需的支持,并对它们提供合适的刻蚀选择以实现后续的分离过程。例如,支持层160可以包括铜。出于上文所述的原因,载体85A应包括一种能使导体80悬置于其上或嵌入其中的材料,该材料还应使导体只需很小的力就能与其分离。而且,载体85A被优选地制成具有足够的透明,例如通过减薄,因此其上将被施加导体80的集成电路能被透过载体85A观察以便正确地对准导体80。例如,载体85A可由聚合物构成,如聚酰亚胺。可以使用常规的旋转涂敷(Spin-Coating)技术在支持层160上形成载体85A。如图所示,支持层160和载体85A可以放在一个框架90上以方便工艺处理。
其次,在载体85A上形成掩膜层170,例如通过掩盖沉积(blanketdeposition)(图14B)。掩膜层170可由任何合适的材料构成,如铝。然后在掩膜层170上涂以光刻胶层175(图14C)。光刻胶层175通过常规的曝光和刻蚀在其上形成一个或多个开口180。开口180根据欲形成的导体的图案的要求布置,因此每个开口180具有一个与欲形成的导体的图案相匹配的线性或者非线性的图案。然后通过光刻胶层175上的开口180用常规技术,如化学腐蚀,刻蚀掩膜层170,以便在掩膜层170上形成相应的开口182(图14D)。接着去除光刻胶层175(图14E)。然后再使用常规技术,如反应离子刻蚀,通过掩膜层170上的开口182刻蚀载体85A,以便在载体85A上形成相应的开口183(图14F)。再通过,例如,常规的化学腐蚀技术去除掩膜层170(图14G)。
任选地,在除去掩膜层170之后,能够将载体85A减薄至所需的厚度,使其与欲形成的导体的厚度相应,例如,厚度在1μm与10μm之间。或者将载体85A制作得比欲形成的导体薄。这种减薄增加了载体85A的透明度。因此,减薄的量,如果有的话,依赖于载体85A所需的透明程度。可以使用,例如,常规的反应离子刻蚀技术完成减薄。在另一实施例中,载体85A的减薄在淀积掩膜层170之前完成。
然后在载体85A的开口183中填充合适的导电材料,因此导电材料合适地与开口183的壁100良好接合,这可通过例如摩擦配合实现,这样导电材料由壁100支撑以形成导体的导电元件46(图14H)。填充可用任何合适的技术形成,并且导电材料可用任何合适的材料构成,该材料不会轻易地与载体85A反应或/和粘附在载体85A上。导电元件46应悬置在各自对应的开口183中,但它应能够随时并容易地与开口分离以便使从载体85A的开口183分离导电材料所需的力最小。例如,可以通过开口183将金电镀在支持层160上;金与聚合物载体的反应和粘附性都很小,这很有利。更具体地,导电元件46,进而导体的厚度或高度将由于金电镀在支持层160上而增加。通过在支持层160上电镀适量的金,导体可以高于载体85A;因此,导体的高度或厚度不受载体85A的高度或厚度限制。
通过例如化学腐蚀工艺,将支持层160除去,因此剩下的导电元件46被悬置在载体85A上或嵌入其中(图14I)。如果没有足够的外力来分离,导电元件46,进而导体不会与载体85A分开。
图14J表示含有扩散势垒52和接合媒质54的导体80。可以在去除支持层前通过常规的镀敷技术添加扩散势垒52和接合媒质54,或者在去除支持层后通过蒸涂技术来添加。
扩散势垒在接合之前优选具有约1μm-约3μm的厚度。
扩散势垒由一种能阻止制作导电元件的材料扩散的材料制成,即耐火材料,如铬,钨,钽等。
接合媒质的量能有效地增强接合。优选地,在接合之前,接合媒质的厚度在约2000至约2μm范围内。当接合材料的厚度小于约0.5μm时,扩散势垒被优选地放在导电元件和接合材料之间,以阻止接合材料扩散到导电元件中。
接合材料与衬底表面的材料相接合以优选地形成一金属互化层,并且根据表面的材料进行选择。代表性的接合材料包括锡、铜等。
衬底表面由普通材料制成,导电元件或接合材料将与其接合。代表性的衬底表面材料是铜、镍等。
衬底是一片将接合一个导体的东西。优选的衬底是集成电路芯片。
现在,可得出结论,上文所述优点的获得是由于扩散势垒的出现阻止了导电元件的材料扩散到接合接头中,这种扩散将导致接头的恶化。还可得出结论,接合媒质的出现,通过与衬底表面的材料形成金属互化层,增强了接合;并且,当接合媒质附近没有扩散势垒时,接合媒质通过与导电元件的材料形成金属互化层增强了接合。还可得出结论,所用的工艺方法对获得上述优点也有贡献。
借助于前面详述的具体实施例已经描述了本发明。然而,应知道,这些实施例只用来表示说明,而不是用来限制本发明。从本公开书中,在随后的权利要求的宗旨和范围内的改进和变化对本领域熟练人士来说是很明显的。
Claims (20)
1.一种用于在衬底表面上形成导电路径的导体,包括:
一个具有导电元件表面的导电元件;和
在导电元件表面附近至少有扩散垫垒或接合媒质之一,接合媒质与导电元件不同。
2.根据权利要求1的导体,其特征在于,导体包括扩散势垒而不包括接合媒质。
3.根据权利要求1的导体,其特征在于,导体包括扩散势垒和接合媒质。
4.根据权利要求3的导体,其特征在于,扩散势垒在导电元件表面和接合媒质之间。
5.根据权利要求1的导体,其特征在于,至少扩散势垒或接合媒质之一在导电元件表面上。
6.根据权利要求1的导体,其特征在于,接合媒质的厚度在约2000至约2μm范围内。
7.根据权利要求1的导体,其特征在于,还包括一个载体以支持导体。
8.根据权利要求7的导体,其特征在于,载体在其中限定了一个开口,导电元件延伸到开口中。
9.根据权利要求1的导体,其特征在于,导体适合于在激光接合工艺中使用。
10.根据权利要求1的导体,其特征在于,扩散势垒的厚度在约1μm至约3μm范围内。
11.一种用于在集成电路表面上形成导电路径的导体,包括:
一个其中限定了一个开口的载体;
具有第一和第二导电元件表面的导电元件,导电元件延伸到开口中;和
至少具有一个扩散势垒或接合媒质之一,以连接导电元件到集成电路的一个表面上,该扩散势垒邻近至少第一或第二导电元件表面之一,该接合媒质至少邻近第一或第二导电元件表面之一,该接合媒质与该导电元件不同。
12.根据权利要求11的导体,其特征在于,导体包括接合媒质和扩散势垒。
13.用于在衬底表面上两个位置之间的衬底表面上形成导电路径的方法,包括以下步骤:
提供一种导体,该导体包括具有第一和第二导电元件表面的导电元件,和至少接合媒质和扩散势垒之一,该接合媒质在第一导电元件表面和衬底表面之间并与导电元件不同,扩散势垒位于至少一个导电元件表面附近;和
用导电元件在衬底表面上形成导电路径。
14.根据权利要求13的方法,其特征在于还包括以下步骤。
为导电元件提供一个载体,载体在其中限定了一个开口,导电元件延伸到开口中;和
从载体分离导电元件。
15.根据权利要求14的方法,其特征在于,形成步骤和分离步骤大约同时完成。
16.根据权利要求14的方法,其特征在于,载体由聚合物构成。
17.根据权利要求13的方法,其特征在于,导体包括接合媒质和扩散势垒,且扩散势垒位于导电元件和接合媒质之间。
18.根据权利要求13的方法,其特征在于,导体包括接合媒质和扩散势垒,且接合媒质和扩散势垒分别在不同的导电元件表面附近。
19.根据权利要求13的方法,其特征在于,还包括用接合媒质将导体元件接合到衬底表面上的步骤。
20.根据权利要求13的方法,其特征在于,接合媒质的厚度在约2000至约2μm范围内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US551975 | 1990-07-12 | ||
US55197595A | 1995-11-02 | 1995-11-02 | |
US551,975 | 1995-11-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1154576A true CN1154576A (zh) | 1997-07-16 |
CN1100350C CN1100350C (zh) | 2003-01-29 |
Family
ID=24203448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96122832A Expired - Fee Related CN1100350C (zh) | 1995-11-02 | 1996-10-11 | 在集成电路上形成导电路径的导体和方法 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN1100350C (zh) |
MY (1) | MY123762A (zh) |
SG (1) | SG49975A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399724A (zh) * | 2020-11-04 | 2021-02-23 | 广东佛智芯微电子技术研究有限公司 | 一种基于键合丝的精细线路修复方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719542B2 (ja) * | 1985-07-23 | 1995-03-06 | ソニー株式会社 | 陰極線管のビ−ムスポツト補正装置 |
US5289632A (en) * | 1992-11-25 | 1994-03-01 | International Business Machines Corporation | Applying conductive lines to integrated circuits |
-
1996
- 1996-09-06 SG SG1996010600A patent/SG49975A1/en unknown
- 1996-10-09 MY MYPI96004186A patent/MY123762A/en unknown
- 1996-10-11 CN CN96122832A patent/CN1100350C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399724A (zh) * | 2020-11-04 | 2021-02-23 | 广东佛智芯微电子技术研究有限公司 | 一种基于键合丝的精细线路修复方法 |
CN112399724B (zh) * | 2020-11-04 | 2022-03-22 | 广东佛智芯微电子技术研究有限公司 | 一种基于键合丝的精细线路修复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1100350C (zh) | 2003-01-29 |
MY123762A (en) | 2006-06-30 |
SG49975A1 (en) | 1998-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1159756C (zh) | 引线框架及其制造方法 | |
EP0089559B1 (en) | Method for forming metal coatings for metallurgy patterns on dielectric substrates | |
CN1112729C (zh) | 电子器件中的电连接结构和导体表面材料的形成方法 | |
CN1050935C (zh) | 提供和集成电路的电接触的引线架和集成电路封装 | |
US4652336A (en) | Method of producing copper platforms for integrated circuits | |
EP0682368B1 (en) | Metallization for polymer-dielectric multichip modules | |
EP0805493B1 (en) | Electrical connecting member and manufacturing method therefor | |
CN1906744A (zh) | 具有柔性电互连和柔性密封件的装置 | |
JPH10125821A (ja) | 高信頼性半導体用基板 | |
JP2001189475A (ja) | ソーラーセルの製造方法 | |
CN101373808A (zh) | 半导体元器件 | |
CN1375869A (zh) | 半导体器件及其制造方法 | |
JPH07501419A (ja) | 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法 | |
CN1215916A (zh) | 半导体器件及其制造方法 | |
CN1121062C (zh) | 一种装配半导体元件到衬底上的方法 | |
CN1141739C (zh) | 引线架用复层板、利用了该复层板的引线架、及其制造方法 | |
CN1100350C (zh) | 在集成电路上形成导电路径的导体和方法 | |
US4601424A (en) | Stripped gold plating process | |
CN1585589A (zh) | 电路基板 | |
JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
JP2003503852A (ja) | 構造部材およびその製造方法 | |
CN1581477A (zh) | 半导体装置及其制造方法 | |
US4910094A (en) | Multilayer plating method and multilayer plated film | |
KR100679064B1 (ko) | 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법 | |
CN1189686A (zh) | 制作半导体器件中多层互连的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |