CN115440822B - 碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 - Google Patents
碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN115440822B CN115440822B CN202211118851.7A CN202211118851A CN115440822B CN 115440822 B CN115440822 B CN 115440822B CN 202211118851 A CN202211118851 A CN 202211118851A CN 115440822 B CN115440822 B CN 115440822B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- boron
- well
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 13
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910052796 boron Inorganic materials 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 34
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- -1 boron ions Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000000407 epitaxy Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006978 adaptation Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了碳化硅功率金属氧化物半导体场效应晶体管及其制备方法，碳化硅功率金属氧化物半导体场效应晶体管，包括N型碳化硅外延层、铝P阱、N型纯硅外延层、第一硼P阱、第二硼P阱、栅极氧化层、多晶硅层、介电质层以及源极金属层，本发明的有益效果是：本发明在碳化硅外延片上将纯硅外延，下方碳化硅外延保有其耐高电场的优势，因此维持高压而低外延电阻的特性，上方纯硅的外延用以生长栅极氧化层以增加其稳定性及可靠度，纯硅在通道处的载子移动率并不像碳化硅容易受极性面影响，所以可明显的减少其通道阻值，此结构可同时将二材料特性做有效互补。
Description
技术领域
本发明涉及场效应晶体管技术领域，具体为碳化硅平面式功率金属氧化物半导体场效应晶体管。
背景技术
随着全球科技的进步，5G、电动车及高速操作数件正急速的开发，为了应付这些科技产品在效能，过去以纯硅材料为主的功率组件已不能满足其要求，功率组件开始朝着第三代宽能带半导体以寻求其所需，对碳化硅材料而言，其耐高温、高压、高电流等特性都比纯硅材料来得更强更稳定，可谓是目前可预期的明日之星，也是目前学界及业界争相研究的对象。
近年来碳化硅的研究不在少数，除了长晶的固难度及碳化硅本身的高成本外，仍有许多制程的问题需要克服，以碳化硅功率金属氧化物半导体场效晶体管(SiCMOSFET)而言，栅极氧化缺陷及不均匀性就是一大难题，而平面式的功率金属氧化物半导体场效晶体管因为碳化硅极性面还存在着高通道电阻的问题，同样以沟槽式的功率金属氧化物半导体场效晶体管也有着沟槽下方角落高电场的集中性须避免。
发明内容
本发明的目的在于提供碳化硅平面式功率金属氧化物半导体场效应晶体管，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：碳化硅功率金属氧化物半导体场效应晶体管，包括 N 型碳化硅外延层、铝 P 阱、N 型纯硅外延层、第一硼 P 阱、第二硼 P阱、栅极氧化层、多晶硅层、介电质层以及源极金属层，所述 N 型碳化硅外延层内顶部两侧各设有一个铝 P 阱，所述 N 型碳化硅外延层外顶部设有源极金属层，所述源极金属层和N 型碳化硅外延层之间设有介电质层，所述介电质层底部部分设有栅极氧化层，所述介电质层底部部分设
有多晶硅层，所述栅极氧化层两侧均设有第一硼 P 阱，所述第一硼 P 阱相对两端底部均连接有第二硼 P 阱，所述第二硼 P 阱和 N 型碳化硅外延层内顶部的铝 P 阱接触，所述第一硼 P 阱和 N 型碳化硅外延层之间设有 N 型纯硅外延层。
进一步地，所述铝P 阱以铝所注入而成，整体浓度为 1～4 乘 10 的 14 次方atoms/cm2。
进一步地，所述 N 型纯硅外延层高度为 3-7um。
进一步地，所述第一硼 P 阱和第二硼P 阱为硼所注入而成，整体浓度为 1～3 乘10 的 13 次方 atoms/cm2。
进一步地，所述栅极氧化层厚度为 0.05-0.15um。进一步地，所述多晶硅层高度为2-3um。
进一步地，所述介电质层高度为 0.5-1um。进一步地，所述源极金属层高度为 3-4um。
碳化硅功率金属氧化物半导体场效应晶体管的制备方法，包括以下步骤：s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工
艺并经过 1500℃-1700℃高温氮气处理后完成 P-阱区；
s2 、以 1000 ℃ -1200 ℃ 的长晶工艺完成纯硅外延片后， 硼离子以600keV-800keV 的能量注入进入纯硅外延片内；
s3、再以一道光刻定义区域后，硼离子再次以 800keV-1200keV 的能量注入进入纯硅外延片内；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽；
s5、600℃-900℃的温度环境下完成栅极氧化层，并填入多晶硅层；s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔；s7、沉积铝金属后完成最后结构。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
与现有技术相比，本发明的有益效果是：
本发明在碳化硅外延片上将纯硅外延，下方碳化硅外延保有其耐高电场的优势，因此维持高压而低外延电阻的特性，见图 8，上方纯硅的外延用以生
长栅极氧化层以增加其稳定性及可靠度，纯硅在通道处的载子移动率并不像碳化硅容易受极性面影响，所以可明显的减少其通道阻值，此结构可同时将二材料特性做有效互补。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图 1 为本发明步骤 S1 完成后的结构图；图 2 为本发明步骤 S2 完成后的结构图；图 3 为本发明步骤 S3 完成后的结构图；图 4 为本发明步骤 S4 完成后的结构图；图5 为本发明步骤 S5 完成后的结构图；图 6 为本发明步骤 S6 完成后的结构图；图 7 为本发明步骤 S7 完成后的结构图；图 8 为本发明的整体结构示意图。
图中：1、N 型碳化硅外延层；2、铝 P 阱；3、N 型纯硅外延层；4-1、第一硼P 阱；4-2、第二硼 P 阱；5、栅极氧化层；6、多晶硅层；7、介电质层；8、源极金属层。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做
出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参阅图 1-8，本发明提供技术方案：碳化硅功率金属氧化物半导体场效
应晶体管，包括 N 型碳化硅外延层 1、铝 P 阱 2、N 型纯硅外延层 3、第一硼 P阱 4-1、第二硼 P 阱 4-2、栅极氧化层 5、多晶硅层 6、介电质层 7 以及源极金属层 8，N型碳化硅外延层 1 内顶部两侧各设有一个铝 P 阱 2，N 型碳化硅外延层 1 外顶部设有源极金属层 8，源极金属层 8 和N 型碳化硅外延层 1 之间设有介电质层 7，介电质层 7底部部分设有栅极氧化层 5，介电质层 7 底部部分设有多晶硅层6，栅极氧化层5两侧均设有第一硼P阱4-1，第一硼P阱4-1相对两端底部均连接有第二硼 P 阱 4-2，第二硼 P 阱 4-2 和N 型碳化硅外延层1 内顶部的铝P 阱 2 接触，第一硼 P 阱 4-1 和N 型碳化硅外延层 1 之间设有 N型纯硅外延层 3。
铝P 阱 2 以铝所注入而成，整体浓度为 1～4 乘 10 的 14 次方atoms/cm2。
N 型纯硅外延层 3 高度为 3-7um。
第一硼P 阱 4-1 和第二硼P 阱 4-2 为硼所注入而成，整体浓度为 1～3 乘10的 13 次方atoms/cm2。
栅极氧化层 5 厚度为 0.05-0.15um。多晶硅层 6 高度为 2-3um。
介电质层 7 高度为 0.5-1um。源极金属层 8 高度为 3-4um。
碳化硅功率金属氧化物半导体场效应晶体管的制备方法，包括以下步骤：s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工
艺并经过 1500℃-1700℃高温氮气处理后完成 P-阱区，如图 1；
s2 、以 1000 ℃ -1200 ℃ 的长晶工艺完成纯硅外延片后， 硼离子以600keV-800keV 的能量注入进入纯硅外延片内，如图 2；
s3、再以一道光刻定义区域后，硼离子再次以 800keV-1200keV 的能量注入进入纯硅外延片内，如图 3；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽，如图 4；
s5、600℃-900℃的温度环境下完成栅极氧化层，并填入多晶硅层，如图5；
s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔，如图 6；s7、沉积铝金属后完成最后结构，如图 7。
实施例 1
s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工艺并经过1500℃高温氮气处理后完成 P-阱区，如图 1；
s2、以 1000℃的长晶工艺完成纯硅外延片后，硼离子以 600keV 的能量注入进入纯硅外延片内，如图 2；
s3、再以一道光刻定义区域后，硼离子再次以 800keV 的能量注入进入纯硅外延片内，如图 3；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽，如图 4；s5、600℃的温度环境下完成栅极氧化层，并填入多晶硅层，如图 5；
s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔，如图 6；s7、沉积铝金属后完成最后结构，如图 7。
实施例 2
s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工艺并经过1600℃高温氮气处理后完成 P-阱区，如图 1；
s2、以 1100℃的长晶工艺完成纯硅外延片后，硼离子以 700keV 的能量注入进入纯硅外延片内，如图 2；
s3、再以一道光刻定义区域后，硼离子再次以 1000keV 的能量注入进入纯硅外延片内，如图 3；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽，如图 4；s5、750℃的温度环境下完成栅极氧化层，并填入多晶硅层，如图 5；
s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔，如图 6；s7、沉积铝金属后完成最后结构，如图 7。
实施例 3
s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工艺并经过1700℃高温氮气处理后完成 P-阱区，如图 1；
s2、以 1200℃的长晶工艺完成纯硅外延片后，硼离子以 800keV 的能量注入进入纯硅外延片内，如图 2；
s3、再以一道光刻定义区域后，硼离子再次以 1200keV 的能量注入进入纯硅外延片内，如图 3；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽，如图 4；s5、900℃的温度环境下完成栅极氧化层，并填入多晶硅层，如图 5；
s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔，如图 6；s7、沉积铝金属后完成最后结构，如图 7。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围由下面的权利要求指出。
Claims (5)
1.碳化硅功率金属氧化物半导体场效应晶体管，其特征在于，包括 N 型碳化硅外延层（1）、铝P阱（2）、N型纯硅外延层（3）、第一硼P阱（4-1）、第二硼P阱（4-2）、栅极氧化层（5）、多晶硅层（6）、介电质层（7）以及源极金属层（8），所述N型碳化硅外延层（1）内顶部两侧各设有一个铝P阱（2），所述N型碳化硅外延层（1）外顶部设有源极金属层（8），所述源极金属层（8）和N型碳化硅外延层（1）之间设有介电质层（7），所述介电质层（7）底部部分设有栅极氧化层（5），所述介电质层（7）底部部分设有多晶硅层（6），所述栅极氧化层（5）两侧均设有第一硼P阱（4-1），所述第一硼P阱（4-1）相对两端底部均连接有第二硼P阱（4-2），所述第二硼P阱（4-2）和N型碳化硅外延层（1）内顶部的铝 P 阱（2）接触，所述第一硼 P 阱（4-1）和 N 型碳化硅外延层（1）之间设有N型纯硅外延层（3）；
所述铝 P 阱（2）以铝所注入而成，整体浓度为 1～4 乘 10 的 14 次方atoms/cm2；
所述N 型纯硅外延层（3）高度为 3-7um；
所述第一硼 P 阱（4-1）和第二硼 P 阱（4-2）为硼所注入而成，整体浓度为 1～3 乘10 的 13 次方atoms/cm2；
碳化硅功率金属氧化物半导体场效应晶体管的制备方法，包括以下步骤：s1、在碳化硅外延片以一层光刻定义离子注入区域后，以铝离子注入工
艺并经过 1500℃-1700℃高温氮气处理后完成 P-阱区；
s2 、以 1000 ℃ -1200 ℃ 的长晶工艺完成纯硅外延片后， 硼离子以600keV-800keV的能量注入进入纯硅外延片内；
s3、再以一道光刻定义区域后，硼离子再次以 800keV-1200keV 的能量注入进入纯硅外延片内；
s4、一层光刻加以干蚀刻工艺在纯硅上刻蚀出栅极沟槽；
s5、600℃-900℃的温度环境下完成栅极氧化层，并填入多晶硅层；s6、后续填上介电质层后，以光刻工艺定义并蚀刻出金属接触孔；s7、沉积铝金属后完成最后结构。
2.根据权利要求 1 所述的碳化硅功率金属氧化物半导体场效应晶体管，
其特征在于：所述栅极氧化层（5）厚度为 0.05-0.15um。
3.根据权利要求 1 所述的碳化硅功率金属氧化物半导体场效应晶体管，其特征在于：所述多晶硅层（6）高度为 2-3um。
4.根据权利要求 1 所述的碳化硅功率金属氧化物半导体场效应晶体管，其特征在于：所述介电质层（7）高度为 0.5-1um。
5.根据权利要求 1 所述的碳化硅功率金属氧化物半导体场效应晶体管，其特征在于：所述源极金属层（8）高度为 3-4um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211118851.7A CN115440822B (zh) | 2022-09-15 | 2022-09-15 | 碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211118851.7A CN115440822B (zh) | 2022-09-15 | 2022-09-15 | 碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115440822A CN115440822A (zh) | 2022-12-06 |
| CN115440822B true CN115440822B (zh) | 2023-08-22 |
Family
ID=84247644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211118851.7A Active CN115440822B (zh) | 2022-09-15 | 2022-09-15 | 碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115440822B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153893A (ja) * | 2014-02-14 | 2015-08-24 | 公立大学法人大阪市立大学 | 半導体装置、及びその半導体装置の製造方法 |
| CN105633155A (zh) * | 2015-01-19 | 2016-06-01 | 肖胜安 | 一种金属-氧化物半导体场效应晶体管的结构和制造方法 |
| CN113972261A (zh) * | 2021-10-11 | 2022-01-25 | 松山湖材料实验室 | 碳化硅半导体器件及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1401754B1 (it) * | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato e relativo metodo di fabbricazione. |
| US20120080748A1 (en) * | 2010-09-30 | 2012-04-05 | Force Mos Technology Co., Ltd. | Trench mosfet with super pinch-off regions |
| JP6667774B1 (ja) * | 2018-06-14 | 2020-03-18 | Ｅａｓｔｗｉｎｄ合同会社 | パワー半導体素子及びその製造方法 |
| JP2021044517A (ja) * | 2019-09-13 | 2021-03-18 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
-
2022
- 2022-09-15 CN CN202211118851.7A patent/CN115440822B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153893A (ja) * | 2014-02-14 | 2015-08-24 | 公立大学法人大阪市立大学 | 半導体装置、及びその半導体装置の製造方法 |
| CN105633155A (zh) * | 2015-01-19 | 2016-06-01 | 肖胜安 | 一种金属-氧化物半导体场效应晶体管的结构和制造方法 |
| CN113972261A (zh) * | 2021-10-11 | 2022-01-25 | 松山湖材料实验室 | 碳化硅半导体器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115440822A (zh) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276624B1 (ko) | 전력용 반도체 장치 및 그 제조방법 | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| Garcia et al. | High-quality CMOS in thin (100 nm) silicon on sapphire | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| US20070194413A1 (en) | Method for manufacturing semiconductor substrate | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN103871893A (zh) | 具有超陡逆行阱的体鳍片fet及其制造方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| JPS62286283A (ja) | 半導体装置 | |
| CN107785438A (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| JP2019102493A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| JP2000307113A (ja) | 半導体装置及びその製造方法並びに半導体集積回路 | |
| CN106252414A (zh) | 具有场电极和改进的雪崩击穿行为的晶体管 | |
| CN115440822B (zh) | 碳化硅功率金属氧化物半导体场效应晶体管及其制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| JP7446212B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09232326A (ja) | 半導体装置の製造方法 | |
| KR100873604B1 (ko) | 탄화규소 접합전계효과 트랜지스터의 제작방법 | |
| CN208655650U (zh) | 半导体器件 | |
| JP3145694B2 (ja) | 半導体装置 | |
| Snitovskii | Lateral injection utilized for improving the performance of microwave bipolar transistors | |
| US20080128821A1 (en) | Semiconductor Device Manufactured Using Passivation of Crystal Domain Interfaces in Hybrid Orientation Technology | |
| JPH0533527B2 (zh) | ||
| Glenn Jr et al. | An inverted and stacked PMOS transistor by silicon epitaxial lateral overgrowth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 Applicant after: Jiangsu Yingneng Microelectronics Co.,Ltd. Address before: Building 4, No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 (8th and 9th floors) Applicant before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |