CN115410916A - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN115410916A
CN115410916A CN202210547963.8A CN202210547963A CN115410916A CN 115410916 A CN115410916 A CN 115410916A CN 202210547963 A CN202210547963 A CN 202210547963A CN 115410916 A CN115410916 A CN 115410916A
Authority
CN
China
Prior art keywords
gas
etching
substrate
clf
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210547963.8A
Other languages
English (en)
Inventor
新藤尚树
杨元
铃木春菜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115410916A publication Critical patent/CN115410916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明提供一种蚀刻方法和蚀刻装置，能够在存在氮化钛、以及钼或钨的基板上抑制钼或钨中的孔蚀的产生并蚀刻氮化钛膜。蚀刻方法包括以下步骤：准备存在氮化钛、以及钼或钨的基板；以及向基板供给含有ClF3气体和N2气体的处理气体，来蚀刻氮化钛。在蚀刻中，使处理气体的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。

Description

蚀刻方法和蚀刻装置
技术领域
本公开涉及一种蚀刻方法和蚀刻装置。
背景技术
在金属膜形成工序中，有时将TiN膜或Ti膜用作金属膜的阻障金属。在将金属膜加工成期望的形状之后存在对TiN膜或Ti膜进行蚀刻去除的工序，以往多使用湿蚀刻。另外，也存在通过湿蚀刻无法仅去除TiN膜的构造，从而研究了通过干式工艺来蚀刻TiN膜。在专利文献1中，虽然是干洗的例子，但公开了一种使用ClF3气体来去除TiN的技术。
现有技术文献
专利文献
专利文献1：日本专利第4408124号公报
发明内容
发明要解决的问题
本公开提供一种能够在存在氮化钛、以及钼或钨的基板上抑制钼或钨中的孔蚀的产生并蚀刻氮化钛膜的蚀刻方法和蚀刻装置。
用于解决问题的方案
本公开的一个方式所涉及的蚀刻方法包括以下步骤：准备存在氮化钛、以及钼或钨的基板；以及向所述基板供给含有ClF3气体和N2气体的处理气体，来蚀刻所述氮化钛，其中，在所述蚀刻中，使所述处理气体的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。
发明的效果
根据本公开，提供一种能够在存在氮化钛、以及钼或钨的基板上抑制钼或钨中的孔蚀的产生并蚀刻氮化钛膜的蚀刻方法和蚀刻装置。
附图说明
图1是示出第一实施方式所涉及的蚀刻方法的流程图。
图2是示出能够应用第一实施方式所涉及的蚀刻方法的基板的一例的截面图。
图3是示出图2的基板的构造体的具体例的截面图。
图4是示出蚀刻图2的基板的TiN膜之后的状态的截面图。
图5是示出蚀刻图3的基板的TiN膜之后的状态的截面图。
图6是示出在对图2的TiN膜的露出部分进行蚀刻去除时在Mo膜的表面产生了孔蚀的状态的截面图。
图7是用于说明当蚀刻TiN膜时在Mo膜产生孔蚀时的第一机理的图。
图8是用于说明当蚀刻TiN膜时在Mo膜产生孔蚀时的第二机理的图。
图9是示出第二实施方式所涉及的蚀刻方法的流程图。
图10是示出当在进行DHF预处理之后利用含有ClF3气体和N2气体的处理气体进行了蚀刻的情况下、以及不进行DHF预处理地利用处理气体进行了蚀刻的情况下的TiN和Mo的蚀刻量的图。
图11是示出用于实施实施方式所涉及的蚀刻方法的蚀刻装置的截面图。
图12是在实验例1的情况A的条件下进行了120sec的蚀刻时的Mo膜表面的SEM照片。
图13是在实验例1的情况B的条件下进行了120sec的蚀刻时的Mo膜表面的SEM照片。
图14是在实验例1的情况C的条件下进行了120sec的蚀刻时的Mo膜表面的SEM照片。
图15是在实验例1的情况D的条件下进行了120sec的蚀刻时的Mo膜表面的SEM照片。
图16是示出实验例2中的样本1～3的气体处理前后的表面粗糙度RMS的变化的图。
图17是示出实验例2中的样本1～3的气体处理前后的蚀刻量的变化的图。
具体实施方式
下面，参照附图来对实施方式进行说明。
<蚀刻方法>
[第一实施方式]
图1是示出第一实施方式所涉及的蚀刻方法的流程图。
在本实施方式中，首先准备存在氮化钛(TiN)、以及钼(Mo)或钨(W)的基板(步骤ST1)。接着，向基板供给含有三氟化氯气体(ClF3气体)和氮气(N2气体)的处理气体来蚀刻TiN(步骤ST2)。
下面，具体地进行说明。
在步骤ST1中，基板具有TiN、以及Mo或W，且具有这些TiN、以及Mo或W以在蚀刻处理中与处理气体接触的方式配置的构造。基板只要具有这样的构造即可，并无特别限定，但例示了半导体晶圆。作为蚀刻对象的TiN被用作Mo或W的阻挡膜。
图2是示出能够应用第一实施方式的蚀刻方法的基板的一例的截面图。图2的基板S构成为在硅等的半导体基体(在图2中未图示)之上形成有构造体200。构造体200具有SiO2膜101和Mo膜102，在SiO2膜101的表面按顺序形成有作为绝缘性阻障的Al2O3膜103和作为阻障的TiN膜104。而且，Mo膜102为被蚀刻至中途的状态。作为这样的构造体200，如图3所示，例示了SiO2膜101与Mo膜102交替地层叠于半导体基体100所得到的3D构造中的Mo膜102被经由槽(缝隙)120进行了凹槽蚀刻的状态的构造体。此外，在图2和图3的构造体200中，在Mo膜102和TiN膜104的表面形成有自然氧化膜(MoOx、TiON)。
在步骤ST2中，对具有TiN、以及Mo或W的基板供给含有N2气体和作为蚀刻气体的ClF3气体的处理气体，来蚀刻TiN。例如，在图2、图3所示的Mo膜102被蚀刻之后的构造体200中，对露出的TiN膜104进行蚀刻，成为图4、图5的状态。
在步骤ST2中，处理气体除了含有ClF3气体和N2气体之外，也可以含有氩气(Ar气体)等其它气体。在本实施方式中，使处理气体的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。
下面，对该点进行说明。
明确了在利用含有ClF3气体和N2气体的处理气体来蚀刻TiN时，当想要破坏存在于TiN的表面的氧化膜、即坚硬的TiON来完全去除TiN时，有时在Mo或W产生孔蚀。例如，当对图2的TiN膜104的露出部分完全地进行了蚀刻去除时，有时如图6所示那样在Mo膜102的表面产生孔蚀105。Mo膜102是多晶体，一般来说，多晶体的晶粒间界相比于晶粒自身而言，耐蚀刻性低，蚀刻速率高。因此，推测根据下面的两个机理会产生孔蚀。
第一机理如图7所示。如图7的(a)所示，在Mo膜102中，在多个晶粒110之间存在晶粒间界111。当蚀刻有进展时，如(b)所示，晶粒间界111优先地被蚀刻，通过蚀刻进一步有进展，如(c)所示，晶粒110剥离而产生孔蚀105。第二机理如图8所示。如图8的(a)所示，在沿晶粒间界111形成有缝部113的情况下，当蚀刻有进展时，蚀刻沿该缝部113进展，当蚀刻进一步有进展时，如(c)所示那样成为孔蚀105。实际上，推测孔蚀是这两个机理相结合地产生的。
在本实施方式中，为了抑制这样的孔蚀的产生，降低处理气体的ClF3气体与N2气体的分压比(即，使ClF3气体变少，使N2气体变多)来使Mo或W的晶粒间界氮化。即，使处理气体中的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。通过使晶粒间界氮化，来抑制由ClF3气体进行的蚀刻，从而抑制由于晶粒间界被蚀刻而引起的孔蚀的产生。
优选的是，将处理气体的ClF3气体与N2气体的分压比(ClF3/N2)设为0.026以下，以发挥这样的通过提高晶粒间界的耐蚀刻性得到的孔蚀抑制效果。将ClF3/N2设为0.026以下来提高N2气体相对于ClF3气体的比例，由此Mo或W的晶粒间界的氮化被促进，能够有效地抑制晶粒间界的蚀刻，从而能够抑制孔蚀的产生。
在步骤ST2的TiN的蚀刻中，优选将基板的温度设为20℃～180℃的范围，将腔室内的压力设为0.25Torr～2Torr(33.3Pa～267Pa)的范围。
以往，TiN的蚀刻以湿蚀刻为主流，但根据基板的构造，存在仅通过湿蚀刻无法对应的情况。例如，在如图2、图3所示那样存在Al2O3膜103和TiN膜104的构造的基板S的情况下，当想要通过湿蚀刻来去除TiN膜104时，会蚀刻到Al2O3膜。另外，已知能够利用ClF3气体来对TiN进行干蚀刻，但如上述那样明确了会在共存的Mo、W中产生孔蚀。
对此，在本实施方式中，将蚀刻时的处理气体设为含有ClF3气体和N2气体的气体，并提高N2气体分压，以使ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。由此，能够抑制Mo或W的孔蚀并且无残渣地对TiN进行蚀刻去除。
[第二实施方式]
图9是示出第二实施方式所涉及的蚀刻方法的流程图。
在本实施方式中，首先，与第一实施方式的步骤ST1同样地，准备存在TiN、以及Mo或W的基板(步骤ST11)。接着，利用稀氟酸(DHF)对基板实施预处理(步骤ST12)。接着，与第一实施方式的步骤ST2同样地，向基板供给含有ClF3气体和N2气体的处理气体，来蚀刻TiN(步骤ST13)。
下面，具体地进行说明。
在步骤ST11中，与第一实施方式同样地，基板具有TiN、以及Mo或W，且具有这些TiN、以及Mo或W以在蚀刻处理中与处理气体接触的方式配置的构造。基板只要具有这样的构造即可，并无特别限定，但例示了半导体晶圆。作为蚀刻对象的TiN被用作Mo或W的阻挡膜。关于基板的具体例，也能够与第一实施方式同样地列举图2和图3的构造。
在步骤ST12中，利用DHF来主要去除TiN表面的自然氧化膜(TiON)。此时，Mo的表面的包括自然氧化膜(MoOx)的部分也被除去。通过像这样利用DHF进行预处理，能够抑制下一个步骤ST13的利用处理气体进行的蚀刻处理的孵育时间的偏差来实现工艺的稳定化。
图10是示出在进行DHF预处理之后利用含有ClF3气体和N2气体的处理气体进行了蚀刻的情况下、以及不进行DHF预处理地利用处理气体进行了蚀刻的情况下的TiN和Mo的蚀刻量的图。如该图所示，可知的是，在仅进行利用处理气体的蚀刻的情况下，TiN蚀刻的孵育时间长，但在进行了DHF预处理的情况下，不存在孵育时间而蚀刻有进展。另外，确认到在DHF预处理中Mo的蚀刻也有进展，但只要是60sec以内的短时间就能维持平滑性，不产生孔蚀。由此可知，通过进行DHF预处理，能够消除由孵育时间的偏差导致的工艺的不稳定，具有使工艺稳定化的效果。
在步骤ST13中，与第一实施方式的步骤ST2同样地，对具有TiN、以及Mo或W的基板供给含有N2气体和ClF3气体的处理气体来蚀刻TiN。此时的优选的条件与第一实施方式的步骤ST2相同。即，提高N2气体分压，以使处理气体中的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。此时，优选将处理气体的ClF3气体与N2气体的分压比(ClF3/N2)设为0.026以下。在步骤ST13的TiN的蚀刻中，与第一实施方式的步骤ST2同样地，优选将基板的温度设为20℃～180℃的范围，将腔室内的压力设为0.25Torr～2Torr(33.3Pa～267Pa)的范围。
<蚀刻装置的一例>
接着，对用于实施实施方式所涉及的蚀刻方法的蚀刻装置的一例进行说明。图11是示出蚀刻装置的一例的截面图。
如图11所示，蚀刻装置1具备密闭构造的腔室10。在腔室10的内部设置有将基板S以水平状态载置的载置台12。基板S具有TiN、以及Mo或W，例如具有图2、图3的构造。另外，蚀刻装置1具备控制部15、向腔室10供给蚀刻气体的气体供给机构13以及对腔室10内进行排气的排气机构14。
腔室10由腔室主体21和盖部22构成。腔室主体21具有大致圆筒形状的侧壁部21a和底部21b，腔室主体21在上部具有开口，该开口被盖部22封闭。侧壁部21a与盖部22通过密封构件(未图示)被密闭，从而确保腔室10内的气密性。
盖部22具有构成外侧的盖构件25和嵌入到盖构件25的内侧且以面对载置台12的方式设置的喷淋头26。喷淋头26具有：主体27，其具有呈圆筒状的侧壁27a和上部壁27b；以及喷淋板28，其设置于主体27的底部。在主体27与喷淋板28之间形成有空间29。
在盖构件25和主体27的上部壁27b形成有贯通至空间29的气体导入通路31，该气体导入通路31与后述的气体供给机构13的配管49连接。
在喷淋板28形成有多个气体喷出孔32，从气体喷出孔32向腔室10内的空间喷出被经由配管49及气体导入通路31导入空间29的气体。
在侧壁部21a设置有用于搬入和搬出基板S的搬入搬出口23，该搬入搬出口23能够通过闸阀24进行开闭。
载置台12在俯视时呈大致圆形，被固定在腔室10的底部21b。在载置台12的内部设置有调温部35，该调温部35调节载置台12的温度来控制载置在该载置台12上的基板S的温度。调温部35例如具有将载置台12进行加热的加热器和用于调温介质(例如水等)循环的管路，通过利用控制器(未图示)控制加热器的输出和调温介质的流量，来控制载置台12上的基板S的温度。在载置于载置台12的基板S的附近设置有检测基板S的温度的温度传感器(未图示)。
气体供给机构13供给含有N2气体和作为蚀刻气体的ClF3气体的处理气体。气体供给机构13具有供给ClF3气体的ClF3气体供给源45、供给Ar气体的Ar气体供给源46以及供给N2气体的N2气体供给源47，在这些气体供给源分别连接有ClF3气体供给配管41、Ar气体供给配管42以及N2气体供给配管43的一端。ClF3气体供给配管41、Ar气体供给配管42以及N2气体供给配管43的另一端连接于共同的配管49，配管49与上述的气体导入通路31连接。在ClF3气体供给配管41、Ar气体供给配管42以及N2气体供给配管43分别设置有进行流路的开闭动作和流量控制的流量控制部41a、42a、43a。流量控制部41a、42a、43a例如由开闭阀和质量流量控制器这样的流量控制器构成。
因而，ClF3气体、作为非活性气体的Ar气体及N2气体被从各气体供给源45、46、47经由配管41、42、43、49供给到喷淋头26内，并被从喷淋板28的气体喷出孔32喷出到腔室10内。
排气机构14具有与形成于腔室10的底部21b的排气口51相连的排气配管52，还具有设置于排气配管52的、用于控制腔室10内的压力的自动压力控制阀(APC)53和用于对腔室10内进行排气的真空泵54。
在腔室10的侧壁，以插入到腔室10内的方式设置有高压用和低压用的两个电容压力计(Capacitance manometer)56a、56b，来作为用于测量腔室10内的压力的压力计。基于电容压力计56a、56b的检测值来调整自动压力控制阀(APC)53的开度，从而控制腔室10内的压力。
代表性地，控制部15由计算机构成，具有主控制部，该主控制部具有控制蚀刻装置1的各结构部的CPU。另外，控制部15还具有与主控制部连接的输入装置(键盘、鼠标等)、输出装置(打印机等)、显示装置(显示器等)、存储装置(存储介质)。控制部15的主控制部例如基于内置于存储装置的存储介质或者设置于存储装置的存储介质中存储的处理制程，来控制蚀刻装置1的动作。
在这样的蚀刻装置1中，将基板S搬入到腔室10内并载置于载置台12。通过调温部35将载置台12进行调温，通过载置台12将基板S的温度控制为例如20℃～180℃的范围的预先决定的温度。而且，在向腔室10内供给了Ar气体和/或N2气体的状态下，将腔室10内的压力控制为例如0.25Torr～2Torr(33.3Pa～267Pa)的范围的预先决定的压力。
然后，在基板S的温度和腔室10内的压力稳定了的时间点，向腔室10内供给作为蚀刻气体的ClF3气体。此时，使处理气体中的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。优选的是，将处理气体的ClF3气体与N2气体的分压比(ClF3/N2)设为0.026以下。
通过这样供给处理气体，能够一边抑制Mo或W的孔蚀一边蚀刻TiN。
在蚀刻结束后，利用Ar气体和/或N2气体对腔室10内进行吹扫，之后从腔室10中搬出基板S。
<实验例>
接着，对实验例进行说明。
[实验例1]
首先，关于处理气体的ClF3气体与N2气体的分压比(ClF3/N2)同孔蚀之间的关系进行了实验。
在此，在实际地对形成了TiN膜和Mo膜的基板进行DHF处理之后，利用图11所示的蚀刻装置改变ClF3气体与N2气体的分压比(ClF3/N2)来进行了蚀刻。具体地说，将基板温度设为80℃～100℃，将腔室内的压力设为0.25Torr～2Torr(33.3Pa～267Pa)，并使ClF3气体和N2气体的流量如下面的情况A～D那样发生了变化。在情况A中，将ClF3气体流量设为20sccm，将N2气体流量设为390sccm。此时的分压比(ClF3/N2)为0.0512。在情况B中，将ClF3气体流量设为20sccm，将N2气体流量设为790sccm。此时的分压比(ClF3/N2)为0.0253。在情况C中，将ClF3气体流量设为23sccm，将N2气体流量设为1187sccm。此时的分压比(ClF3/N2)为0.0193。在情况D中，将ClF3气体流量设为26sccm，将N2气体流量设为1584sccm。此时的分压比(ClF3/N2)为0.0164。
在情况A～D的条件下使时间变化为60sec、120sec、150sec、180sec、240sec来进行了蚀刻的结果是，在情况A～C中，蚀刻时间为120sec以上时能够无残渣地蚀刻TiN，在情况D中，蚀刻时间为150sec以上时能够无残渣地蚀刻TiN。
另外，在情况A～D的条件下进行了蚀刻时的Mo膜的状态如下。在分压比(ClF3/N2)为超过0.026的0.0512的情况A中，蚀刻时间为120sec时，如图12的SEM照片所示，产生孔蚀且表面粗糙度大(RMS2.45nm)。与此相对地，在分压比(ClF3/N2)为0.026以下的情况B～D中，在能够无残渣地蚀刻TiN的条件下，得到了在Mo膜上看不到孔蚀的良好的表面状态。具体地说，在情况B的条件下，蚀刻时间为120sec时，如图13的SEM照片所示，在Mo膜上看不到孔蚀，表面粗糙度RMS为1.23nm。在情况C的条件下，蚀刻时间为120sec、150sec时，在Mo膜上看不到孔蚀，150sec时，如图14的SEM照片所示，表面粗糙度RMS成为小至1.07nm的值。在情况D的条件下，蚀刻时间为150sec时，如图15的SEM照片所示，在Mo膜上看不到孔蚀，表面粗糙度RMS成为小至1.05nm的更小的值。
[实验例2]
接着，进行了确认出Mo膜的孔蚀抑制的机理的实验。
在此，准备形成了Mo膜的基板并进行了DHF预处理。而且，准备进行了DHF预处理的状态的样本(样本1)、在进行DHF预处理之后进行了氮化处理的样本(样本2)以及在进行DHF预处理之后进行了氧化处理的样本(样本3)。通过在N2气体气氛中以300℃进行1小时的加热处理来进行氮化处理，通过在O2气体气氛中以300℃进行1小时的加热处理来进行氧化处理。利用AMF测量了这些样本的表面粗糙度和蚀刻量。
接着，利用含有ClF3气体和N2气体的气体对这些样本进行了气体处理。将基板温度设为80℃～100℃、将腔室内的压力设为0.25Torr～2Torr(33.3Pa～267Pa)、将ClF3气体的流量设为23sccm且将N2气体的流量设为1187sccm来进行了气体处理。利用AMF测量了气体处理后的样本的表面粗糙度和蚀刻量。
在图16和图17中分别示出样本1～3的气体处理前后的表面粗糙度RMS的变化和蚀刻量的变化。如图16所示，可知的是，与未进行氮化处理及氧化处理的样本1相比，在进行了氮化处理的样本2中，气体处理前的RMS减少，在进行了氧化处理的样本3中，气体处理前的RMS增加。另外，在气体处理后，样本1～3的RMS均增加了，但存在进行了氮化处理的样本2的增加量小、进行了氧化处理的样本3的增加量大的倾向。如图17所示，气体处理前的蚀刻量在未进行氮化处理及氧化处理的样本1以及进行了氮化处理的样本2中为相同程度，在进行了氧化处理的样本3中，膜由于氧化而膨胀从而增厚。另外，关于气体处理后的蚀刻量，进行了氮化处理的样本2中的蚀刻量比样本1中的该蚀刻量少，进行了氧化处理的样本3中的蚀刻量比样本1中的该蚀刻量多。
另外，利用XPS对进行了氮化处理的样本2进行膜表层的成分分析的结果是，在样本2中，N浓度在气体处理前约为6at％，而在气体处理后约为5at％。另外，在进行了氧化处理的样本3中，O浓度在气体处理前约为70at％，而在气体处理后约为35at％。据此可确认出，Mo的表层通过氮化处理及氧化处理而被氮化及氧化。如上面那样可确认出，Mo膜通过氮化而变得难以蚀刻，通过氧化而变得容易蚀刻。
此结果可谓证实了Mo膜表层的晶粒间界通过氮化而变得难以蚀刻，从而难以产生孔蚀。
<其它应用>
以上对实施方式进行了说明，但应该认为本次公开的实施方式在所有方面均为例示，而非限制性的。上述的实施方式在不脱离所附权利要求书及其主旨的范围内可以以各种方式进行省略、置换、变更。
例如，图2、图3所示的基板的构造例仅为例示，只要是被设置为在蚀刻TiN时Mo或W能够与处理气体接触的基板都能够应用。另外，上述蚀刻装置的构造也仅为例示，能够使用各种结构的装置。另外，示出了将半导体晶圆用作基板的情况，但不限于半导体晶圆，也可以是以LCD(液晶显示器)用基板为代表的FPD(平板显示器)基板、陶瓷基板等其它基板。
附图标记说明
1：蚀刻装置；12：载置台；13：气体供给机构；14：排气机构；15：控制部；35：调温部；100：半导体基体；101：SiO2膜；102：Mo膜；103：Al2O3膜；104：TiN膜；105：孔蚀；120：槽(缝隙)；200：构造体；S：基板。

Claims (8)

1.一种蚀刻方法，包括以下步骤：
准备存在氮化钛、以及钼或钨的基板；以及
向所述基板供给含有ClF3气体和N2气体的处理气体，来蚀刻所述氮化钛，
其中，在所述蚀刻中，使所述处理气体的ClF3气体与N2气体的分压比成为使Mo或W的晶粒间界氮化到抑制孔蚀的产生的程度的值。
2.根据权利要求1所述的蚀刻方法，其中，
将所述处理气体的ClF3气体与N2气体的分压比即ClF3/N2设为0.026以下。
3.一种蚀刻方法，包括以下步骤：
准备存在氮化钛、以及钼或钨的基板；以及
向所述基板供给含有ClF3气体和N2气体的处理气体，来蚀刻所述氮化钛，
其中，在所述蚀刻中，将所述处理气体的ClF3气体与N2气体的分压比即ClF3/N2设为0.026以下。
4.根据权利要求1～3中的任一项所述的蚀刻方法，其中，
在进行所述蚀刻之前还包括以下步骤：利用稀氟酸对所述基板进行预处理。
5.根据权利要求1～4中的任一项所述的蚀刻方法，其中，
所述基板具有钼膜与含硅膜隔着氧化铝膜及氮化钛膜进行层叠、且所述钼膜被蚀刻而露出氮化钛膜的构造。
6.根据权利要求1～5中的任一项所述的蚀刻方法，其中，
所述蚀刻时的温度为20℃～180℃。
7.根据权利要求1～6中的任一项所述的蚀刻方法，其中，
所述蚀刻时的压力为33.3Pa～267Pa。
8.一种蚀刻装置，具备：
腔室，用于其收容基板；
载置台，其在所述腔室内载置所述基板；
气体供给部，其向所述腔室内供给含有ClF3气体和N2气体的处理气体；
排气部，其对所述腔室内进行排气；
调温部，其调节所述载置台上的基板的温度；以及
控制部，
其中，所述控制部控制所述气体供给部、所述排气部以及所述调温部，以进行根据权利要求1～7中的任一项所述的蚀刻方法。
CN202210547963.8A 2021-05-28 2022-05-18 蚀刻方法和蚀刻装置 Pending CN115410916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-089934 2021-05-28
JP2021089934A JP2022182404A (ja) 2021-05-28 2021-05-28 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
CN115410916A true CN115410916A (zh) 2022-11-29

Family

ID=84157356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210547963.8A Pending CN115410916A (zh) 2021-05-28 2022-05-18 蚀刻方法和蚀刻装置

Country Status (4)

Country Link
US (1) US20220384178A1 (zh)
JP (1) JP2022182404A (zh)
KR (1) KR102614387B1 (zh)
CN (1) CN115410916A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616208A (en) * 1993-09-17 1997-04-01 Tokyo Electron Limited Vacuum processing apparatus, vacuum processing method, and method for cleaning the vacuum processing apparatus
KR100445060B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의금속배선형성방법
JP2000200779A (ja) * 1998-10-30 2000-07-18 Toshiba Corp エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材
JP2000216245A (ja) * 1999-01-22 2000-08-04 Nec Corp 半導体装置の製造方法
JP4288767B2 (ja) * 1999-07-07 2009-07-01 東京エレクトロン株式会社 半導体装置の製造方法
KR100336837B1 (ko) * 1999-09-01 2002-05-16 윤종용 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JP4408124B2 (ja) 2006-10-10 2010-02-03 東京エレクトロン株式会社 薄膜形成装置
KR100924879B1 (ko) * 2007-12-24 2009-11-02 주식회사 동부하이텍 Ｍｉｍ 구조 커패시터 제조방법
US7691701B1 (en) * 2009-01-05 2010-04-06 International Business Machines Corporation Method of forming gate stack and structure thereof
KR20130049507A (ko) * 2011-11-04 2013-05-14 동우 화인켐 주식회사 질화 티탄막 식각액 조성물 및 이를 이용한 질화 티탄막의 식각방법
JP6009513B2 (ja) * 2014-09-02 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7195106B2 (ja) * 2018-10-12 2022-12-23 東京エレクトロン株式会社 成膜方法及び基板処理システム

Also Published As

Publication number Publication date
KR102614387B1 (ko) 2023-12-15
US20220384178A1 (en) 2022-12-01
KR20220161184A (ko) 2022-12-06
JP2022182404A (ja) 2022-12-08

Similar Documents

Publication Publication Date Title
JP6416679B2 (ja) タングステン膜の成膜方法
KR102282188B1 (ko) 에칭 방법 및 에칭 장치
JP3725100B2 (ja) 成膜方法
US9613823B2 (en) Etching method and storage medium
JP4890025B2 (ja) エッチング方法及び記録媒体
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US20150099373A1 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
TW201824387A (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
WO2014171214A1 (ja) エッチング方法
TW201903828A (zh) 氧化膜去除方法及去除裝置、接觸部形成方法及接觸部形成系統、以及記憶媒體
TW202100804A (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
JP2010177382A (ja) 成膜方法及びプラズマ成膜装置
KR20220020205A (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
JP2022020363A (ja) エッチング方法およびエッチング装置
JP2015073035A (ja) エッチング方法
CN115410916A (zh) 蚀刻方法和蚀刻装置
JP2011100962A (ja) 成膜方法及びプラズマ処理装置
JP5560589B2 (ja) 成膜方法及びプラズマ成膜装置
KR20230057348A (ko) 에칭 방법
WO2021117368A1 (ja) エッチング方法およびエッチング装置
JP6211941B2 (ja) 成膜方法および成膜装置
JP7486398B2 (ja) エッチング方法およびエッチング装置
KR20230067944A (ko) 기판처리방법
KR20240112957A (ko) 가스 처리 방법 및 가스 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination