CN115394638A - 半导体器件的制造方法及半导体器件 - Google Patents

半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN115394638A
CN115394638A CN202211029354.XA CN202211029354A CN115394638A CN 115394638 A CN115394638 A CN 115394638A CN 202211029354 A CN202211029354 A CN 202211029354A CN 115394638 A CN115394638 A CN 115394638A
Authority
CN
China
Prior art keywords
oxide layer
semiconductor substrate
semiconductor device
doped
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211029354.XA
Other languages
English (en)
Inventor
付志强
施剑华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202211029354.XA priority Critical patent/CN115394638A/zh
Publication of CN115394638A publication Critical patent/CN115394638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请公开了一种半导体器件的制造方法及半导体器件。其中，该半导体器件的制造方法包括提供一半导体衬底；在半导体衬底上形成第一氧化层；对半导体衬底进行掺杂氧化，以在半导体衬底和第一氧化层之间生成掺杂氧化层；在掺杂氧化层和半导体衬底之间形成第二氧化层。本方案可以控制氮元素在栅氧化层中的分布。

Description

半导体器件的制造方法及半导体器件
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体的制造方法及半导体器件。
背景技术
随着集成电路的发展，金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOS)器件广泛应用于平板显示驱动、电源管理、功率器件等领域。而栅氧化层是MOS器件中至关重要的一道氧化层，其质量的好坏对于MOS器件的开关速度、功耗效率以及可靠性有着重大的影响。
随着半导体不断的发展，传统单纯的二氧化硅栅氧化层已经不能满足超大规模集成电路的要求。从而出现了在二氧化硅中进行氮的掺杂的技术，这种技术可以有效降低栅氧化层的等效电学厚度以及同等偏压下的漏电流的水平，且在二氧化硅中掺氮可以有效减少栅氧化层中的缺陷密度，提高杂质扩散的势垒。
然而，目前掺氮栅氧化层的生长工艺难以控制氮元素在栅氧化层中的分布，容易对半导体器件中的其他膜层造成影响，从而导致半导体器件容易出现各种缺陷。可见，目前的栅氧化层存在可靠性较低的问题。
发明内容
本申请实施例提供一种半导体器件的制造方法及半导体，可以控制氮元素在栅氧化层中的分布。
第一方面，本申请提供一种导体器件的制造方法，包括：
提供一半导体衬底；
在所述半导体衬底上形成第一氧化层；
对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层；
在所述掺杂氧化层和所述半导体衬底之间形成第二氧化层。
在本申请提供的半导体器件的制造方法中，在所述提供一半导体衬底之后，所述在所述半导体衬底上形成第一氧化层之前，还包括：
采用湿法清洗工艺对所述半导体衬底进行清洗。
在本申请提供的半导体器件的制造方法中，所述对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层，包括：
向炉管通入具有目标元素的掺杂气体，并通过掺杂氧化工艺对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层。
在本申请提供的半导体器件的制造方法中，所述掺杂气体包括氮氧化物。
在本申请提供的半导体器件的制造方法中，所述掺杂气体包括N2O和/或NO。
在本申请提供的半导体器件的制造方法中，所述掺杂氧化工艺的时长为0.1min～100min。
在本申请提供的半导体器件的制造方法中，所述第一氧化层的厚度为
Figure BDA0003816534980000021
在本申请提供的半导体器件的制造方法中，所述第二氧化层的厚度为
Figure BDA0003816534980000022
在本申请提供的半导体器件的制造方法中，所述半导体衬底的材料为硅。
第二方面，本申请提供了一种半导体器件，采用上述半导体器件的制造方法制成，所述半导体器件包括：
半导体衬底；
栅氧化层，所述栅氧化层设置于所述半导体衬底上，所述栅氧化层包括第一氧化层、掺杂氧化层和第二氧化层，所述掺杂氧化层位于所述第一氧化层和所述第二氧化层之间，所述第二氧化层位于靠近所述半导体衬底的一侧，所述掺杂氧化层中掺杂有目标元素。
综上，本申请提供的导体器件的制造方法包括提供一半导体衬底；在所述半导体衬底上形成第一氧化层；对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层；在所述掺杂氧化层和所述半导体衬底之间形成第二氧化层。本方案可以控制氮元素在栅氧化层中的分布。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的半导体器件的制造方法的流程示意图。
图2-图4是本申请提供的半导体器件的中间件的结构示意图。
图5是本申请实施例提供的半导体器件的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
以下对本申请涉及的实施例进行具体描述，需要说明的是，在本申请中对实施例的描述顺序不作为对实施例优先顺序的限定。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参阅图1，图1是本申请提供的半导体器件的制造方法的流程示意图。该半导体器件的制造流程如图2-图5所示，该半导体器件的制造方法具体可以如下：
101、提供一半导体衬底10。
在一些实施例中，半导体衬底10的材料可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P元素形成N型导电的半导体衬底，也可以在单晶硅中注入B元素形成P型导电的半导体衬底。在本实施例中，该半导体衬底10为硅片(wafer)。也即，该半导体衬底10的材料为硅。
102、在半导体衬底10上形成第一氧化层21。
具体的，可以采用热氧化工艺、沉积工艺、湿法氧化工艺在半导体衬底10上形成第一氧化层21。在本实施例中，该第一氧化层21是采用热氧化工艺，对半导体衬底10进行氧化而形成。
需要说明的是，热氧化可以是干氧氧化(氧气氧化)或者湿氧氧化(水汽氧化)。在本实施例中，采用炉管工艺进行热氧化工艺。
其中，炉管为半导体制程中广泛应用的热处理设备。可以应用于扩散工艺(diffusion)、阱区驱入工艺(drive-in)、氧化工艺(oxidation)、沉积工艺(deposition)和烧结生产工艺(sintering)等制程。炉管可以分为水平式和垂直式两种，在本实施例中，不对其进行限制。
可以理解的是，对于硅而言，只要在温度高于或等于1050℃的炉管中，通入氧气或水汽，自然可以将硅的表面予以氧化，生长干氧层或湿氧层。
本实施例中，炉管工艺指的是将硅置于温度高于或等于1050℃的炉管中，并通入氧气或水汽，使得硅表面发生氧化，生成二氧化硅。第一氧化层21也即二氧化硅层。
其中，该第一氧化层21的厚度为
Figure BDA0003816534980000041
需要说明的是，该第一氧化层21的厚度包括
Figure BDA0003816534980000042
和
Figure BDA0003816534980000043
在具体实施过程中，该第一氧化层21的厚度可以根据实际需求进行调整。比如，该第一氧化层21的厚度可以为
Figure BDA0003816534980000051
Figure BDA0003816534980000052
等。
可以理解的是，第一氧化层21的厚度与炉管工艺正相关。炉管工艺的时长越长，第一氧化层21的厚度越厚。
可以理解的是，在将半导体衬底10置入炉管之前，该半导体衬底10的表面会具有自然氧化层、表面颗粒、金属离子等。若直接将该半导体衬底10置入炉管进行氧化，该半导体衬底10的表面会形成多种氧化物，导致第一氧化层21不纯净。并且，半导体衬底10的表面具有颗粒，容易导致第一氧化层21的表面不平整，出现氧化层缺陷或缺失的情况，严重影响第一氧化层21的可靠性。
为了解决以上问题，在在将半导体衬底10置入炉管之前，可以采用湿法清洗工艺对该半导体衬底10进行清洗。例如，采用化学试剂依次对半导体衬底10进行清洗，以去除半导体衬底10表面的自然氧化层、表面颗粒、金属离子等。
103、对半导体衬底10进行掺杂氧化，以在半导体衬底10和第一氧化层21之间生成掺杂氧化层23。
具体的，向炉管通入具有目标元素的掺杂气体，并通过掺杂氧化工艺对半导体衬底10进行掺杂氧化，从而半导体衬底10和第一氧化层21之间生成掺杂氧化层23。
其中，该掺杂气体可以为氧氮化物。比如，该掺杂气体可以为N2O、NO或N2O和NO的混合气体。
在具体实施过程中，在通过掺杂氧化工艺对半导体衬底10进行掺杂氧化时，目标元素和氧气会与半导体衬底10发生化学反应，在半导体衬底10和第一氧化层21之间形成掺杂氧化层23。比如，当该掺杂气体为N2O、NO或N2O和NO的混合气体，半导体衬底为硅时，该掺杂氧化层23为氮氧化硅层。
需要说明的是，传统单纯的二氧化硅栅氧化层已经不能满足超大规模集成电路的要求。从而出现了在二氧化硅中进行氮的掺杂的技术，这种技术可以有效降低栅氧化层的等效电学厚度以及同等偏压下的漏电流的水平。并且，在二氧化硅中掺氮可以有效减少栅氧化层中的缺陷密度，提高杂质扩散的势垒。对于n型衬底、p沟道，靠空穴的流动运送电流的MOS管(positive MOS，PMOS)来说，掺氮还可以抑制衬底硼掺杂的扩散，从而半导体增加器件的可靠性。
需要说明的是，该掺杂氧化工艺的时长可以为0.1min～100min。在具体实施过程中，该掺杂氧化工艺的时长可以根据实际需求进行调整。比如，该掺杂氧化工艺的时长可以为0.1min、1min、5min、15min、50min、80min、100min等。可以理解的是，该掺杂氧化工艺的时长与掺杂氧化层23中氮元素的含量正相关。掺杂氧化工艺的时长越长，掺杂氧化层23中氮元素的含量越高。因此，在本实施例中，可以通过控制掺杂氧化工艺的时长和/或通过炉管内的掺杂气体的体积对掺杂氧化层23中氮元素的含量进行控制。
在一些实施例中，掺杂氧化层23中也可以根据实际需求掺杂其他元素。比如，磷离子、砷、碳或硼等。
104、在掺杂氧化层23和半导体衬底10之间形成第二氧化层22。
具体的，可以采用炉管工艺在掺杂氧化层23和半导体衬底10之间形成第二氧化层22。在本实施例中，在掺杂氧化工艺结束之后，可以继续通过炉管工艺对半导体衬底10进行氧化，从而得到第二氧化层22。
其中，该第二氧化层22的厚度为
Figure BDA0003816534980000061
需要说明的是，该第二氧化层22的厚度包括
Figure BDA0003816534980000062
和
Figure BDA0003816534980000063
在具体实施过程中，该第二氧化层22的厚度可以根据实际需求进行调整。比如，该第二氧化层22的厚度可以为
Figure BDA0003816534980000064
Figure BDA0003816534980000065
等。
可以理解的是，第二氧化层22的厚度与炉管工艺正相关。炉管工艺的时长越长，第二氧化层22的厚度越厚。
在具体实施过程中，可以对栅氧化层20的厚度进行预设，当栅氧化层20达到目标值时，终止炉管工艺。可以理解的是，栅氧化层20包括第一氧化层21、掺杂氧化层23和第二氧化层22。
综上，本申请提供的半导体器件的制造方法包括提供一半导体衬底10；在衬底上形成第一氧化层21；对半导体衬底10进行掺杂氧化，以在半导体衬底10和第一氧化层21之间生成掺杂氧化层23；在掺杂氧化层23和半导体衬底10之间形成第二氧化层22。
可以理解的是，在本方案中，栅氧化层20中氮元素的含量即掺杂氧化层23中氮元素的含量。也即，本申请提供的半导体器件的制造方法可以通过控制掺杂氧化层23中氮元素的含量对栅氧化层20中氮元素的含量进行控制。
需要说明的是，目前在二氧化硅中掺杂氮的方式通常是先通过炉管热氧的方式生长一层二氧化硅，再使用氮氧化物进行氧化掺氮，这种方法的缺点就是掺杂的氮元素容易积聚在栅氧化层和沟道的界面处，对沟道的载流子迁移速度产生负面影响。
而本申请可以通过控制第二氧化层22的厚度对氮元素与栅氧化层和沟道的交界处的距离进行控制，使得掺杂的氮元素远离栅氧化层和沟道的交界处，避免氮元素积聚在栅氧化层和沟道的交界处，对沟道的载流子迁移速度产生负面影响。也即，本方案可以对氮元素的分布进行控制，降低氮元素对半导体器件中的其他膜层的影响，从而提高栅氧化层20的可靠性。
请参阅图5，图5是本申请提供的半导体器件的结构示意图。该半导体器件可以包括半导体衬底10和栅氧化层20。
其中，栅氧化层20设置于半导体衬底10上。栅氧化层20包括第一氧化层21、掺杂氧化层23和第二氧化层22，掺杂氧化层23位于第一氧化层21和第二氧化层22之间，第二氧化层22位于靠近半导体衬底10的一侧。掺杂氧化层23中掺杂有目标元素。
其中，该目标元素为氮元素。
在具体实施过程中，在通过掺杂氧化工艺对半导体衬底10进行掺杂氧化时，目标元素和氧气会与半导体衬底10发生化学反应，在半导体衬底10和第一氧化层21之间形成掺杂氧化层23。比如，当该掺杂气体为N2O、NO或N2O和NO的混合气体，半导体衬底为硅时，该掺杂氧化层23为氮氧化硅层。
可以理解的是，在本方案中，栅氧化层20中氮元素的含量即掺杂氧化层23中氮元素的含量。也即，本申请提供的半导体器件的制造方法可以通过控制掺杂氧化层23中氮元素的含量对栅氧化层20中氮元素的含量进行控制。
需要说明的是，目前在二氧化硅中掺杂氮的方式通常是先通过炉管热氧的方式生长一层二氧化硅，再使用氮氧化物进行氧化掺氮，这种方法的缺点就是掺杂的氮元素容易积聚在栅氧化层和沟道的界面处，对沟道的载流子迁移速度产生负面影响。
而本申请可以通过控制第二氧化层22的厚度对氮元素与栅氧化层20和沟道的交界处的距离进行控制，使得掺杂的氮元素远离栅氧化层20和沟道的交界处，避免氮元素积聚在栅氧化层20和沟道的交界处，对沟道的载流子迁移速度产生负面影响。也即，本方案可以对氮元素的分布进行控制，降低氮元素对半导体器件中的其他膜层的影响，从而提高栅氧化层20的可靠性。
该半导体器件的具体制程可参见上述半导体器件的制造方法中的各个实施例，在此不作赘述。需要说明的是，其中名词的含义与上述半导体器件的制造方法中相同，具体实现细节可以参考方法实施例中的说明。
以上对本申请所提供的半导体器件的制造方法及半导体进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供一半导体衬底；
在所述半导体衬底上形成第一氧化层；
对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层；
在所述掺杂氧化层和所述半导体衬底之间形成第二氧化层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述提供一半导体衬底之后，所述在所述半导体衬底上形成第一氧化层之前，还包括：
采用湿法清洗工艺对所述半导体衬底进行清洗。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层，包括：
向炉管通入具有目标元素的掺杂气体，并通过掺杂氧化工艺对所述半导体衬底进行掺杂氧化，以在所述半导体衬底和所述第一氧化层之间生成掺杂氧化层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述掺杂气体包括氮氧化物。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述掺杂气体包括N2O和/或NO。
6.如权利要求3所述的半导体器件的制造方法，其特征在于，所述掺杂氧化工艺的时长为0.1min～100min。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一氧化层的厚度为
Figure FDA0003816534970000011
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二氧化层的厚度为
Figure FDA0003816534970000012
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体衬底的材料为硅。
10.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至9中任一项所述半导体器件的制造方法制成，所述半导体器件包括：
半导体衬底；
栅氧化层，所述栅氧化层设置于所述半导体衬底上，所述栅氧化层包括第一氧化层、掺杂氧化层和第二氧化层，所述掺杂氧化层位于所述第一氧化层和所述第二氧化层之间，所述第二氧化层位于靠近所述半导体衬底的一侧，所述掺杂氧化层中掺杂有目标元素。
CN202211029354.XA 2022-08-25 2022-08-25 半导体器件的制造方法及半导体器件 Pending CN115394638A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029354.XA CN115394638A (zh) 2022-08-25 2022-08-25 半导体器件的制造方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029354.XA CN115394638A (zh) 2022-08-25 2022-08-25 半导体器件的制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN115394638A true CN115394638A (zh) 2022-11-25

Family

ID=84123363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029354.XA Pending CN115394638A (zh) 2022-08-25 2022-08-25 半导体器件的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN115394638A (zh)

Similar Documents

Publication Publication Date Title
EP2006894B1 (en) Method for producing a semiconductor device
US6852610B2 (en) Semiconductor device and method for manufacturing the same
KR101932897B1 (ko) 고상 확산에 의해 극히 얕은 도핑 영역을 형성하기 위한 방법
KR19990013112A (ko) 모스 트랜지스터 및 그 제조방법
US20160380071A1 (en) Igbt manufacturing method
US6365475B1 (en) Method of forming a MOS transistor
KR101562955B1 (ko) 반도체 구조에 물질층을 형성하는 방법
JPH10256539A (ja) 半導体装置及びその製造方法
US6753232B2 (en) Method for fabricating semiconductor device
US8283733B2 (en) Semiconductor devices with gate electrodes and with monocrystalline silicon regions that contain atoms of nitrogen and one or more of chlorine, bromine, sulfur, fluorine, or phosphorus
CN115394638A (zh) 半导体器件的制造方法及半导体器件
CN115064437B (zh) 半导体器件的制造方法及半导体器件
US7666763B2 (en) Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method
Ban et al. A Low‐Thermal‐Budget In Situ Doped Multilayer Silicon Epitaxy Process for MOSFET Channel Engineering
JP2006080273A (ja) 炭化珪素半導体装置及びその製造方法
CN101364539A (zh) 栅层的制造方法、半导体器件的制造方法和半导体结构
US7138688B2 (en) Doping method and semiconductor device fabricated using the method
CN103367146B (zh) 半导体装置的制作方法
CN102543704B (zh) 栅极氧化层的形成方法
CN117558762B (zh) 一种沟槽型mosfet及制备方法
US20230207692A1 (en) High voltage semiconductor device including buried oxide layer
CN1207759C (zh) 一种防止mos晶体管发生栅极贫化现象的方法
KR20000001261A (ko) 이피롬 셀 형성방법
Moravvej-Farshi et al. Novel NMOS transistors with near-zero depth conductor/thin insulator/semiconductor (CIS) source and drain junctions
JP2002329871A (ja) 縦型短チャネル絶縁ゲート静電誘導トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination