CN115064437B - 半导体器件的制造方法及半导体器件 - Google Patents
半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN115064437B CN115064437B CN202210996055.7A CN202210996055A CN115064437B CN 115064437 B CN115064437 B CN 115064437B CN 202210996055 A CN202210996055 A CN 202210996055A CN 115064437 B CN115064437 B CN 115064437B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- semiconductor device
- undoped
- doped
- preset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 86
- 239000000758 substrate Substances 0.000 claims abstract description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 82
- 229910052757 nitrogen Inorganic materials 0.000 claims description 43
- 238000000137 annealing Methods 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000009826 distribution Methods 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体器件的制造方法及半导体器件。其中，该半导体器件的制造方法包括提供一半导体衬底；在衬底上形成未掺杂氧化层；对未掺杂氧化层进行元素掺杂，得到具有目标元素的掺杂氧化层；在掺杂氧化层和衬底之间形成未掺杂氧化层；判断栅氧化层的厚度和所述目标元素的浓度是否分别达到第一预设值和第二预设值，栅氧化层包括未掺杂氧化层和掺杂氧化层；若否，则返回执行对未掺杂氧化层进行元素掺杂，得到掺杂氧化层的步骤，直至栅氧化层的厚度和目标元素的浓度分别达到第一预设值和第二预设值。本方案可以提高栅氧化层的可靠性。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体的制造方法及半导体器件。
背景技术
随着集成电路的发展，金属-氧化物-半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOS）器件广泛应用于平板显示驱动、电源管理、功率器件等领域。而栅氧化层是MOS器件中至关重要的一道氧化层，其质量的好坏对于MOS器件的开关速度、功耗效率以及可靠性有着重大的影响。
随着半导体不断的发展，传统单纯的二氧化硅栅氧化层已经不能满足超大规模集成电路的要求。从而出现了在二氧化硅中掺杂氮的技术，这种技术可以有效降低栅氧化层的等效电学厚度以及同等偏压下的漏电流的水平，且在二氧化硅中掺氮可以有效减少栅氧化层中的缺陷密度，提高杂质扩散的势垒。
然而，目前掺氮栅氧化层的生长工艺难以控制氮元素在栅氧化层中的分布，氮元素分布在栅氧化层20与衬底10的界面，降低了沟道载流子的迁移率，从而严重影响半导体器件的电学特性。也即，栅氧化层的可靠性较低。
发明内容
本申请实施例提供一种半导体器件的制造方法及半导体，可以提高栅氧化层的可靠性。
第一方面，本申请提供一种导体器件的制造方法，包括：
提供一半导体衬底；
在所述衬底上形成未掺杂氧化层；
对所述未掺杂氧化层进行元素掺杂，得到掺杂氧化层；
在所述掺杂氧化层和所述衬底之间形成未掺杂氧化层；
判断栅氧化层的厚度和所述目标元素的浓度是否分别达到第一预设值和第二预设值，所述栅氧化层包括所述未掺杂氧化层和掺杂氧化层；
若否，则返回执行对所述未掺杂氧化层进行元素掺杂，得到掺杂氧化层的步骤，直至所述栅氧化层的厚度和所述目标元素的浓度分别达到所述第一预设值和所述第二预设值。
在本申请提供的半导体器件的制造方法中，所述对所述未掺杂氧化层进行元素掺杂，得到掺杂氧化层，包括：
在具有所述目标元素的掺杂气体氛围下，通过高温退火工艺对所述未掺杂氧化层进行元素掺杂，得到具有所述目标元素的掺杂氧化层。
在本申请提供的半导体器件的制造方法中，所述目标元素包括氮、磷、砷、碳或硼。
在本申请提供的半导体器件的制造方法中，所述掺杂气体包括N2O、NO、NH3或N2。
在本申请提供的半导体器件的制造方法中，每一次所述高温退火工艺的时长为0.1min~100min。
在本申请提供的半导体器件的制造方法中，单次形成的所述未掺杂氧化层的厚度为10Å~1000Å。
在本申请提供的半导体器件的制造方法中，所述掺杂氧化层的厚度为10Å~1000Å。
在本申请提供的半导体器件的制造方法中，所述预设值为20Å~2000Å。
第二方面，本申请提供了一种半导体器件，采用上述半导体器件的制造方法制成，所述半导体器件包括：
半导体衬底；
栅氧化层，所述栅氧化层设置于所述半导体衬底上，所述栅氧化层包括未掺杂氧化层和至少一层掺杂氧化层，所述未掺杂氧化层位于所述掺杂氧化层和所述半导体衬底之间，所述掺杂氧化层掺杂有目标元素。
在本申请提供的半导体器件中，所述目标元素包括氮、磷、砷、碳或硼。
综上，本申请提供的导体器件的制造方法包括提供一半导体衬底；在所述衬底上形成未掺杂氧化层；对所述未掺杂氧化层进行元素掺杂，得到掺杂氧化层；在所述掺杂氧化层和所述衬底之间形成未掺杂氧化层；判断栅氧化层的厚度和所述目标元素的浓度是否分别达到第一预设值和第二预设值，所述栅氧化层包括所述未掺杂氧化层和掺杂氧化层；若否，则返回执行对所述未掺杂氧化层进行元素掺杂，得到掺杂氧化层的步骤，直至所述栅氧化层的厚度和所述目标元素的浓度分别达到所述第一预设值和所述第二预设值。本方案可以提高栅氧化层的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的半导体器件的制造方法的流程示意图。
图2-图4是本申请提供的半导体器件的中间件的结构示意图。
图5是本申请实施例提供的半导体器件的结构示意图。
图6是本申请实施例提供的半导体器件的另一结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
以下对本申请涉及的实施例进行具体描述，需要说明的是，在本申请中对实施例的描述顺序不作为对实施例优先顺序的限定。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参阅图1，图1是本申请提供的半导体器件的制造方法的流程示意图。该半导体器件的制造方法具体可以如下：
101、提供一半导体衬底10。
在一些实施例中，半导体衬底10的材料可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P元素形成N型导电的半导体衬底，也可以在单晶硅中注入B元素形成P型导电的半导体衬底。在本实施例中，该半导体衬底10为硅片（wafer）。也即，该半导体衬底10的材料为硅。
102、在半导体衬底10上形成未掺杂氧化层21。
具体的，可以采用热氧化工艺、沉积工艺或湿法氧化工艺在半导体衬底10上形成未掺杂氧化层21。在本实施例中，该未掺杂氧化层21是采用热氧化工艺，对半导体衬底10进行氧化而形成。
需要说明的是，热氧化可以是干氧氧化(氧气氧化）或者湿氧氧化（水汽氧化）。在本实施例中，采用炉管工艺进行热氧化工艺。
其中，炉管为半导体制程中广泛应用的热处理设备。可以应用于扩散工艺（diffusion）、阱区驱入工艺（drive-in）、氧化工艺（oxidation）、沉积工艺（deposition）和烧结生产工艺（sintering）等制程。炉管可以分为水平式和垂直式两种，在本实施例中，不对其进行限制。
可以理解的是，对于硅而言，只要在温度高于或等于1050℃的炉管中，通入氧气或水汽，自然可以将硅的表面予以氧化，生长干氧层或湿氧层。
本实施例中，炉管工艺指的是将硅置于温度高于或等于1050℃的炉管中，并通入氧气或水汽，使得硅表面发生氧化，生成二氧化硅。未掺杂氧化层21也即二氧化硅层。
其中，该未掺杂氧化层21的厚度为10Å~1000Å。需要说明的是，该未掺杂氧化层21的厚度包括10Å和1000Å。在具体实施过程中，该未掺杂氧化层21的厚度可以根据实际需求进行调整。比如，该未掺杂氧化层21的厚度可以为10Å、20Å、50Å、100Å、200Å、500Å、800Å、1000Å等。
可以理解的是，未掺杂氧化层21的厚度与采用炉管工艺的时长正相关。采用炉管工艺的时长越长，未掺杂氧化层21的厚度越厚。
可以理解的是，在将半导体衬底10置入炉管之前，该半导体衬底10的表面会具有自然氧化层、表面颗粒、金属离子等。若直接将该半导体衬底10置入炉管进行氧化，该半导体衬底10的表面会形成多种氧化物，导致未掺杂氧化层21不纯净。并且，半导体衬底10的表面具有颗粒，容易导致未掺杂氧化层21的表面不平整，出现氧化层缺陷或缺失的情况，严重影响未掺杂氧化层21的可靠性。
为了解决以上问题，在在将半导体衬底10置入炉管之前，可以采用湿法清洗工艺对该半导体衬底10进行清洗。例如，采用化学试剂依次对半导体衬底10进行清洗，以去除半导体衬底10表面的自然氧化层、表面颗粒、金属离子等。
103、对未掺杂氧化层21进行元素掺杂，得到具有目标元素的掺杂氧化层22。
在一些实施例中，该目标元素可以包括氮、磷、砷、碳或硼等。元素掺杂的方式有多种，比如，真空腔室（chamber）工艺、等离子体注入工艺和高温退火工艺等。
需要说明的是，本实施例采用的元素掺杂方式为高温退火工艺。目标元素为氮。掺杂气体包括N2O、NO、NH3或N2等。
具体的，可以在具有目标元素的掺杂气体氛围下，通过高温退火工艺对未掺杂氧化层21进行元素掺杂，得到具有目标元素的掺杂氧化层22。
比如，可以采用炉管高温退火工艺，向炉管通入具有目标元素的掺杂气体，并通过高温退火工艺对未掺杂氧化层21进行元素掺杂。需要说明的是，本实施例采用的炉管为快速退火炉(Rapid Thermal Oxidation，RTO)。
需要说明的是，传统单纯的二氧化硅栅氧化层已经不能满足超大规模集成电路的要求。从而出现了在二氧化硅中进行氮的掺杂的技术，这种技术可以有效降低栅氧化层的等效电学厚度以及同等偏压下的漏电流的水平。并且，在二氧化硅中掺氮可以有效减少栅氧化层中的缺陷密度，提高杂质扩散的势垒。对于n型衬底、p沟道，靠空穴的流动运送电流的MOS管（Positive MOS，PMOS）来说，掺氮还可以抑制衬底硼掺杂的扩散，从而增加半导体器件的可靠性。
需要说明的是，该高温退火工艺的时长可以为0.1min~100min。在具体实施过程中，该高温退火工艺的时长可以根据实际需求进行调整。比如，该高温退火工艺的时长可以为0.1min、1min、5min、15min、50min、80min、100min等。可以理解的是，该高温退火工艺的时长与掺杂氧化层22中氮元素的含量正相关。高温退火工艺的时长越长，掺杂氧化层22中氮元素的含量越高。因此，在本实施例中，可以通过控制高温退火工艺的时长和/或通过炉管内的掺杂气体的体积对掺杂氧化层22中氮元素的含量进行控制。
104、在掺杂氧化层22和半导体衬底10之间形成未掺杂氧化层21。
具体的，可以采用炉管工艺在元素掺杂后的掺杂氧化层22和半导体衬底10之间形成未掺杂氧化层21。在本实施例中，在高温退火工艺结束之后，可以继续通过炉管工艺对半导体衬底10进行氧化，从而得到新的未掺杂氧化层21。
105、判断栅氧化层20的厚度和目标元素的浓度是否分别达到第一预设值和第二预设值，栅氧化层20包括未掺杂氧化层21和掺杂氧化层22。
可以理解的是，判断栅氧化层20的厚度和目标元素的浓度是否分别达到第一预设值和第二预设值，即为判断栅氧化层20的厚度是否达到第一预设值，并且栅氧化层20中的目标元素的浓度是否达到第二预设值。
如图6所示，栅氧化层20包括未掺杂氧化层21和至少一层掺杂氧化层22。栅氧化层20的厚度即为未掺杂氧化层21的厚度与掺杂氧化层22的厚度之和。栅氧化层20中的目标元素的浓度即为所有掺杂氧化层22中目标元素的浓度之和。
其中，该第一预设值可以为20Å-2000Å。在具体实施过程中，该第一预设值可以根据实际需求进行调整。比如，该第一预设值可以为20Å、50Å、100Å、200Å、500Å、800Å、1000Å、1500Å、2000Å等。需要说明的是，该第二预设值也可以根据实际需求进行设定。
需要说明的是，判断该栅氧化层20厚度和目标元素的浓度的方式有多种，可以根据具体情况选择相应的测试方法。比如，可以采用光谱式椭偏仪对该栅氧化层20的厚度进行测试，采用能谱仪对该栅氧化层20中目标元素的浓度进行测试。
106、若否，则返回执行步骤104，直至栅氧化层20的厚度和目标元素的浓度分别达到第一预设值和第二预设值。
需要说明的是，通过炉管在未掺杂氧化层21中掺杂氮的技术虽然可以通过控制高温退火工艺的时长和/或通过炉管内的掺杂气体的体积对掺杂氧化层22中氮元素的含量进行控制。但是，未掺杂氧化层21对氮元素的吸收量是不确定的，并且，高温退火工艺的时长越长，其成本越高。因此上述方式仅仅在一定程度上可以增加掺杂氧化层22中氮元素的含量。
目前，可以通过先进的真空腔室（chamber）工艺和等离子体的方式对氧化层进行氮的注入实现掺杂，从而实现高浓度的掺杂，并可以使其掺杂的氮元素分布在栅氧层的表面，缺点就是机台的成本较高，生产速率较慢。
本方案可以通过采用多步氧化和高温退火工艺的方法提升栅氧化层20中氮元素的含量。与现有通过先进的真空腔室（chamber）工艺和等离子体的方式对氧化层进行氮的注入实现掺杂，从而实现高浓度的掺杂的方式相比，本方案的成本更低。在具体实施过程中，返回执行步骤103和步骤104的次数越多，掺杂氧化层22的数量越多，栅氧化层20中氮元素的含量越高。也即，每次形成未掺杂氧化层21的厚度越小越好。
需要说明的是，对于在栅氧化层20中掺入氮元素，通常的制备工艺是让栅氧化层20在含有NO(或N2O) 的气氛中生长，或者把生长完后的栅氧化层20在NO(或N2O或N2)气体中退火，从而让这些气体中的N元素扩散进栅氧化层20。但是，这些制备工艺的缺点是不能有效控制氮元素在栅氧化层20中的分布，其浓度峰值总是分布在靠近栅氧化层20与衬底10的界面，降低了沟道载流子的迁移率，从而严重影响半导体器件的电学特性。
对此，本申请利用快速退火炉能够很精确地控制元素扩散的特性，采用多步氧化和高温退火工艺的方法，一层一层地生长出氮元素分布符合需求的掺杂氧化层22，精确地控制栅氧化层20层的厚度。与此同时，也精确控制氮元素在栅氧化层20层中的分布，使其符合较理想的浓度分布曲线。
需要说明的是，在具体实施过程中，存在栅氧化层20的厚度和目标元素的浓度之中的其中一种达到预设值的情况。比如，栅氧化层20的厚度达到第一预设值，但是目标元素的浓度未达到第二预设值。此时，表明本次实验不合理，需要重新对形成栅氧化层20的步骤进行细化。
也即，与上次实验相比，本次实验需要将每次形成未掺杂氧化层21的厚度调小，使得返回执行步骤103和步骤104的次数增加，从而增加栅氧化层20中目标元素的浓度。直至栅氧化层20的厚度和目标元素的浓度分别达到第一预设值和第二预设值，表明本次实验成功。此时，可以将本次实验的参数作为之后半导体器件制造时采用的具体参数，从而形成可靠的半导体器件。
可以理解的是，当栅氧化层20的厚度未达到第一预设值，但是目标元素的浓度达到第二预设值时，可以直接在掺杂氧化层22和半导体衬底10之间形成所需厚度的未掺杂氧化层21。
需要说明的是，半导体衬底10、未掺杂氧化层21、掺氮后的未掺杂氧化层21、掺杂氧化层22、栅氧化层20的具体结构可以参阅图2、图3、图4、图5和图6。
综上，本申请提供的半导体器件的制造方法包括提供一半导体衬底10；在衬底上形成未掺杂氧化层21；对未掺杂氧化层21进行元素掺杂；在掺杂氧化层22和半导体衬底10之间形成未掺杂氧化层21。判断栅氧化层20的厚度和目标元素的浓度是否分别达到第一预设值和第二预设值，栅氧化层20包括未掺杂氧化层21和掺杂氧化层22。若否，则返回执行对未掺杂氧化层进行元素掺杂，得到掺杂氧化层的步骤，直至栅氧化层的厚度和目标元素的浓度分别达到第一预设值和第二预设值。本方案可以在较低成本下对氮元素的分布进行控制，并提高栅氧化层20中氮元素的含量，从而提高栅氧化层20的可靠性。
请参阅图5或图6，图5和图6是本申请提供的半导体器件的结构示意图。该半导体器件可以包括半导体衬底10和栅氧化层20。
其中，栅氧化层20设置于半导体衬底10上。栅氧化层20包括未掺杂氧化层21和至少一层掺杂氧化层22。未掺杂氧化层21位于掺杂氧化层22和半导体衬底10之间。掺杂氧化层22掺杂有目标元素。
其中，该目标元素可以包括氮、磷、砷、碳或硼等。在本实施例中，该目标元素为氮元素。
需要说明的是，对未掺杂氧化层21进行元素掺杂之后，再在未掺杂氧化层21和半导体衬底10之间生成掺杂氧化层22，从而形成栅氧化层20，而栅氧化层20中氮元素的含量即为未掺杂氧化层21中氮元素的含量。
本申请利用快速退火炉能够很精确地控制元素扩散的特性，采用多步氧化和高温退火工艺的方法，一层一层地生长出氮元素分布符合需求的掺杂氧化层22，从而精确地控制栅氧化层20层的厚度和栅氧化层20中氮元素的含量。与此同时，也精确控制氮元素在栅氧化层20层中的分布，使其符合较理想的浓度分布曲线。与现有通过先进的真空腔室（chamber）工艺和等离子体的方式对氧化层进行氮的注入实现掺杂，从而实现高浓度的掺杂的方式相比，本方案的成本更低。也即，本方案可以在较低成本下对氮元素的分布进行控制，并提高栅氧化层20中氮元素的含量，从而提高栅氧化层20的可靠性。
该半导体器件的具体制程可参见上述半导体器件的制造方法中的各个实施例，在此不作赘述。需要说明的是，其中名词的含义与上述半导体器件的制造方法中相同，具体实现细节可以参考方法实施例中的说明。
以上对本申请所提供的半导体器件的制造方法及半导体进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一半导体衬底；
在所述衬底上形成未掺杂氧化层；
在具有目标元素的掺杂气体氛围下，通过高温退火工艺对所述未掺杂氧化层进行元素掺杂，得到具有所述目标元素的掺杂氧化层；
在所述掺杂氧化层和所述衬底之间形成未掺杂氧化层；
判断栅氧化层的厚度和所述目标元素的浓度是否分别达到第一预设值和第二预设值，所述栅氧化层包括所述未掺杂氧化层和所述掺杂氧化层；
若否，则返回执行在具有目标元素的掺杂气体氛围下，通过高温退火工艺对所述未掺杂氧化层进行元素掺杂，得到具有所述目标元素的掺杂氧化层的步骤，直至所述栅氧化层的厚度和所述目标元素的浓度分别达到所述第一预设值和所述第二预设值。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述目标元素包括氮、磷、砷、碳或硼。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述掺杂气体包括N2O、NO、NH3或N2。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，每一次所述高温退火工艺的时长为0.1min~100min。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，单次形成的所述未掺杂氧化层的厚度为10Å~1000Å。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述掺杂氧化层的厚度为10Å~1000Å。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述预设值为20Å~2000Å。
8.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至7中任一项所述半导体器件的制造方法制成，所述半导体器件包括：
半导体衬底；
栅氧化层，所述栅氧化层设置于所述半导体衬底上，所述栅氧化层包括未掺杂氧化层和至少一层掺杂氧化层，所述未掺杂氧化层位于所述掺杂氧化层和所述半导体衬底之间，所述掺杂氧化层掺杂有目标元素。
9.如权利要求8所述的半导体器件，其特征在于，所述目标元素包括氮、磷、砷、碳或硼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210996055.7A CN115064437B (zh) | 2022-08-19 | 2022-08-19 | 半导体器件的制造方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210996055.7A CN115064437B (zh) | 2022-08-19 | 2022-08-19 | 半导体器件的制造方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115064437A CN115064437A (zh) | 2022-09-16 |
| CN115064437B true CN115064437B (zh) | 2022-11-29 |
Family
ID=83207627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210996055.7A Active CN115064437B (zh) | 2022-08-19 | 2022-08-19 | 半导体器件的制造方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115064437B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114148A2 (en) * | 2004-05-14 | 2005-12-01 | Kla-Tencor Technologies Corp. | Systems and methods for measurement or analysis of a specimen |
| CN101740367A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
| CN114121630A (zh) * | 2021-11-10 | 2022-03-01 | 上海华力集成电路制造有限公司 | 栅氧化层的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897206A (ja) * | 1994-09-29 | 1996-04-12 | Toshiba Corp | 熱酸化膜形成方法 |
| CN101894749B (zh) * | 2009-05-20 | 2013-03-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的栅极掺杂方法 |
-
2022
- 2022-08-19 CN CN202210996055.7A patent/CN115064437B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114148A2 (en) * | 2004-05-14 | 2005-12-01 | Kla-Tencor Technologies Corp. | Systems and methods for measurement or analysis of a specimen |
| CN101740367A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
| CN114121630A (zh) * | 2021-11-10 | 2022-03-01 | 上海华力集成电路制造有限公司 | 栅氧化层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115064437A (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6352939B2 (ja) | 酸窒化シリコン誘電層を備える太陽電池のエミッタ領域 | |
| US20150017814A1 (en) | Method of forming gate oxide layer | |
| CN110061096B (zh) | 制造太阳能电池的方法 | |
| JP2006210818A (ja) | 半導体素子およびその製造方法 | |
| CN1505114A (zh) | 半导体器件的制造方法 | |
| US7265065B2 (en) | Method for fabricating dielectric layer doped with nitrogen | |
| CN103295891A (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| TWI528557B (zh) | 於半導體結構中形成材料層之方法 | |
| US7312139B2 (en) | Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device | |
| CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| JPH10256539A (ja) | 半導体装置及びその製造方法 | |
| KR100991213B1 (ko) | 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터 | |
| CN115064437B (zh) | 半导体器件的制造方法及半导体器件 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| US6410410B1 (en) | Method of forming lightly doped regions in a semiconductor device | |
| CN100487877C (zh) | 半导体器件的制造方法 | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| CN114843350A (zh) | 超薄氮氧化硅界面材料、遂穿氧化钝化结构及其制备方法和应用 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| CN115394638A (zh) | 半导体器件的制造方法及半导体器件 | |
| Ban et al. | A Low‐Thermal‐Budget In Situ Doped Multilayer Silicon Epitaxy Process for MOSFET Channel Engineering | |
| CN1157770C (zh) | 制作栅极介电层的方法 | |
| CN101364539A (zh) | 栅层的制造方法、半导体器件的制造方法和半导体结构 | |
| WO2023178755A1 (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |