CN115349162A - 研磨方法、半导体基板的制造方法 - Google Patents

研磨方法、半导体基板的制造方法 Download PDF

Info

Publication number
CN115349162A
CN115349162A CN202080099071.5A CN202080099071A CN115349162A CN 115349162 A CN115349162 A CN 115349162A CN 202080099071 A CN202080099071 A CN 202080099071A CN 115349162 A CN115349162 A CN 115349162A
Authority
CN
China
Prior art keywords
substrate
polishing
metal film
workpiece
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080099071.5A
Other languages
English (en)
Inventor
桧座秀一
西村邦彦
滝口雄贵
柳生荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115349162A publication Critical patent/CN115349162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本公开涉及导体基板的制造方法，在由金刚石、碳化硅、氮化镓和蓝宝石中的任一种构成的被加工物基板的成为研磨对象的主面形成由过渡金属构成的催化剂金属膜，在氧化剂药液中使形成有催化剂金属膜的被加工物基板与研磨平台相对运动，除去由活性自由基与被加工物基板的主面的表面原子的化学反应而生成的化合物，由此对被加工物基板进行研磨，其中活性自由基由催化剂金属膜与氧化剂药液的反应产生。准备在生长基板的主面上形成有氮化物半导体层的外延基板和支承基板，将外延基板的氮化物半导体层和支承基板经由树脂粘接层贴合，除去生长基板，使氮化物半导体层露出。采用常温接合法将经研磨的被加工物基板在氮化物半导体层上接合，除去支承基板和树脂粘接层。

Description

研磨方法、半导体基板的制造方法
技术领域
本公开涉及导体基板的制造方法，特别是涉及形成有氮化物半导体层的半导体基板的制造方法。
背景技术
作为高输出的半导体元件，已知有使用了氮化物半导体的场效应晶体管，例如高电子迁移率晶体管(HEMT：high-electron mobility transistor)。这样的半导体元件在高输出工作时，温度上升导致的工作特性及可靠性的降低显著。因此，为了抑制该半导体元件的温度上升，大多采用将散热性高的材料设置在发热部附近从而进行散热的结构。特别地，金刚石是固体物质中具有最大的热传导率的材料，具有适合作为散热材料的性质。因此，公开有通过在金刚石上形成氮化物半导体层的结构来实现半导体元件的散热性提高的技术。
作为氮化物半导体层的制造技术，确立了在由硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)等构成的基板上通过异质外延生长形成氮化物半导体层的技术，作为氮化物半导体元件的制造技术的一部分被广泛利用。
另一方面，通过异质外延生长在金刚石基板上直接形成氮化物半导体层的技术尚在研究中，其制法尚未确立。因此，作为用于制作在金刚石等高散热基板上形成有半导体层的复合基板的技术的一例，已知有将半导体层与金刚石基板贴合而一体化的方式。
在这样的方式中，为了贴合半导体层和金刚石等基板，有时也使用金属焊料或粘接剂等，特别是在重视散热性能的情况下，要求将贴合的对象彼此直接接合。
为了实现这样的异种材料彼此的直接接合，需要以原子层水平的等级对贴合对象的材料的表面进行平滑化加工。
作为精密地使半导体、金属材料平滑化的方法，已知有使用化学药液与研磨粒子的混合物对材料表面进行研磨的化学机械研磨法等方法。但是，化学稳定性高的金刚石等难加工材料难以通过化学机械研磨法进行原子层水平的平滑化加工。
作为这样地以原子层水平的等级对加工性低的材料进行平滑化加工的方法，例如在专利文献1中公开了使用在研磨药液中的催化反应中产生的反应性强的活性自由基的技术。在这样的方式中，将由催化剂构成的金属平台浸渍于研磨液中，在研磨液中反应而生成的自由基作用于金属平台与被加工物的接触点而使被加工物表面的化合物溶出，由此研磨除去。
现有技术文献
专利文献
专利文献1：日本特开2006-114632号公报
发明内容
发明所要解决的课题
在使用了催化反应的加工方式中，在催化剂金属与研磨药液的反应中生成的活性自由基的反应性高，寿命短，因此其作用仅在生成点附近有效。通常，研磨加工通过一边使被加工物与研磨平台接触一边进行相对运动来进行。本方式中的研磨作用通过在某一时间内主要在金属平台表面的μm水平的凹凸的凸区域与存在于被加工物的表面的μm水平的凹凸的凸区域接触的点周边产生的活性自由基的作用，局部地显现出氧化作用及平滑化作用，通过其反复而逐渐在被加工物的整个面进行加工。因此，为了使研磨作用作用于被加工物的整个面，需要长时间的研磨，无法得到高的研磨效率是问题所在。
本公开是为了解决上述问题而完成的，其目的在于提供高品质且低成本地实现在化学稳定性高的金刚石等难加工材料的基板上形成有半导体层的半导体基板的制造方法。
用于解决课题的手段
本公开所涉及的研磨方法是对由金刚石、碳化硅、氮化镓和蓝宝石中的任一种构成的被加工物基板进行研磨的研磨方法，具备：(a)在所述被加工物基板的成为研磨对象的主面形成由过渡金属构成的催化剂金属膜的工序；和(b)在氧化剂药液中使形成有所述催化剂金属膜的所述被加工物基板与研磨平台相对运动，除去由活性自由基与所述被加工物基板的所述主面的表面原子的化学反应而生成的化合物，由此对所述被加工物基板进行研磨的工序，其中，所述活性自由基由所述催化剂金属膜与所述氧化剂药液的反应而产生。
发明效果
根据本公开涉及的研磨方法，由于在被加工物基板的主面预先形成有催化剂过渡金属膜，因此在氧化剂药液与过渡金属的反应中产生的活性自由基在具有μm水平的凹凸的被加工物基板的主面的整个面生成，产生氧化作用。因此，研磨作用有效地发挥作用的区域增大，研磨效率大幅提高。
附图说明
图1是说明实施方式1的研磨方法的截面图。
图2是说明实施方式1的研磨方法的截面图。
图3是示意性地示出采用实施方式1的研磨方法在被加工物基板的研磨中使用的研磨装置的构成的图。
图4是示出采用实施方式1的研磨方法研磨后的被加工物基板的截面图。
图5是示出采用实施方式2的半导体基板的制造方法制造的半导体基板的截面图。
图6是说明实施方式2的半导体基板的制造方法的截面图。
图7是说明实施方式2的半导体基板的制造方法的截面图。
图8是说明实施方式2的半导体基板的制造方法的截面图。
图9是说明实施方式2的半导体基板的制造方法的截面图。
图10是说明实施方式2的半导体基板的制造方法的截面图。
图11是说明实施方式1的研磨方法的研磨条件的图。
具体实施方式
以下，使用附图对本公开涉及的研磨方法及半导体基板的制造方法进行说明。再有，附图为示意性地示出，在不同的附图中分别示出的图像的尺寸以及位置的相互关系未必准确地记载，长度方向、进深方向以及高度方向各自的尺寸的关系、比率与现实不同。另外，在以下的说明中，对相同的构成要素标注相同的附图标记进行图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细说明。
＜实施方式1＞
使用图1～图4对本公开涉及的实施方式1的研磨方法进行说明。首先，在图1所示的工序中，准备进行研磨的被加工物基板100。被加工物基板100的材质可以使用金刚石、SiC(碳化硅)及GaN(氮化镓)中的任一种，若考虑形成氮化物半导体层，则特别优选使用热传导率高的金刚石。再有，在图1等中，强调性地示出了被加工物基板100的表面的μm水平的凹凸AS。
接着，在图2所示的工序中，在被加工物基板100的2个主面中的成为研磨对象的主面形成由过渡金属元素构成的催化剂金属膜MF。形成催化剂金属膜MF的主面是之后形成氮化物半导体层的一侧的主面。
催化剂金属膜MF可以采用真空蒸镀法、溅射法、镀敷法等公知的形成方法形成，从提高被加工物基板100与催化剂金属膜MF的密合性的观点出发，特别优选使用溅射法。
催化剂金属膜MF只要在与作为研磨药液使用的氧化剂药液之间发生反应、产生具有化学活性的自由基(活性自由基)，则种类没有限制，使用镍或铁时，能够高效地产生活性自由基，因此特别优选。
从提高基板研磨的效率的观点出发，优选催化剂金属膜MF的膜厚为比采用扫描型白色干涉仪测定的在被加工物基板100的主面存在的微小的凹凸AS的最大高低差的值大的膜厚。另外，优选催化剂金属膜MF的膜厚的最大值小于微小的凹凸AS的最大高低差的10倍。
应予说明，作为氧化剂药液使用过氧化氢水，作为由过渡金属元素构成的催化剂金属膜MF使用铁的情况下的自由基是被称为羟基自由基(OH·)的活性自由基，其产生反应作为以下的化学式(1)所示的芬顿反应而周知。
Fe2++H2O2→Fe3++OH-+OH.···(1)
接着，使用图3所示的研磨装置PM对形成有催化剂金属膜MF后的被加工物基板100进行研磨。图3示意性地示出了研磨装置PM的构成。如图3所示，研磨装置PM具备：药液槽CB，其贮存氧化剂药液OS；研磨平台PD，其与平台旋转机构RD结合，以在药液槽CB内与催化剂金属膜MF对置的方式搭载被加工物基板100；基板保持盘HB，其在研磨平台PD上保持被加工物基板100；以及基板旋转机构RM，其经由基板保持盘HB对被加工物基板100加压而一边按压于研磨平台PD一边使其旋转。
研磨装置PM的研磨平台PD成为研磨的基准面，材质可以使用任意的金属、陶瓷、无机氧化物等，优选为发生与过氧化氢水等氧化剂药液OS的反应而生成活性自由基的材质，使用铁或镍时能够高效地产生活性自由基，因此特别优选。
贮存在研磨装置PM的药液槽CB内的氧化剂药液OS优选为通过与过渡金属的反应而生成活性自由基的药液，特别优选使用过氧化氢水。
在具有这样的构成的研磨装置PM安装形成有催化剂金属膜MF(图2)的被加工物基板100，实施研磨工艺，由此对被加工物基板100的形成有催化剂金属膜MF的一侧的主面的μm水平的凹凸AS进行平滑化加工。在图4示出研磨对象的主面的凹凸AS被除去而成为平滑的主面MS的被加工物基板100。
就研磨条件而言，在将被加工物基板100的主面平滑化的范围内能够使用任意的条件，例如能够使用1重量％的过氧化氢水作为氧化剂药液OS，使用被加工物基板100的转速50rpm、研磨平台PD的转速50rpm、被加工物基板100的加压压力0.5MPa的条件。
这样，通过在被加工物基板100的主面预先形成催化剂金属膜MF而进行研磨，在被加工物基板的整个主面生成由氧化剂药液与过渡金属的反应而产生的活性自由基，该活性自由基对被加工物基板100的主面产生氧化作用，通过与被加工物基板的主面的表面原子的化学反应而生成化合物。该化合物通过被加工物基板100与研磨平台PD的相对运动而被去除，从而将被加工物基板100的主面研磨。因此，与未在被加工物基板100形成催化剂金属膜MF而进行研磨的情况相比，研磨得到促进，大幅缩短直至在被加工物基板100的研磨对象的整个主面中表面算术粗糙度(Ra)成为小于0.5nm的完成研磨的时间。其结果，能够以低成本制造具有高品质的平滑表面的被加工物基板100。
＜实施方式2＞
接着，使用图5～图10对本公开涉及的实施方式2的半导体基板的制造方法进行说明。
图5是示出采用本实施方式2的制造方法制造的半导体基板300的构成的截面图。如图5所示，半导体基板300例如具有在金刚石基板等热传导率高的支承基板10上形成的由氮化物半导体等半导体材料构成的半导体层2。
在本实施方式2中的第一工序中，采用实施方式1中说明的研磨方法，对支承基板10的2个主面中的成为研磨对象的主面进行研磨加工，如图6所示，得到主面MS的表面算术平均粗糙度小于0.5nm的支承基板10。
在第二工序中，如图7所示，在生长基板1上，使用树脂粘接层将支承基板BS贴合于例如异质外延生长的由氮化物半导体等构成的半导体层2(氮化物半导体层)。
在第二工序中，首先，准备在Si基板等生长基板1的主面上通过异质外延生长而形成了由氮化物半导体等构成的半导体层2的外延基板ES。在半导体层2中，可以预先形成二极管、晶体管、电阻体等电子元件。
之后，准备从玻璃基板、蓝宝石基板、Si基板和SiC基板等中选择的支承基板BS，以外延基板ES的形成有半导体层2的一侧的主面与支承基板BS的贴合用的主面(第一主面)相对的方式利用树脂粘接剂贴合外延基板ES和支承基板BS，由此成为外延基板ES与支承基板BS通过树脂粘接剂层AH粘接的形态。
作为树脂粘接剂，可以使用丙烯酸系树脂、环氧树脂、有机硅树脂、改性有机硅树脂、氧化铝粘接剂等公知的树脂粘接剂，优选使用通过化学反应进行固化的非溶剂稀释的粘接剂，例如，丙烯酸系树脂、环氧树脂和有机硅树脂等是适宜的。
在贴合后，出于提高树脂粘接剂层AH的机械强度的目的，进行固化处理。就固化条件而言，可以根据所使用的树脂粘接剂层AH而使用任意的条件，例如在70度的送风干燥炉内进行6小时的加热处理。
支承基板BS的作用是之后的工序中的半导体层2的支承，因此从耐热性、机械强度以及对于在制造工序中使用的药液的耐性的观点出发，只要能够耐受工序，不限于上述的基板，能够使用任意的材质。
接着，在第三工序中，如图8所示，去除生长基板1。就生长基板1的除去方法而言，能够使用例如机械研磨、干蚀刻、利用溶液的湿蚀刻等从形成有半导体层2的一侧的主面的相反侧的主面(背面)进行除去，从除去速度的观点出发，优选使用机械研磨。
接着，在第四工序中，对半导体层2的除去了生长基板1的一侧的表面(背面)进行研磨而使其平滑化。作为平滑化方法，可以使用机械研磨、化学机械研磨(chemicalmechanical polishing：CMP)、干蚀刻、利用溶液的湿蚀刻等公知的方法，为了提高接下来的接合工序中的接合品质，需要高的平滑化品质，因此优选使用化学机械研磨法。
在第五工序中，如图9所示，在半导体层2的背面贴合在第一工序中取得的支承基板10。考虑到形成于半导体层2的氮化物半导体元件的工作特性及可靠性提高，支承基板10由热传导率高的金刚石基板构成。
作为将支承基板10贴合于半导体层2的方法，可以使用任意的异种材料彼此的直接接合法，但为了提高氮化物半导体元件的性能及可靠性，优选尽可能降低半导体层2与支承基板10的界面热阻。另外，为了防止接合后的基板的翘曲，优选不加热而将半导体层2与支承基板10接合。因此，最优选使用常温接合法进行贴合。作为常温接合法的一例，可举出表面活化常温接合(Surface activated Room temperature Bonding)，是通过在真空中对接合面进行表面处理而使表面的原子成为容易化学键合的活性的状态而进行接合的方法。
应予说明，作为常温接合法，也可以使用原子扩散接合(Atomic diffusionbonding)、亲水基团加压接合。原子扩散接合是通过溅射等在接合对象的表面形成金属膜、在真空中使金属膜彼此相互接触而接合的方法。
亲水基团加压接合是如下方法：使接合对象的表面稍微氧化而形成薄的氧化膜，并且在进行使多个羟基附着于表面的亲水化处理后，使经亲水化处理的表面彼此重叠并加压而接合。
最后，在第六工序中，去除与支承基板10相反侧的支承基板BS和树脂粘接剂层AH，如图10所示，得到在支承基板10上形成有半导体层2的半导体基板300。
除去方法可以使用公知的方法：将树脂粘接剂层AH与支承基板BS一起机械地从支承基板10剥离的方法；将树脂粘接剂层AH浸渍于溶剂而使物理性质脆化之后机械地从支承基板10剥离的方法；对树脂粘接剂层AH进行热处理使其燃烧而除去支承基板BS的方法；对树脂粘接剂层AH进行硫酸过氧化物(sulfuric peroxide)处理使其燃烧而除去支承基板BS的方法等。
采用以上说明的实施方式2的半导体基板的制造方法制造的半导体基板300在高效率实施了原子层水平的平滑化研磨加工的金刚石基板等热传导率高的支承基板10上，具有由氮化物半导体等构成的半导体层2。半导体层2是在与支承基板10不同的生长基板上通过异质外延生长而形成的半导体层，在维持异质外延生长时的结晶面不变的状态下转移到支承基板10上。因此，能够在半导体层2上形成质量高的氮化物半导体元件。另外，金刚石基板通过使用实施方式1的研磨方法，能够高效率地进行研磨平滑化，因此能够以低成本制造半导体基板300。
＜变形例＞
再有，在以上说明的实施方式1以及实施方式2中，说明了在生长基板1的主面上通过异质外延生长来形成半导体层2的情况，但半导体层2并不限定于通过异质外延生长而形成的半导体层，也可以由通过同质外延生长而形成的半导体膜构成。
＜实施例＞
以下，将实施方式1的研磨方法及实施方式2的半导体基板的制造方法的实施例作为实施例1～4更详细地说明，但实施的条件并不限定于此。
图11是分别对于实施例1～4及比较例、将实施方式1的研磨方法的研磨条件作为一览表示出的图。在图11中，对于实施例1～4及比较例，分别示出被加工物基板和使用的催化剂金属膜的材质、研磨完成时间、接合面区域的比例(％)、氧化剂药液的种类以及研磨平台的材质。
＜被加工物基板的种类＞
在实施例1、2和比较例中，使用金刚石作为被加工物基板。在实施例3中，使用6H-SiC基板作为被加工物基板。在实施例4中，使用GaN基板作为被加工物基板。各被加工物基板裁断为10mm见方尺寸而使用。
＜催化剂金属膜的种类＞
在实施例1、3和4中，使用了通过溅射法形成的镍膜作为催化剂金属膜。镍膜的厚度为10μm。
在实施例2中，使用通过溅射法形成的铁膜作为催化剂金属膜。铁膜的厚度为10μm。应予说明，在比较例中，没有在被加工物基板上形成催化剂金属膜而实施研磨。
＜研磨平台＞
在实施例1、实施例3～4和比较例中，作为在研磨装置中使用的研磨平台的材质，使用了镍。在实施例2中，作为在研磨装置中使用的研磨平台的材质，使用了铸铁。
＜氧化剂药液＞
在实施例1～4和比较例的各被加工物基板的研磨中，使用稀释为1重量百分比(wt％)的过氧化氢水作为氧化剂药液。
＜基板主面的形状评价＞
采用使用了扫描型白色干涉仪的光学形状评价方法对实施例1～4和比较例的各被加工物基板的研磨前后的主面形状的变化进行了表面形状评价。
评价以90μm见方视场实施，在10mm见方尺寸的基板内的面内中心1点、及基板的角部4点的合计5点实施。
＜研磨条件＞
作为实施例1～4和比较例的各被加工物基板的研磨条件，设为研磨压力为0.5MPa，被加工物基板的转速为50rpm，研磨平台的转速为50rpm。在研磨中途，每隔5小时将被加工物基板从研磨装置取下来并评价主面形状，将在被加工物基板的主面的形状测定点的全部点成为表面算术粗糙度(Ra)小于0.5nm的状态视为研磨完成，一边反复进行研磨和基板主面的形状评价，一边进行直至最大50小时为止的研磨。
＜具有半导体层的半导体基板的制造＞
在实施例1～4、比较例中，在Si基板上通过异质外延生长形成氮化镓膜作为氮化物半导体层，利用丙烯酸系粘接剂粘接于由玻璃基板构成的支承基板后，通过机械磨削法除去Si基板，通过化学机械研磨法对除去面实施精密研磨。然后，通过表面活化常温接合将与玻璃基板粘接的氮化镓膜和实施例1～4及比较例中形成的各被加工物基板进行接合，制造氮化物半导体层与各被加工物基板一体化而成的半导体基板。
＜半导体基板的评价＞
在实施例1～4和比较例中，采用超声波探伤法评价制造出的半导体基板的接合品质，在此为相对于被加工物基板的主面的面积的残留有接合不良(界面空隙)的区域的面积的比例，将未残留有界面空隙的区域的面积的比例作为接合面区域的比例。
＜研磨后的被加工物表面及复合基板的评价结果＞
在实施例1～4中，预先在被加工物基板的表面形成由过渡金属元素构成的催化剂金属膜而实施研磨。因此，研磨作用在基板整个面更有效地发挥作用，如图11所示，直至基板的主面的研磨完成为止的时间(研磨完成时间)在实施例1～4中为20小时以内，与比较例的超过50小时相比在短时间内结束。
另外，在各实施例中制造的半导体基板的接合品质的评价结果中，如图11所示，实施例1～4接合面区域的比例为大致100％，在被加工物基板的主面整个面形成了接合。
另一方面，在比较例中，由于没有在被加工物基板的表面形成催化剂金属膜而实施了研磨，因此研磨作用有效地发挥作用的区域被限制，即使在持续50小时的研磨后，在被加工物基板的主面整个面也没有完成研磨。另外，利用超声波探伤法评价半导体基板的接合品质，结果在35％的面积区域产生接合不良。
如以上说明那样，根据本公开涉及的研磨方法以及半导体基板的制造方法，能够高效率地对金刚石基板进行研磨平滑化，因此能够高品质且低成本地制造具有在散热性高的金刚石基板上形成的氮化物半导体层的半导体基板。
详细地说明了本公开，但上述说明在所有的方面均是例示，本公开并不限定于此。应理解为能够在不脱离本公开的范围的情况下设想未例示的无数的变形例。
再有，本公开能够在其公开的范围内自由地组合各实施方式，或者适当地对各实施方式进行变形、省略。

Claims (8)

1.一种研磨方法，是对由金刚石、碳化硅、氮化镓和蓝宝石中的任一种构成的被加工物基板进行研磨的研磨方法，具备：
(a)在所述被加工物基板的成为研磨对象的主面形成由过渡金属构成的催化剂金属膜的工序，和
(b)在氧化剂药液中使形成有所述催化剂金属膜的所述被加工物基板与研磨平台相对运动，去除由活性自由基与所述被加工物基板的所述主面的表面原子的化学反应而生成的化合物，由此对所述被加工物基板进行研磨的工序，其中，所述活性自由基由所述催化剂金属膜与所述氧化剂药液的反应而产生。
2.根据权利要求1所述的研磨方法，其中，所述工序(a)包含如下工序：利用铁或镍形成所述催化剂金属膜的工序，
所述工序(b)使用过氧化氢水作为所述氧化剂药液。
3.根据权利要求1所述的研磨方法，其中，所述工序(a)包含如下工序：将所述催化剂金属膜的膜厚形成为大于存在于所述被加工物基板的所述主面的凹凸的最大高低差的值且小于所述最大高低差的10倍的工序。
4.根据权利要求2所述的研磨方法，其中，所述研磨平台由铁或镍构成。
5.一种半导体基板的制造方法，具备：
(a)在由金刚石、碳化硅、氮化镓和蓝宝石中的任一种构成的被加工物基板的成为研磨对象的主面形成由过渡金属构成的催化剂金属膜的工序，
(b)在氧化剂药液中使形成有所述催化剂金属膜的所述被加工物基板与研磨平台相对运动，去除由活性自由基与所述被加工物基板的所述主面的表面原子的化学反应而生成的化合物，由此对所述被加工物基板进行研磨的工序，其中，所述活性自由基由所述催化剂金属膜与所述氧化剂药液的反应而产生，
(c)准备在作为半导体基板的生长基板的主面上使氮化物半导体层外延生长而成的外延基板和支承基板，在所述生长基板的所述氮化物半导体层与所述支承基板的主面之间形成树脂粘接层，将所述外延基板与所述支承基板贴合的工序，
(d)在所述工序(c)之后，去除所述生长基板，使所述氮化物半导体层露出的工序，
(e)在所述工序(d)之后，利用常温接合法将通过所述工序(b)研磨的所述被加工物基板接合于所述氮化物半导体层上的工序，和
(f)在所述工序(e)之后，去除所述支承基板和所述树脂粘接层的工序。
6.根据权利要求5所述的半导体基板的制造方法，其中，所述工序(a)包含如下工序：利用铁或镍形成所述催化剂金属膜的工序，
所述工序(b)使用过氧化氢水作为所述氧化剂药液。
7.根据权利要求5所述的半导体基板的制造方法，其中，所述工序(a)包含如下工序：将所述催化剂金属膜的膜厚形成为大于存在于所述被加工物基板的所述主面的凹凸的最大高低差的值且小于所述最大高低差的10倍的工序。
8.根据权利要求6所述的半导体基板的制造方法，其中，所述研磨平台由铁或镍构成。
CN202080099071.5A 2020-04-03 2020-04-03 研磨方法、半导体基板的制造方法 Pending CN115349162A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/015322 WO2021199426A1 (ja) 2020-04-03 2020-04-03 研磨方法、半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN115349162A true CN115349162A (zh) 2022-11-15

Family

ID=72916068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080099071.5A Pending CN115349162A (zh) 2020-04-03 2020-04-03 研磨方法、半导体基板的制造方法

Country Status (6)

Country Link
US (1) US20230120994A1 (zh)
EP (1) EP4131343A4 (zh)
JP (1) JP6775722B1 (zh)
KR (1) KR20220139976A (zh)
CN (1) CN115349162A (zh)
WO (1) WO2021199426A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029217A1 (ja) * 2022-08-03 2024-02-08 信越半導体株式会社 ３Ｃ－ＳｉＣ積層基板の製造方法、３Ｃ－ＳｉＣ積層基板及び３Ｃ－ＳｉＣ自立基板
CN118165653A (zh) * 2024-05-11 2024-06-11 山东天岳先进科技股份有限公司 一种金刚石用抛光液及金刚石衬底的抛光方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506399B2 (ja) 2004-10-13 2010-07-21 株式会社荏原製作所 触媒支援型化学加工方法
JP4873694B2 (ja) * 2006-04-12 2012-02-08 国立大学法人 熊本大学 触媒支援型化学加工方法
JP4982742B2 (ja) * 2006-09-13 2012-07-25 国立大学法人 熊本大学 磁性微粒子を用いた触媒化学加工方法及び装置
KR20120052160A (ko) * 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
CN105556642B (zh) * 2013-07-19 2017-10-31 国立大学法人名古屋工业大学 金属制研磨衬垫及其制造方法
JP2015127078A (ja) * 2013-12-27 2015-07-09 国立大学法人 熊本大学 加工方法及び加工装置
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production
JP2017162847A (ja) * 2016-03-07 2017-09-14 セントラル硝子株式会社 基板の平坦化方法
JP2019153603A (ja) * 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法
JP2019146143A (ja) * 2018-02-21 2019-08-29 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法

Also Published As

Publication number Publication date
US20230120994A1 (en) 2023-04-20
EP4131343A1 (en) 2023-02-08
WO2021199426A1 (ja) 2021-10-07
EP4131343A4 (en) 2023-05-31
JP6775722B1 (ja) 2020-10-28
KR20220139976A (ko) 2022-10-17
JPWO2021199426A1 (zh) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI749087B (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
JP6775722B1 (ja) 研磨方法、半導体基板の製造方法
JP5610328B1 (ja) 半導体デバイスの製造方法
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP4414433B2 (ja) ＳｉＣ薄膜におけるエピ前表面処理方法
JP6500796B2 (ja) ウェーハの製造方法
TW201826367A (zh) 晶圓之製造方法以及晶圓
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
WO2022255363A1 (ja) モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
JP3581145B6 (ja) 窒化物半導体基板の加工方法
CN116021417A (zh) 应用于薄sic晶片以进行应力释放和损伤恢复的cmp工艺
CN116868309A (zh) 半导体基板的制造方法及半导体装置的制造方法
KR20220143741A (ko) 반도체 소자의 제조 방법
JP2011009582A (ja) Ｓｏｉウェーハの製造方法
CN116978786A (zh) 金刚石基氮化镓晶体管制备方法及金刚石基氮化镓晶体管
JP2012028647A (ja) Ｉｉｉ族窒化物結晶基板の製造方法
JP2001176827A (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2004349407A (ja) 半導体ウェハの研磨方法
JP2012044040A (ja) Ｌｅｄ発光素子用保持基板及びｌｅｄ発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination