CN115344244A - 处理程序语言函数的装置及方法 - Google Patents
处理程序语言函数的装置及方法 Download PDFInfo
- Publication number
- CN115344244A CN115344244A CN202110528812.3A CN202110528812A CN115344244A CN 115344244 A CN115344244 A CN 115344244A CN 202110528812 A CN202110528812 A CN 202110528812A CN 115344244 A CN115344244 A CN 115344244A
- Authority
- CN
- China
- Prior art keywords
- instruction
- extended
- circuit
- command
- programming language
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/31—Programming languages or programming paradigms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/31—Programming languages or programming paradigms
- G06F8/311—Functional or applicative languages; Rewrite languages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Abstract
一种处理程序语言的方法和处理装置,用于一总线中,用来执行一中央处理单元的一程序语言函数,包含有一接收电路,用来从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取指令及一扩展写入指令;一传送电路,用来传送该扩展读取指令到一从属装置,以通过该接收电路从该从属装置接收回应该扩展读取指令的一第一回应信息,其中该第一回应信息包含有该从属装置从一存储器区块中读取的至少一数据;以及一写入电路,用来根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
Description
技术领域
本发明涉及一种处理装置及方法,特别涉及一种用来执行一中央处理单元(central processing unit,CPU)的一程序语言函数的装置及方法。
背景技术
在电脑系统中,中央处理单元(central processing unit,CPU)负责执行多种程序语言函数。根据现有技术,当中央处理单元执行数据转移及/或数据复制的程序语言函数(例如,C语言的memcpy、strcpy等)时,中央处理单元重复读取及写入存储器区块的数据,消耗大量中央处理单元的处理时间。此外,若通过使用直接存储器存取控制器(directmemory access controller,DMAC)来处理程序语言函数,不但需要执行的程序码的数量较多,执行的过程复杂,资源消耗也较大。因此,如何让中央处理单元有效率的执行程序语言函数,以提升程序语言函数的执行速度及中央处理单元的执行效率为一亟需解决的问题。
发明内容
本发明提供了一种处理装置及方法,用来执行中央处理单元(centralprocessing unit,CPU)的程序语言函数,以解决上述问题。
本发明公开一种处理装置,用于一总线(bus)中,用来执行一中央处理单元(central processing unit,CPU)的一程序语言函数,包含有一接收电路,用来从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取(read)指令及一扩展写入(write)指令;一传送电路,耦接于该接收电路,用来传送该扩展读取指令到一从属装置,以通过该接收电路从该从属装置接收回应该扩展读取指令的一第一回应信息,其中该第一回应信息包含有该从属装置从一存储器区块中读取的至少一数据;以及一写入电路,耦接于该接收电路及该传送电路,用来根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
本发明还公开一种处理装置,用于一存储器控制装置中,用来执行一中央处理单元(central processing unit,CPU)的一程序语言函数,包含有一传送电路;一接收电路,耦接于该传送电路,用来从一总线(bus)接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取(read)指令及一扩展写入(write)指令;一读取电路,耦接于该接收电路,用来根据该扩展读取指令,从一存储器区块中读取至少一数据;以及一写入电路,耦接于该传送电路及该读取电路,用来根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
本发明还公开一种处理程序语言的方法,用于一处理装置,用来执行一中央处理单元(central processing unit,CPU)的一程序语言函数,包含有从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取(read)指令及一扩展写入(write)指令;在接收到该联合指令后,传送该扩展读取指令到一从属装置,以从该从属装置接收回应该扩展读取指令的一回应信息,其中该回应信息包含有该从属装置从一存储器区块中读取的至少一数据;以及在接收到该回应信息后,根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
附图说明
图1为本发明实施例一处理系统的示意图。
图2为本发明实施例一处理装置的示意图。
图3为本发明实施例一处理装置的示意图。
图4为本发明实施例一流程的流程图。
图5为本发明实施例一流程的流程图。
符号说明
10:处理系统
100:控制单元
101:总线协定界面
102:快取存储器
103:主要读取界面
104:主要写入界面
110:数据交换界面
120、20、30:处理装置
130:存储器控制装置
140:周边设备
200、300:接收电路
210、310:传送电路
220、320:写入电路
330:读取电路
40、50:流程
400、402、404、406、408、410、412、414、416、500、502、504、506、508:步骤
ERC,EWC:扩展指令
具体实施方式
图1为本发明实施例一处理系统10的示意图。处理系统10包含有一控制单元100、一数据交换界面110、一处理装置120、一存储器控制装置130及一周边设备140。控制单元100可为一中央处理单元(central processing unit,CPU)、一主要控制单元(mastercontrol unit,MCU)或一数字信号处理器(digital signal processor,DSP),而不限于此。数据交换界面110可为一总线(bus)或一互连(interconnect)界面,而不限于此。控制单元100包含有一总线协定界面101及一快取存储器102,其中总线协定界面101包含有一主要读取(read)界面103及一主要写入(write)界面104。存储器控制装置130可为数据交换界面110的一从属装置。处理装置120可被安装于数据交换界面110或存储器控制装置130中,以协助控制单元100执行控制单元100的程序语言函数。数据交换界面110可同时与多个周边设备140连接。详细来说,根据至少一扩展指令,控制单元100传送程序语言函数的一联合指令到数据交换界面110,其中联合指令包含有一扩展读取指令ERC及一扩展写入指令EWC。扩展读取指令ERC及扩展写入指令EWC分别通过主要读取界面103及主要写入界面104被传送到数据交换界面110。也就是说,联合指令可通过多个界面被传送。
若处理装置120被安装于不同装置中,处理系统10可具有不同对应的运行。若处理装置120被安装于数据交换界面110中,处理装置120可接收联合指令,以协助控制单元100执行程序语言函数。在接收到联合指令后,处理装置120传送扩展读取指令ERC到存储器控制装置130,以从存储器控制装置130接收至少一数据,其中至少一数据是由存储器控制装置130从一存储器区块(未示出于图中)中读取而获得。根据扩展写入指令EWC,处理装置120将至少一数据写入到程序语言函数对应的目的地址中。另一方面,若处理装置120被安装于存储器控制装置130中,在接收到联合指令后,数据交换界面110传送联合指令到处理装置120,以使处理装置120协助控制单元100执行程序语言函数。在接收到联合指令后,处理装置120从一存储器区块中读取至少一数据。接着,根据扩展写入指令EWC,处理装置120将至少一数据写入到程序语言函数对应的目的地址中。
图2为本发明实施例一处理装置20的示意图。处理装置20可被设置在数据交换界面110(例如,一总线)中,用来执行控制单元100(例如,一中央处理单元)的程序语言函数。处理装置20可被用来实现图1中的处理装置120。处理装置20包含有一接收电路200、一传送电路210及一写入电路220。详细来说,接收电路200从控制单元100接收一联合指令,以协助控制单元100执行程序语言函数,其中联合指令包含有一扩展读取指令ERC及一扩展写入指令EWC。传送电路210耦接于接收电路200,以及在接收电路200接收联合指令后,传送扩展读取指令ERC到一从属装置(例如,图1中的存储器控制装置130),以通过接收电路200从从属装置接收回应扩展读取指令ERC的一第一回应信息。第一回应信息包含有从属装置从一存储器区块中读取的至少一数据。写入电路220耦接于接收电路200及传送电路210,以及在接收电路200接收第一回应信息后,根据扩展写入指令EWC,将至少一数据写入程序语言函数对应的一目的地址中。
根据前述说明,本发明提供了一种处理装置,以协助中央处理单元执行程序语言函数,以及提升程序语言函数的执行速度,进一步减少中央处理单元的处理时间。因此,提升程序语言函数的执行速度及中央处理单元的执行效率的问题可获得解决。
在一实施例中,从属装置可为一存储器控制装置(例如,图1中的存储器控制装置130)。在一实施例中,程序语言函数为一C语言函数。在一实施例中,程序语言函数可为memcpy、strcpy、strcat、strdup、strncat或memmove,而不限于此。在一实施例中,控制单元100(例如,中央处理单元)可为不具有互锁管线阶段的微处理器(Microprocessor withoutInterlocked Pipeline Stages,MIPS)架构、进阶精简指令集计算机(advanced reducedinstruction set computer,RISC)机器(advanced RISC machine,ARM)架构或进阶精简指令集计算机-第五(RISC-V)架构,而不限于此。在一实施例中,控制单元100包含有至少一扩展指令。在一实施例中,至少一扩展指令为RISC-V架构的指令。在一实施例中,本发明的一扩展指令可为以下RISC-V指令:
MEMCPY rd,rs1,rs2,imm
其中rd为一程序语言函数memory copy的目的地址。rs1为程序语言函数memorycopy的来源地址。rs2为程序语言函数memory copy的一数量。imm为数据宽度,其长度为7位元(bits,比特)。举例来说,若imm为0(即预设值(default)),则数据宽度为1位元组(byte,字节);若imm为1,则数据宽度为2位元组。若imm为2,则数据宽度为4位元组;若imm为8,则数据宽度为8位元组。若imm为9,则数据宽度为16位元组,但不以此为限。在一实施例中,RISC-V指令还包含有选择位元(option bit(s)),其长度例如但不限于3位元,用来表示是否将读取到的至少一数据写入控制单元100的快取存储器102中。在一实施例中,若选择位元为1,则代表至少一数据需要被写入控制单元100的快取存储器102中。若选择位元为0,则代表至少一数据不需要被写入控制单元100的快取存储器102中。
在一实施例中,至少一扩展指令还包含有0x3f的运算程序码(operation code,OPcode)。在一实施例中,至少一扩展指令具有以下指令格式:长度为5位元的rd、长度为5位元的rs1、长度为5位元的rs2、长度为7位元的imm、长度为3位元的选择位元以及长度为7位元的运算程序码。
在一实施例中,联合指令为根据控制单元100所执行的至少一扩展指令所产生的一总线指令。也就是说,当控制单元100执行至少一扩展指令时,控制单元100将至少一扩展指令中所包含的信息转换为总线指令,以及标示总线指令为联合指令,以表示总线指令为扩展读取指令ERC与扩展写入指令EWC协同运行的指令。在一实施例中,通过至少一扩展信号,控制单元100传送联合指令到接收电路200。也就是说,控制单元100可通过至少一扩展信号,将程序语言函数的处理信息传送到处理装置20,以通过处理装置20来执行控制单元100本来要执行的运行。在一实施例中,至少一扩展信号包含有一扩展读取信号及一扩展写入信号。在一实施例中,控制单元100分别通过扩展读取信号及扩展写入信号传送扩展读取指令ERC及扩展写入指令EWC到接收电路200。也就是说,联合指令中的扩展读取信号及扩展写入信号可通过不同的扩展信号被传送到处理装置20。在一实施例中,若总线协定为一先进延伸界面(advanced extensible interface,AXI)总线协定,控制单元100传送包含有araddr、arlen、arsize及arvalid的扩展读取指令ERC到接收电路200。araddr与rs1的功能相同,代表来源地址。arlen为突发长度(burst length),与rs2的功能相同,代表至少一数据的数据长度或数据数量。arsize与imm功能相同,代表至少一数据的数据宽度或数据尺寸。arvalid为有效位元,其中arvalid为1代表扩展读取指令ERC开始执行。在一实施例中,若总线协定为先进延伸界面总线协定,控制单元100传送包含有awaddr、awlen、awsize及awvalid的扩展写入指令EWC到接收电路200。awaddr与rs1功能相同,代表来源地址。awlen为突发长度,与rs2功能相同,代表至少一数据的数据长度或数据数量。awsize与imm功能相同,代表至少一数据的数据宽度或数据尺寸。awvalid为有效位元,其中awvalid为1代表扩展写入指令EWC开始执行。
在一实施例中,控制单元100使用的至少一扩展信号为AXI user扩展信号。在一实施例中,控制单元100传送扩展读取指令ERC所使用的扩展读取信号为aruser[0]=1,其代表扩展读取指令ERC为与先进延伸界面写入通道协同运行的指令。在一实施例中,控制单元100传送扩展写入指令EWC所使用的扩展写入信号为awuser[0]=1,其代表扩展写入指令EWC为与先进延伸界面读取通道协同运行的指令。在一实施例中,扩展读取信号及扩展写入信号的内容分别包含有一旗标(flag),用来指示程序语言函数的目的地址。
在一实施例中,若联合指令的数据长度超过突发长度的最大值,控制单元100的一编译器(compiler)可将联合指令分割为多个部分,以多次传输的方式传送该联合指令。在一实施例中,若联合指令的数据长度超过突发长度的最大值,可通过扩展总线的arlen的位元宽度,以增加控制单元100单次传输可传送的数据长度。在一实施例中,若联合指令的数据长度超过突发长度的最大值,通过扩展信号(例如,AXI user扩展信号),控制单元100传送联合指令到总线。在一实施例中,联合指令的传送时机是根据控制单元100的管线(pipeline)或控制单元100的内部架构被决定。在一实施例中,若总线处于一空闲状态,以及控制单元100处于可传送未处理指令(outstanding command)的一状态时,控制单元100传送联合指令到接收电路200。
在一实施例中,在接收联合指令后,处理装置20存储数据长度,以及传送电路210传送扩展读取指令ERC到从属装置。
在一实施例中,控制单元100还传送一读取指令到接收电路200。根据读取指令,传送电路210传送至少一数据到控制单元100。也就是说,若读取到的至少一数据需要被传送到控制单元100,控制单元100会另外传送有别于扩展读取指令ERC的读取指令(例如,一般读取指令)到处理装置20,以从处理装置20接收至少一数据。在此情形下,控制单元100可立即使用这些接收到的至少一数据。
在一实施例中,在接收电路200接收到联合指令后,传送电路220传送一第二回应信息到控制单元100。在一实施例中,在写入电路210将至少一数据写入程序语言函数对应的目的地址中后,传送电路220传送一第二回应信息到控制单元100。在一实施例中,通过一中断(interrupt)信号,传送电路220传送一第二回应信息到控制单元100。
在一实施例中,若至少一数据的数据长度超过突发长度的最大值,处理装置20可将至少一数据分割为多个部分以执行多次传输,以及记录有关于至少一数据的源地址、目的地址及数据数量,以方便多次传输,直到至少一数据被完整传送为止。
在一实施例中,控制单元100(例如,中央处理单元)传送扩展读取指令ERC或扩展写入指令EWC中其中一者到接收电路200。也就是说,控制单元100可仅使用一个扩展指令来传送有关于执行程序语言函数的数据到接收电路200。在一实施例中,若控制单元100选择扩展读取指令ERC来传送指令,通过控制单元100的主要读取界面的一扩展读取信号,控制单元100传送程序语言函数的指令到接收电路200。在一实施例中,若总线协定为先进延伸界面总线协定,以及控制单元100选择扩展读取指令ERC来传送指令,控制单元100通过aruser扩展信号来传送程序语言函数的目的地址的数据到接收电路200。在一实施例中,若控制单元100选择扩展写入指令EWC来传送指令,通过控制单元100的主要写入界面的一扩展写入信号,控制单元100传送程序语言函数的指令到接收电路200。在一实施例中,若总线协定为先进延伸界面总线协定,以及控制单元100选择扩展写入指令EWC来传送指令,控制单元100通过写入数据通道(例如,wdata channel)来传送程序语言函数的源地址的数据到接收电路200。
需注意的是,以上实施例中有关控制单元100(例如,中央处理单元)的运行可通过一主要控制单元或一数字信号处理器来实现,而不限于此,在此不赘述。
图3为本发明实施例一处理装置30的示意图。处理装置30可被设置在存储器控制装置130中,用来执行控制单元100(例如,中央处理单元)的程序语言函数。处理装置30可被用来实现图1中的处理装置120。处理装置30包含有一接收电路300、一传送电路310、一写入电路320及一读取电路330。详细来说,接收电路300耦接于传送电路310,以及从一总线接收一联合指令,以协助控制单元100执行程序语言函数,其中联合指令包含有一扩展读取指令ERC及一扩展写入指令EWC。读取电路330耦接于接收电路300,以及根据扩展读取指令ERC,从一存储器区块中读取至少一数据。写入电路320耦接于接收电路300及传送电路310,以及根据扩展写入指令EWC,将至少一数据写入程序语言函数对应的一目的地址中。
根据前述说明,在接收到扩展读取信号及扩展写入信号后,处理装置30从一源地址的存储器区块中读取至少一数据,以及将至少一数据写入目的地址中。换言之,若源地址与目的地址在同一装置中,处理装置30可直接进行至少一数据的复制或搬移,而不需要传送扩展读取指令ERC到其他装置以等待其他装置(例如,从属装置、存储器控制装置等)的回应。
根据前述说明,本发明提供了一种处理装置(例如,处理装置20或处理装置30),以协助控制单元100执行程序语言函数,提升程序语言函数的执行速度,同时进一步减少控制单元100的处理时间。因此,提升程序语言函数的执行速度及控制单元100的执行效率的问题可获得解决。
在一实施例中,联合指令为根据控制单元100(例如,中央处理单元)所执行的至少一扩展指令所产生的一总线指令。也就是说,当控制单元100执行至少一扩展指令时,控制单元100将至少一扩展指令中所包含的信息转换为总线指令,以及标示总线指令为联合指令,以表示总线指令为扩展读取指令ERC与扩展写入指令EWC协同运行的指令。在一实施例中,通过至少一扩展信号,总线传送联合指令到接收电路300。也就是说,总线可通过至少一扩展信号,将程序语言函数的处理信息传送到处理装置30,以通过处理装置30来执行控制单元100本来要执行的运行。在一实施例中,至少一扩展信号包含有一扩展读取信号及一扩展写入信号。在一实施例中,总线分别通过扩展读取信号及扩展写入信号传送扩展读取指令ERC及扩展写入指令EWC到接收电路300。也就是说,联合指令中的扩展读取信号及扩展写入信号可通过不同的扩展信号被传送到处理装置30。
在一实施例中,若总线协定为一先进延伸界面,控制单元100传送包含有araddr、arlen、arsize及arvalid的扩展读取指令ERC到总线。接着,总线传送该扩展读取指令ERC到接收电路300。araddr代表来源地址。arlen为突发长度(burst length),代表至少一数据的数据长度或数据数量。arsize代表至少一数据的数据宽度或数据尺寸。arvalid为有效位元,其中若arvalid为1则代表扩展读取指令ERC开始执行。在一实施例中,若总线协定为先进延伸界面总线协定,控制单元100传送包含有awaddr、awlen、awsize及awvalid的扩展写入指令EWC到总线。接着,总线传送该扩展写入指令EWC到接收电路300。awaddr代表来源地址。awlen为突发长度,代表至少一数据的数据长度或数据数量。awsize代表至少一数据的数据宽度或数据尺寸。awvalid为有效位元,其中若awvalid为1则代表扩展写入指令EWC开始执行。
在一实施例中,在接收电路300接收到联合指令后,传送电路320传送一第二回应信息到总线,以通过总线传送第二回应信息到控制单元100(例如,中央处理单元)。在一实施例中,在写入电路310将至少一数据写入程序语言函数对应的目的地址中后,传送电路320传送一第二回应信息到总线,以通过总线传送第二回应信息到控制单元100。在一实施例中,通过一中断信号,传送电路320传送一第二回应信息到总线,以通过总线传送第二回应信息到控制单元100。
在一实施例中,总线传送扩展读取指令ERC或扩展写入指令EWC中其中一者到接收电路300。也就是说,控制单元100可仅使用一个扩展指令来传送有关于执行程序语言函数的数据到总线,以及总线传送扩展指令到接收电路300。在一实施例中,若控制单元100选择扩展读取指令ERC来传送指令,通过控制单元100的主要读取界面的一扩展读取信号,控制单元100传送程序语言函数的指令到总线,以及总线通过扩展读取信号传送该指令到接收电路300。在一实施例中,若总线协定为先进延伸界面总线协定,以及控制单元100选择扩展读取指令ERC来传送指令,控制单元100通过aruser扩展信号来传送程序语言函数的目的地址的数据到总线,以及总线通过aruser扩展信号来传送该数据到接收电路300。在一实施例中,若控制单元100选择扩展写入指令EWC来传送指令,通过控制单元100的主要写入界面的一扩展写入信号,控制单元100传送程序语言函数的指令到总线,以及总线通过扩展写入信号传送该指令到接收电路300。在一实施例中,若总线协定为先进延伸界面总线协定,以及控制单元100选择扩展写入指令EWC来传送指令,控制单元100通过写入数据通道(例如,wdata channel)来传送程序语言函数的源地址的数据到总线,以及总线通过写入数据通道来传送该数据到接收电路300。
用于处理装置20的实施例可被应用于处理装置30,在此不赘述。
处理装置120协助控制单元100的程序语言函数的运行可被归纳为一流程40,如图4所示,以及包含有以下步骤:
步骤S400:开始。
步骤S402:从一控制单元或一数据交换界面接收一指令。
步骤S404:判断该指令是否为一联合指令。
步骤S406:若该指令不是该联合指令,处理该指令。在处理该指令后,返回步骤S402。
步骤S408:若该指令为该联合指令,等待相对应该联合指令的一扩展读取指令或一扩展写入指令。
步骤S410:在接收该扩展读取指令或该扩展写入指令后,存储一传输设定及开始读取至少一数据。
步骤S412:在读取该至少一数据后,将该至少一数据写入该程序语言函数对应的一目的地址中。
步骤S414:判断该至少一数据是否被完成写入。若该至少一数据未被完成写入,返回步骤S410。
步骤S416:结束。
流程40的详细说明及变化可参考前述说明,在此不赘述。
上述实施例中处理装置20的运行可被归纳为一流程50,如图5所示。流程50被用于处理装置20,以及包含有以下步骤:
步骤S500:开始。
步骤S502:从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取指令及一扩展写入指令。
步骤S504:在接收到该联合指令后,传送该扩展读取指令到一从属装置,以从该从属装置接收回应该扩展读取指令的一回应信息,其中该回应信息包含有该从属装置从一存储器区块中读取的至少一数据。
步骤S506:在接收到该回应信息后,根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
步骤S508:结束。
流程50的详细说明及变化可参考前述说明,在此不赘述。
综上所述,以协助控制单元100(例如,中央处理单元)执行程序语言函数,以及提升程序语言函数的执行速度,进一步减少控制单元100的处理时间。因此,提升程序语言函数的执行速度及中央处理单元的执行效率的问题可获得解决。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种处理装置,用于一总线中,用来执行一中央处理单元的一程序语言函数,包含有:
一接收电路,用来从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取指令及一扩展写入指令;
一传送电路,耦接于该接收电路,用来传送该扩展读取指令到一从属装置,以通过该接收电路从该从属装置接收回应该扩展读取指令的一第一回应信息,其中该第一回应信息包含有该从属装置从一存储器区块中读取的至少一数据;以及
一写入电路,耦接于该接收电路及该传送电路,用来根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
2.如权利要求1所述的处理装置,其中该联合指令为根据该中央处理单元所执行的至少一扩展指令所产生的一总线指令。
3.如权利要求1所述的处理装置,其中通过至少一扩展信号,该中央处理单元传送该联合指令到该接收电路。
4.如权利要求1所述的处理装置,其中该中央处理单元还传送一读取指令到该接收电路。
5.如权利要求4所述的处理装置,其中根据该读取指令,该传送电路传送该至少一数据到该中央处理单元。
6.如权利要求1所述的处理装置,其中在该接收电路接收到该联合指令后、在该写入电路将该至少一数据写入该程序语言函数对应的该目的地址后,或者通过一中断信号,该传送电路传送一第二回应信息到该中央处理单元。
7.一种处理装置,用于一存储器控制装置中,用来执行一中央处理单元的一程序语言函数,包含有:
一传送电路;
一接收电路,耦接于该传送电路,用来从一总线接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取指令及一扩展写入指令;
一读取电路,耦接于该接收电路,用来根据该扩展读取指令,从一存储器区块中读取至少一数据;以及
一写入电路,耦接于该传送电路及该读取电路,用来根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
8.如权利要求7所述的处理装置,其中通过至少一扩展信号,该总线传送该联合指令到该接收电路。
9.如权利要求7所述的处理装置,其中在该接收电路接收到该联合指令后、在该写入电路将该至少一数据写入该程序语言函数对应的该目的地址后,或者通过一中断信号,该传送电路传送一回应信号到该总线,以通过该总线传送该回应信号到该中央处理单元。
10.一种处理程序语言的方法,用于一处理装置,用来执行一中央处理单元的一程序语言函数,包含有:
从该中央处理单元接收一联合指令,以协助该中央处理单元执行该程序语言函数,其中该联合指令包含有一扩展读取指令及一扩展写入指令;
在接收到该联合指令后,传送该扩展读取指令到一从属装置,以从该从属装置接收回应该扩展读取指令的一回应信息,其中该回应信息包含有该从属装置从一存储器区块中读取的至少一数据;以及
在接收到该回应信息后,根据该扩展写入指令,将该至少一数据写入该程序语言函数对应的一目的地址中。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110528812.3A CN115344244A (zh) | 2021-05-14 | 2021-05-14 | 处理程序语言函数的装置及方法 |
TW110130253A TWI792500B (zh) | 2021-05-14 | 2021-08-17 | 處理程式語言函數的裝置及方法 |
US17/572,558 US11714608B2 (en) | 2021-05-14 | 2022-01-10 | Device and method for handling programming language function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110528812.3A CN115344244A (zh) | 2021-05-14 | 2021-05-14 | 处理程序语言函数的装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115344244A true CN115344244A (zh) | 2022-11-15 |
Family
ID=83946840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110528812.3A Pending CN115344244A (zh) | 2021-05-14 | 2021-05-14 | 处理程序语言函数的装置及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11714608B2 (zh) |
CN (1) | CN115344244A (zh) |
TW (1) | TWI792500B (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5870625A (en) * | 1995-12-11 | 1999-02-09 | Industrial Technology Research Institute | Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command |
US7203780B2 (en) * | 2005-02-22 | 2007-04-10 | Kabushiki Kaisha Toshiba | System and method for facilitating communication between devices on a bus using tags |
US20060206743A1 (en) * | 2005-03-08 | 2006-09-14 | Hui-Huang Chang | Computer system having a clock controller for controlling an operating clock inputted into a no-wait-state microprocessor and method thereof |
US7373444B2 (en) * | 2005-04-15 | 2008-05-13 | Kabushiki Kaisha Toshiba | Systems and methods for manipulating entries in a command buffer using tag information |
JP2013257679A (ja) * | 2012-06-12 | 2013-12-26 | Sony Corp | 情報処理装置および方法、並びに、プログラム |
US9582287B2 (en) * | 2012-09-27 | 2017-02-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
JP6255893B2 (ja) * | 2013-10-24 | 2018-01-10 | 富士通株式会社 | ストレージ制御装置、およびストレージ制御プログラム |
US10353626B2 (en) * | 2016-02-03 | 2019-07-16 | Samsung Electronics Co., Ltd. | Buffer memory management method and write method using the same |
US20170293556A1 (en) * | 2016-04-07 | 2017-10-12 | Imagination Technologies Limited | Read discards in a processor system with write-back caches |
US10719448B2 (en) * | 2017-06-13 | 2020-07-21 | Alibaba Group Holding Limited | Cache devices with configurable access policies and control methods thereof |
TWI756616B (zh) * | 2020-01-14 | 2022-03-01 | 瑞昱半導體股份有限公司 | 處理器電路以及資料處理方法 |
JP2022050016A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | メモリシステム |
-
2021
- 2021-05-14 CN CN202110528812.3A patent/CN115344244A/zh active Pending
- 2021-08-17 TW TW110130253A patent/TWI792500B/zh active
-
2022
- 2022-01-10 US US17/572,558 patent/US11714608B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI792500B (zh) | 2023-02-11 |
US20220365757A1 (en) | 2022-11-17 |
TW202244726A (zh) | 2022-11-16 |
US11714608B2 (en) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09128330A (ja) | 映像表示装置 | |
JP2008090375A (ja) | 割込み制御システム、およびこれを利用した記憶制御システム | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
CN112506827A (zh) | 一种基于adma控制器的数据传输方法、装置及设备 | |
CN115344244A (zh) | 处理程序语言函数的装置及方法 | |
JP2008146541A (ja) | Dma転送システム、dmaコントローラ及びdma転送方法 | |
JP2009058994A (ja) | 画像処理装置及びその制御方法 | |
JP2009025896A (ja) | データ処理装置及びデータ処理方法 | |
KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
KR100606163B1 (ko) | 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법 | |
JP2004288147A (ja) | シリアルメモリに対するxipシステム及びその方法 | |
KR20100063219A (ko) | 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치 | |
JP2005301714A (ja) | マルチcpuシステム、そのデータ転送方法、及びそのプログラム | |
KR20070081981A (ko) | 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치 | |
JP2948380B2 (ja) | データ通信装置 | |
JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
JP2004246571A (ja) | 情報処理装置 | |
JP2006004340A (ja) | Dma転送制御装置 | |
JP2006092077A (ja) | バスシステム | |
JP2001043182A (ja) | パラレルバスシステム | |
CN116841515A (zh) | 处理程序语言函数的装置及方法 | |
CN116414770A (zh) | 片上系统、处理器及指令处理方法 | |
JP3056169B2 (ja) | データ送受信方式とその方法 | |
JP2008305232A (ja) | Pcカード装置 | |
JP3777304B2 (ja) | マイクロプログラムロード方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |