CN115335983A - 半导体器件及半导体器件的制造方法 - Google Patents

半导体器件及半导体器件的制造方法 Download PDF

Info

Publication number
CN115335983A
CN115335983A CN202080098988.3A CN202080098988A CN115335983A CN 115335983 A CN115335983 A CN 115335983A CN 202080098988 A CN202080098988 A CN 202080098988A CN 115335983 A CN115335983 A CN 115335983A
Authority
CN
China
Prior art keywords
plate
pad portion
semiconductor device
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080098988.3A
Other languages
English (en)
Inventor
白井克宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115335983A publication Critical patent/CN115335983A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的一个方面提供的半导体器件包括：焊盘部；支承所述焊盘部的绝缘层；第一配线层，其形成于所述焊盘部的下层并且在所述焊盘部的下方在第一方向上延伸；和导电性部件，其与所述焊盘部的表面接合并且在相对于所述第一方向形成‑30°～30°的角度的方向上延伸。本发明的另一个方面提供的半导体器件包括：焊盘部；支承所述焊盘部的绝缘层；第一配线层，其形成于所述焊盘部的下层并且在所述焊盘部的下方在第一方向上延伸；导电性部件，其与所述焊盘部的表面接合并且具有俯视时在一个方向上较长的接合部，所述接合部的长度方向相对于所述第一方向的角度为‑30°～30°。

Description

半导体器件及半导体器件的制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
例如，专利文献1公开了一种半导体器件，其具有：裸片焊盘；搭载于裸片焊盘上的SiC芯片；将裸片焊盘与SiC芯片接合的多孔质的第一烧结Ag层；覆盖第一烧结Ag层的表面且形成为圆角状的增强树脂部；与SiC芯片的源极电极电连接的源极引线；与栅极电极电连接的栅极引线；与漏极电极电连接的漏极引线；覆盖SiC芯片、第一烧结Ag层和裸片焊盘的一部分的密封体。
现有技术文献
专利文献
专利文献1：日本特开2014-179541号公报。
发明内容
用于解决问题的技术手段
本发明的一个实施方式的半导体器件包括：焊盘部；支承所述焊盘部的绝缘层；形成于所述焊盘部的下层并且在所述焊盘部的下方在第一方向上延伸的第一配线层；和与所述焊盘部的表面接合并且在相对于所述第一方向形成-30°～30°的角度的方向上延伸的导电性部件。
附图说明
图1是本发明的一个实施方式的半导体器件的平面图。
图2是本发明的一个实施方式的半导体器件的主视图。
图3是本发明的一个实施方式的半导体器件的侧视图。
图4是在图1的平面图中省略了密封树脂的图。
图5是沿图4的V―V线的截面图。
图6是沿图4的VI―VI线的截面图。
图7A是用于说明第一半导体元件的分解立体图。
图7B是图7A的第一通孔部的主要部分放大平面图。
图7C是图7A的第二通孔部的主要部分放大平面图。
图8是图4的一部分的主要部分放大图。
图9是沿图8的IX―1X线的截面图。
图10是沿图8的X―X线的截面图。
图11是沿图8的XI―XI线的截面图。
图12A～图12C是表示所述半导体器件的制造工序的一部分的图。
图13是用于说明超声波的施加方向的图。
图14是用于说明超声波的施加方向的图。
图15是表示超声波的施加方向相对于第二板状部件的长度方向为0度的方向(平行方向)的情况下的裂纹发生率的评价的图。
图16是表示超声波的施加方向相对于第二板状部件的长度方向为90度的方向(正交方向)的情况下的裂纹发生率的评价的图。
图17是用于说明焊盘部的材料的变形例的图。
图18是用于说明焊盘部的材料的变形例的图。
图19是用于说明第二板状部件的形状的变形例的图。
图20是用于说明第二板状部件的形状的变形例的图。
具体实施方式
<本发明的实施方式>
首先，列举说明本发明的实施方式。
本发明的一个实施方式的半导体器件包括：焊盘部；支承所述焊盘部的绝缘层；第一配线层，其形成于所述焊盘部的下层，并且在所述焊盘部的下方在第一方向上延伸；和导电性部件，其与所述焊盘部的表面接合，并且在相对于所述第一方向形成-30°～30°的角度的方向上延伸。
本发明的一个实施方式的半导体器件也可以包括：焊盘部；支承所述焊盘部的绝缘层；第一配线层，其形成于所述焊盘部的下层，并且在所述焊盘部的下方在第一方向上延伸；和导电性部件，其与所述焊盘部的表面接合，并且具有俯视时在一个方向上较长的接合部，所述接合部的长度方向相对于所述第一方向的角度为-30°～30°。
本发明的一个实施方式的半导体器件例如可以通过本发明的一个实施方式的半导体器件的制造方法来制造，该制造方法包括：准备半导体衬底的工序，其中，所述半导体衬底包括焊盘部、支承所述焊盘部的绝缘层和形成于所述焊盘部的下层并且在所述焊盘部的下方在所述在第一方向上延伸的第一配线层；和通过沿相对于所述第一方向形成-30°～30°的角度的方向施加的超声波振动，在所述焊盘部的表面接合导电性部件的工序。
根据该方法，超声波的振动方向是相对于第一方向形成-30°～30°的角度的方向。由此，能够抑制在绝缘层中产生裂纹。另外，在所述焊盘部的下方在第一方向上延伸的第一配线层例如也可以包括以俯视时与所述焊盘部重叠的方式在第一方向延伸的第一配线层。另外，既可以是在焊盘部的下方区域一个第一配线层在第一方向上延伸，也可以是在焊盘部的下方区域相互分开的多个第一配线层在第一方向上延伸。
在本发明的一个实施方式的半导体器件中，所述导电性部件的与所述焊盘部接合的接合部也可以包括俯视时在一个方向上较长的接合部。
在本发明的一个实施方式的半导体器件中，所述焊盘部也可以包含以铝为主要成分的材料。
在本发明的一个实施方式的半导体器件中，所述导电性部件也可以包含以铝和铜中的任意者为主要成分的材料。
在本发明的一个实施方式的半导体器件中，所述导电性部件的所述接合部也可以形成两个以上。
在本发明的一个实施方式的半导体器件中，所述导电性部件也可以包括具有粗细为100μm～600μm的线状部件。
根据该结构，由于线状的导电性部件的粗细为100μm～600μm，因此，能够利用该线状部件流通较大的电流。
在本发明的一个实施方式的半导体器件中，所述焊盘部的厚度也可以为1.6μm～6.0μm。
根据该结构，由于焊盘部的厚度为1.6μm～6.0μm，因此，能够使在导电性部件的接合时施加在焊盘部上的力难以传递到绝缘层。其结果，能够抑制在绝缘层中产生裂纹。
本发明的一个实施方式的半导体器件也可以包括：具有衬底主面的半导体衬底；第一元件电极，其形成于所述衬底主面，并且与所述第一配线层导通；第二元件电极，其在所述衬底主面上与所述第一元件电极隔开间隔地形成，并且与所述第一元件电极之间经由所述半导体衬底流通沟道电流；和第二配线层，其与所述第一配线层隔开间隔地形成在与所述第一配线层同一层，并且与所述第二元件电极导通。
如此，在沿衬底主面的横向流通沟道电流的元件结构形成于半导体衬底上的情况下，因半导体衬底上的空间的制约，有时在第一配线层的周围形成第二配线层。在这种情况下，如前所述如果能够抑制绝缘层中的裂纹的产生，则能够抑制第一配线层与第二配线层之间的短路。其结果，能够提供可靠性高的半导体器件。
本发明的一个实施方式的半导体器件也可以包括形成于所述第一配线层的下层并且在所述第一配线层的下方沿第二方向延伸的第三配线层，所述第二方向也可以平行于或垂直于第一方向。
在本发明的一个实施方式的半导体器件中，所述焊盘部包含与所述导电性部件接合的表面，所述焊盘部的所述表面包含以镍为主要成分的材料。
在本发明的一个实施方式的半导体器件中，所述焊盘部也可以包括：由以铜为主要成分的材料形成的第一部分；在所述第一部分上由以镍为主要成分的材料形成的第二部分；和在所述第二部分上由以钯为主要成分的材料形成并且形成所述焊盘部的所述表面的第三部分。
＜本发明的实施方式的详细说明＞
接着，参照附图详细说明本发明的实施方式。
《半导体器件A1的整体构造》
图1～图6表示本发明的一个实施方式的半导体器件A1。
半导体器件A1包括：多个第一半导体元件1、第二半导体元件2、多个第一导电性部件31、多个第二导电性部件32、引线框架4及密封树脂5。在该实施方式中，第一导电性部件31也可以是权利要求书中记载的“导电性部件”的一个例子。
图1是半导体器件A1的平面图。图2是半导体器件A1的主视图。图3是半导体器件A1的侧视图。图4是在图1所示的平面图中省略了密封树脂5的图。另外，在该图中，用假想线(二点虚线)表示密封树脂5。图5是沿图4的V-V线的截面图。图6是沿图4的VI-VI线的截面图。为了便于说明，将相互正交的3个方向定义为X方向、Y方向、Z方向。Z方向是半导体器件A1的厚度方向。X方向是半导体器件A1的平面图(参照图1)中的左右方向。Y方向是半导体器件A1的平面图(参照图1)中的上下方向。
半导体器件A1是表面封装在各种电子设备等的电路板上的形式。在该实施方式中，半导体器件A1是被称为SOP(Small Outline Package，小外形封装)的半导体封装。在本实施方式中，半导体器件A1例如是电源1C，但不限于此。
多个第一半导体元件1及第二半导体元件2是成为半导体器件A1的功能中枢的元件。
多个第一半导体元件1也可以分别是功率半导体元件。在该实施方式中，各第一半导体元件1例如也可以是卧式的MOSFET。另外，各第一半导体元件1不限于MOSFET。在该实施方式中，半导体器件A1具备两个第一半导体元件1。另外，为了便于理解，有时也将这两个第一半导体元件1进行区别而作为第一半导体元件1A、第一半导体元件1B。两个第一半导体元件1A、1B在X方向上排列，第一半导体元件1B被夹在第一半导体元件1A与第二半导体元件2之间。
第二半导体元件2也可以是用于控制多个第一半导体元件1的驱动的控制用IC。第二半导体元件2也可以与各第一半导体元件1导通，并且控制各第一半导体元件1。
多个第一半导体元件1及第二半导体元件2在Z方向上观察(以下也称为“俯视”)均为矩形。另外，在多个第一半导体元件1及第二半导体元件2的整体中，俯视时呈矩形。于是，多个第一半导体元件1的Y方向尺寸与第二半导体元件2的Y方向尺寸大致相同。另外，多个第一半导体元件1和第二半导体元件2整体来看，X方向尺寸约为3mm，Y方向尺寸约为2mm。
各第一半导体元件1分别包括半导体衬底11、多个元件电极12、配线层13、绝缘层19、多个通孔20及保护层23，另外，也可以在第一半导体元件1A、1B中共用半导体衬底11。
图7A、B、C～图11是用于说明第一半导体元件1的详细结构的图。图7A是用于说明多个第一半导体元件1中的配线层13、绝缘层19及多个通孔20的分解立体图。另外，在该图中，省略了多个元件电极12及绝缘层19的一部分。
图7B是图7A的第一通孔部201a的主要部分放大平面图。图7C是图7A的第二通孔部202a的主要部分放大平面图。另外，在图7B及图7C中，为了便于说明，构成要素间的尺寸比率与图7A不同。图8是将图4所示的平面图的一部分放大后的主要部分放大平面图。图9是沿图8的IX-1X线的截面图。图10是沿图8的X-X线的截面图。图11是沿图8的XI-XI线的截面图。
半导体衬底11由半导体材料形成。作为该半导体材料，例如可以举出Si(硅)、SiC(碳化硅)及GaN(氮化镓)等。在该实施方式中，也可以是两个第一半导体元件1的其中一个(第一半导体元件1A)为n型沟道MOSFET，两个第一半导体元件1的另一个(第一半导体元件1B)为p型沟道MOSFET。如图9～图11所示，半导体衬底11也可以具有在Z方向上朝向彼此相反侧的衬底主面111及衬底背面112。
如图9～图11所示，多个元件电极12以从半导体衬底11的衬底主面111露出的方式而形成。在该实施方式中，作为多个元件电极12，各第一半导体元件1包括：第一电极121、第二电极122及第三电极123。在该实施方式中，也可以是第一电极121为源极电极，第二电极122为漏极电极，第三电极123是栅极电极。俯视时的第一电极121、第二电极122及第三电极123的配置并没有特别的限制，矩形的各元件电极12既可以排列成格子状，也可以沿X方向或Y方向排成一列。另外，在该实施方式中，第一电极121及第二电极122也可以分别是权利要求书所述的“第一元件电极”及“第二元件电极”的一个例子。
第一电极121及第二电极122在衬底主面111上夹着第三电极123而形成。在衬底主面111上，第三电极123的下方的区域是在对第三电极123施加适当的电压时形成沟道的沟道区域。如果对第三电极123施加适当的电压，则在沿衬底主面111的横向上排列的第一电极121与第二电极122之间流通沟道电流。
如图9～图11所示，配线层13形成于半导体衬底11的衬底主面111上，与多个元件电极12导通。相对于各第一半导体元件1，配线层13分别包括：在Z方向上相互分离的第一导电层14、第二导电层15、第三导电层16、第四导电层17及第五导电层18。另外，配线层13中的上述导电层的数量并不限定于上述的5个。第一导电层14、第二导电层15、第三导电层16、第四导电层17及第五导电层18通过绝缘层19相互绝缘。
如图9～图11所示，第一导电层14是配线层13中的外层，配置于比第二导电层15、第三导电层16、第四导电层17及第五导电层18更远离衬底主面111的位置。第一导电层14包括多个第一板状部件141。
多个第一板状部件141分别由导电性材料构成。该导电性材料例如也可以是以Al(铝)和Cu(铜)为主要成分的材料，但并没有特别的限制。在该实施方式中，各第一板状部件141的材料是以Al为主要成分的材料，优选为Al系合金，更优选为以90wt％以上的比例含有Al的Al-Cu系合金、Al-Si系合金或将它们合成而成的Al-Si-Cu系合金。
各第一板状部件141在俯视时是长度方向沿Y方向的矩形。各第一板状部件141的宽度(短边方向的尺寸)例如为350μm左右。另外，各第一板状部件141(后述的第一焊盘部142a及第二焊盘部142b)的厚度(Z方向尺寸)例如为1.6μm～6.0μm。如果第一焊盘部142a及第二焊盘部142b的厚度为1.6μm～6.0μm，则能够使在第一导电性部件31接合时施加在第一焊盘部142a及第二焊盘部142b上的力难以传递到绝缘层19。其结果，能够抑制在绝缘层19上产生裂纹。
多个第一板状部件141俯视时在X方向排列。另外，为了便于理解，在图4中以在X方向上相邻的第一板状部件141彼此相连的方式进行了图示，但在相邻的第一板状部件141之间夹设有绝缘层19。于是，在第一导电层14中，多个第一板状部件141通过绝缘层19相互绝缘。
各第一板状部件141如图7A及图8～图11所示，分别包括从保护层23露出的第一焊盘部142a及第二焊盘部142b。为了便于理解，在图7A中，对第一焊盘部142a及第二焊盘部142b添加阴影。在该实施方式中，第一焊盘部142a及第二焊盘部142b也可以是权利要求书中记载的“焊盘部”的一个例子。
第一焊盘部142a及第二焊盘部142b配置于各第一板状部件141的同一面内。第一焊盘部142a及第二焊盘部142b在各第一板状部件141中相互分离并且在Y方向上排列。第一焊盘部142a接合有第一导电性部件31的一端(后述的接合部311)。第二焊盘部142b接合有第一导电性部件31的中途部(后述的接合部312)。
如图9～图11所示，第二导电层15是配线层13中的中间层，配置于第一导电层14与第三导电层16之间。第二导电层15包括多个第二板状部件151。在该实施方式中，第二板状部件151也可以是权利要求书中记载的“第一配线层”的一个例子。
多个第二板状部件151分别由导电性材料构成。该导电性材料例如也可以是以Al(铝)和Cu(铜)为主要成分的材料，但并没有特别的限制。在该实施方式中，各第二板状部件151材料是以Al为主要成分的材料，优选为Al系合金，更优选为以90wt％以上的比例含有A1的Al-Cu系合金、Al-Si系合金或将它们合成而成的Al-Si-Cu系合金。
各第二板状部件151在俯视时是长度方向D1沿Y方向的矩形。在该实施方式中，方向D1也可以是权利要求书所述的“第一方向”的一个例子。各第二板状部件151在第一板状部件141的下方以铺满的图案(solid pattern)形成。例如，第二板状部件151既可以以覆盖第一板状部件141的下方区域(俯视时与第一板状部件141重叠的区域)的整个面的方式形成，也可以在第一板状部件141的下方区域未被分割地形成，也可以在第一板状部件141的下方区域无间隙地形成。在其他的表述中，各第二板状部件151在俯视时也可以形成为与各第一板状部件141大致相同的形状。
各第二板状部件151的宽度(短边方向的尺寸)例如为350μm左右。另外，各第二板状部件151的厚度(Z方向尺寸)例如为0.5μm左右。多个第二板状部件151俯视时在X方向排列，并且在沿X方向相邻的第二板状部件151之间夹设有绝缘层19。于是，在第二导电层15中，多个第二板状部件151通过绝缘层19相互绝缘。
如图9～图11所示，第三导电层16是配线层13中的中间层，配置于第二导电层14与第四导电层17之间。第三导电层16包括多个第三板状部件161。在该实施方式中，第三板状部件161也可以是权利要求书中记载的“第三配线层”的一个例子。
多个第三板状部件161分别由导电性材料构成。该导电性材料例如也可以是以Al(铝)和Cu(铜)为主要成分的材料，但并没有特别的限制。在该实施方式中，各第三板状部件161的材料是以Al为主要成分的材料，优选为Al系合金，更优选为以90wt％以上的比例含有Al的Al-Cu系合金、Al-Si系合金或将它们合成而成的Al-Si-Cu系合金。
各第三板状部件161在俯视时是长度方向D2沿Y方向的矩形。在该实施方式中，方向D2也可以是权利要求书中记载的“第二方向”的一个例子。各第三板状部件161在第二板状部件151的下方以铺满的图案(solid pattern)形成。例如，第三板状部件161既可以以覆盖第二板状部件151的下方区域(俯视时与第二板状部部件151重叠的区域)的整个面的方式形成，也可以在第二板状部件151的下方区域未被分割地形成，也可以在第二板状部件151的下方区域无间隙地形成。在其他的表述中，各第三板状部件161在俯视时也可以形成为与各第二板状部件151大致相同的形状。
各第三板状部件161的宽度(短边方向的尺寸)例如为350μm左右。另外，各第三板状部件161的厚度(Z方向尺寸)例如为0.5μm左右。多个第三板状部件161俯视时在X方向排列，并且在沿X方向相邻的第三板状部件161之间夹设有绝缘层19。于是，在第三导电层16中，多个第三板状部件161通过绝缘层19相互绝缘。
如图9～图11所示，第四导电层17是配线层13中的中间层，配置于第三导电层16与第五导电层18之间。第四导电层17包括多个第四板状部件171。
多个第四板状部件171分别由导电性材料构成。该导电性材料例如也可以是以Al(铝)和Cu(铜)为主要成分的材料，但并没有特别的限制。在该实施方式中，各第四板状部件171的材料是以Al为主要成分的材料，优选为A1系合金，更优选为以90wt％以上的比例含有Al的Al-Cu系合金、Al-Si系合金或将它们合成而成的Al-Si-Cu系合金。
各第四板状部件171在俯视时是长度方向沿X方向的矩形。即，各第四板状部件171在俯视时与第一板状部件141、第二板状部件151及第三板状部件161正交。各第四板状部件171的宽度(短边方向的尺寸)也可以比第一板状部件141、第二板状部件151及第三板状部件161窄，例如为20μm～50μm左右。另外，各第四板状部件171的厚度(Z方向尺寸)例如为0.5μm左右。多个第四板状部件171俯视时在Y方向排列，并且在沿Y方向相邻的第四板状部件171之间夹设有绝缘层19。于是，在第四导电层17中，多个第四板状部件171通过绝缘层19相互绝缘。
如图9～图11所示，第五导电层18是配线层13中的内层，配置于比第一导电层14、第二导电层15、第三导电层16及第四导电层17更靠近衬底主面111的位置。第五导电层18包括多个第五板状部件181。
多个第五板状部件181分别由导电性材料构成。该导电性材料例如也可以是以Al(铝)和Cu(铜)为主要成分的材料，但并没有特别的限制。在该实施方式中，各第五板状部件181的材料是以Al为主要成分的材料，优选为Al系合金，更优选为以90wt％以上的比例含有Al的Al-Cu系合金、Al-Si系合金或将它们合成而成的Al-Si-Cu系合金。
各第五板状部件181在俯视时为长度方向沿Y方向的矩形。各第五板状部件181的宽度(短边方向的尺寸)也可以比第一板状部件141、第二板状部件151、第三板状部件161及第四板状部件171窄，例如为1.0μm左右。另外，各第五板状部件181的厚度(Z方向尺寸)例如为0.5μm左右。多个第五板状部件181俯视时在X方向排列，并且在沿X方向相邻的第五板状部件181之间夹设有绝缘层19。于是，在第五导电层18中，多个第五板状部件181通过绝缘层19相互绝缘。在该实施方式中，多个第五板状部件181在X方向上按照0.6μm左右的间距排列。
在配线层13中，第一板状部件141、第二板状部件151及第三板状部件161的数量彼此相同，第一板状部件141、第二板状部件151及第三板状部件161的数量比第四板状部件171的数量少，第四板状部件171的数量比第五板状部件181的数量少。另外，第五板状部件181的数量比元件电极12的数量少。在配线层13中，第五导电层18及第四导电层17在汇集多个元件电极12的同时，与上层的第一～第三导电层14～16导通。
在配线层13中，如图7A所示，各第一板状部件141、第二板状部件151及第三板状部件161的长度方向与各第四板状部件171的长度方向在与Z方向正交的平面(x－y平面)上正交，并且各第四板状部件171的长度方向与各第五板状部件181的长度方向在x－y平面上正交。
在配线层13中，多个第一板状部件141包括与第一电极121导通的第一电极导通部件141a以及与第二电极122导通的第二电极导通部件141b。第一电极导通部件141a与第二电极导通部件141b在X方向上交替排列。
例如，如图4所示，第一导电层14也可以包括与第一半导体元件1A的第一电极121导通的两个第一电极导通部件141a，并且也可以包括与第一半导体元件1B的第一电极121导通的两个第一电极导通部件141a。另外，第一导电层14也可以包括与第一半导体元件1A的第二电极122导通的1个第二电极导通部件141b，也可以包括与第一半导体元件1B的第二电极122导通的1个第二电极导通部件141b。
同样，多个第二板状部件151包括与第一电极121导通的第一电极导通部件151a以及与第二电极122导通的第二电极导通部件151b。第一电极导通部件151a与第二电极导通部件151b在X方向上交替排列。在该实施方式中，第一电极导通部件151a及第二电极导通部件151b也可以分别是权利要求书中记载的“第一配线层”及“第二配线层”的一个例子。
另外，多个第三板状部件161包括与第一电极121导通的第一电极导通部件161a以及与第二电极122导通的第二电极导通部件161b。第一电极导通部件161a与第二电极导通部件161b在X方向上交替排列。
另外，多个第四板状部件171包括与第一电极121导通的第一电极导通部件171a以及与第二电极122导通的第二电极导通部件171b。第一电极导通部件171a与第二电极导通部件171b在Y方向上交替排列。
另外，多个第五板状部件181包括与第一电极121导通的第一电极导通部件181a以及与第二电极122导通的第二电极导通部件181b。另外，多个第五板状部件181包括与第三电极123导通的第三电极导通部件181c。第三电极导通部件181c配置于相邻的第一电极导通部件181a与第二电极导通部件181b之间。
如图9～图11所示，绝缘层19形成于第一导电层14与半导体衬底11(衬底主面111)之间。只要具有绝缘性，绝缘层19的材料就没有特别的限制，例如由SiO2构成。绝缘层19包括：第一层间绝缘膜191、第二层间绝缘膜192、第三层间绝缘膜193、第四层间绝缘膜194及第五层间绝缘膜195。在该实施方式中，第一层间绝缘膜191是权利要求书中记载的“绝缘层”的一个例子。
第一层间绝缘膜191介于第一导电层14与第二导电层15之间，并将它们绝缘。第二层间绝缘膜192介于第二导电层15与第三导电层16之间，并将它们绝缘。第三层间绝缘膜193介于第三导电层16与第四导电层17之间，并将它们绝缘。第四层间绝缘膜194介于第四导电层17与第五导电层18之间，并将它们绝缘。第五层间绝缘膜195介于第五导电层18与半导体衬底11(衬底主面111)之间，并将第五导电层18与各元件电极12绝缘。
另外，绝缘层19也分别形成于：在第一导电层14中在X方向上相邻的第一板状部件141之间、在第二导电层15中在X方向上相邻的第二板状部件151之间、在第三导电层16中在X方向上相邻的各第三板状部件161之间、在第四导电层17中在X方向上相邻的各第四板状部件171之间、在第五导电层18中在X方向上相邻的各第四板状部件171之间。另外，在图7A中，省略了介于它们之间的绝缘层19。
多个通孔(via)20分别由贯通绝缘层19的贯通孔和填充在该贯通孔中的导电材料构成。该实施方式中的该导电材料例如是W(钨)。另外，各通孔20的材料并不限定于此，也可以是铝、铜等。另外，导电材料也可以未填充在上述贯通孔中，而是以覆盖贯通孔的内面的方式形成。
各通孔20沿Z方向延伸。在该实施方式中，各通孔20的俯视时形状如图7A所示为圆形。另外，各通孔20的俯视时形状并不限于此，例如也可以是矩形、多边形等。在该实施方式中，多个通孔20包括：多个第一通孔201、多个第二通孔202、多个第三通孔203、多个第四通孔204以及多个第五通孔205。
如图7A、图7B及图9～图11所示，多个第一通孔201分别贯通第一层间绝缘膜191，并且介于第一导电层14与第二导电层15之间。各第一通孔201将第一导电层14与第二导电层15导通。如图7A及图7B所示，多个第一通孔201在第一板状部件141的下方以铺满的图案形成的第一通孔部201a的方式排列。
更具体地而言，如图7B所示，第一通孔部201a是通过将多个第一通孔部201集中地形成于一定区域，由此能够在视觉上与第一通孔部201a周围的第一层间绝缘膜191的部分(非第一通孔部201b)区别的部分。
在该实施方式中，如图7B中的虚线阴影所示，在第一层间绝缘膜191中设定有第一板状部件141的下方区域143(俯视时与第一板状部件141重叠的第一层间绝缘膜191的区域)，该下方区域143形成为第一通孔部201a。在第一通孔部201a中，例如，规则且均匀(例如，矩阵状等)地密集排列着多个俯视时为圆形的第一通孔201。此处，所谓的第一通孔201密集是指，例如也可以表示多个第一通孔201在与相邻的第一通孔201之间隔开各第一通孔201的宽度(在该实施方式中为直径)以下或与宽度相同程度的间隔而集中的方式。由此，将由多个第一通孔201占有的具有一定宽度的带状区域定义为第一通孔部201a。
即，“第一通孔部201a在第一板状部件141的下方为铺满的图案”也可以表示：带状的第一通孔部201a以覆盖第一板状部件141的下方区域143的整个面的方式形成；在第一板状部件141的下方区域143未被分割地形成；或者在第一板状部件141的下方区域143中无间隙地形成。在其他的表述中，也可以表示各第一通孔部201a俯视时形成为与各第一板状部件141大致相同的形状。
第一通孔部201a与多个第一板状部件141一对一对应地形成有多个，并在X方向排列。相邻的第一通孔部201a之间的第一层间绝缘膜191的区域是非第一通孔部201b。由此，第一通孔部201a与非第一通孔部201b在X方向上交替排列。
非第一通孔部201b在该实施方式中被定义为具有沿Y方向延伸的第一层间绝缘膜191的一定宽度的带状区域。非第一孔部201b是在x－y平面中未形成第一通孔201的带状的空白区域，其宽度例如也可以是各第一通孔201的宽度的数倍以上。
在图7B中，用直线的虚线表示第一通孔部201a与非第一通孔部201b的边界部144，但实际上也可以不是明确的直线状。例如，当通过SEM图像等目视观察第一层间绝缘膜191的上表面时，也可以将在第一通孔部201a的最外侧且沿Y方向呈线状排列的多个第一通孔201、和与它们相邻的第一层间绝缘膜191的空白区域之间的模糊的边界部定义为边界部144。
如图7A、图7C及图9～图11所示，多个第二通孔202分别贯通第二层间绝缘膜192，并且介于第二导电层15与第三导电层16之间。各第二通孔202将第二导电层15与第三导电层16导通。如图7A及图7C所示，多个第二通孔202以在第二板状部件151的下方以铺满的图案形成的第二通孔部202a的方式排列。
更具体地而言，如图7C所示，第二通孔部202a是通过将多个第二通孔202集中形成于一定的区域，由此能够在视觉上与第二通孔部202a周围的第二层间绝缘膜192的部分(非第二通孔部202b)区别的部分。
在该实施方式中，如图7C中的虚线阴影所示，在第二层间绝缘膜192上设有第二板状部件151的下方区域153(俯视时与第二板状部件151重叠的第二层间绝缘膜192的区域)，该下方区域153形成为第二通孔部202a。在第二通孔部202a中，例如，规则且均匀(例如，矩阵状等)地密集排列着多个俯视时为圆形的第二通孔202。此处，第二通孔202密集也可以表示，例如多个第二通孔202在与相邻的第二通孔202之间隔开各第二通孔202的宽度(在本实施方式中为直径)以下或与宽度相同程度的间隔而集中的方式，由此，将具有由多个第二通孔202占有的一定宽度的带状区域定义为第二通孔部202a。
即，“第二通孔部202a在第二板状部件151的下方为铺满的图案”也可以表示：带状的第二通孔部202a以覆盖第二板状部件151的下方区域153的整个面的方式形成；在第二板状部件151的下方区域153未被分割地形成；或者在第二板状部件151的下方区域153无间隙地形成。在其他的表述中，也可以表示各第二通孔部202a在俯视时形成为与各第二板状部件151大致相同的形状。
第二通孔部202a与多个第二板状部件151一对一对应地形成有多个，并且在X方向排列。相邻的第二通孔部202a之间的第二层间绝缘膜192的区域是非第二通孔部202b。由此，第二通孔部202a与非第二通孔部202b在X方向上交替排列。
在该实施方式中，非第二通孔部202b被定义为具有沿Y方向延伸的第二层间绝缘膜192的一定宽度的带状区域。非第二通孔部202b是在x－y平面中未形成第二通孔202的带状的空白区域，其宽度例如也可以是各第二通孔202的宽度的数倍以上。
在图7C中，用直线的虚线表示第二通孔部202a与非第二通孔部202b的边界部154，但实际上也可以不是明确的直线状。例如，在通过SEM图像等目视确认第二层间绝缘膜192的上表面时，也可以将在第二通孔部202a的最外侧且在Y方向排列成线状的多个第二通孔202和与它们相邻的第二层间绝缘膜192的空白区域之间的模糊的边界部定义为边界部154。
如图7A及图9～图11所示，多个第三通孔203分别贯通第三层间绝缘膜193，并且介于第三导电层16与第四导电层17之间。各第三通孔203将第三导电层16与第四导电层17导通。多个第三通孔203的排列没有特别的限制，根据第三导电层16的多个第三板状部件161及多个第四板状部件171的配置而适当地设计即可。
如图7A及图9～图11所示，多个第四通孔204分别贯通第四层间绝缘膜194，并且介于第四导电层17与第五导电层18之间。各第四通孔204将第四导电层17与第五导电层18导通。多个第四通孔204的排列没有特别的限制，根据第四导电层17的多个第四板状部件171及多个第五板状部件181的配置而适当地设计即可。
如图7A及图9～图11所示，多个第五通孔205分别贯通第五层间绝缘膜195，并且介于第5导电层18与元件电极12之间。各第五通孔205将第五导电层18与元件电极12导通。多个第五通孔205的排列没有特别的限制，根据第五导电层18的多个第五板状部件181及多个元件电极12的配置而适当地设计即可。
如图9～图11所示，保护层23以覆盖配线层13(第一导电层14)的上表面的方式形成。保护层23也可以是例如通过等离子体CVD法形成的Si3N4层或SiO2层，或者通过涂布形成的聚酰亚胺树脂层。或者也可以通过它们的组合而形成。在该实施方式中，保护层23的一部分开口，并且第一焊盘部142a及第二焊盘部142b分别从该开口的部分露出。
第二半导体元件2具有在Z方向上朝向彼此相反侧的元件主面21及元件背面22。元件主面21朝向与半导体衬底11的衬底主面111相同的方向。元件背面22朝向与半导体衬底11的衬底背面112相同的方向。如图4所示，第二半导体元件2在元件主面21上形成有多个焊盘部211。焊盘部211是接合第二导电性部件32的部分。
多个第一导电性部件31分别将多个第一半导体元件1中的任意一个与引线框架4导通。各第一导电性部件31在俯视时，与多个第一半导体元件1中的任意一个的外周交叉。各第一导电性部件31包括：与多个第一半导体元件1的第一焊盘部142a接合的接合部311；与多个第一半导体元件1的第二焊盘部142b接合的接合部312；以及与引线框架4的一部分(后述的键合焊盘部42)接合的接合部313。
各第一导电性部件31例如使用楔形工具(后述的楔形工具503)形成，接合部311、312、313通过该楔形工具的楔形键合而形成。如图8所示，各接合部311为长度方向沿Y方向的大致矩形。另外，接合部311、312、313的长度方向尺寸依赖于所使用的楔形工具。在该实施方式中，接合部311、312也可以是权利要求书中记载的“导电性部件的接合部”的一个例子。
另外，如图8所示，各第一导电性部件31也可以具有：从第一焊盘部142a向第二焊盘部142b延伸并将第一焊盘部142a与第二焊盘部142b连接的连接部314。连接部314由于是架设在第一焊盘部142a与第二焊盘部142b在间的第一导电性部件31的一部分，因此也可以称为第一导电性部件31的架设部。
第一导电部件31的连接部314在俯视时全部与多个第一半导体元件1中的任意一个重叠。因此，各第一导电性部件31的连接部314在俯视时与多个第一半导体元件1中的任意一个的外周都不交叉。各第一导电性部件31的连接部314沿第一板状部件141的长度方向(Y方向)形成线状。在该实施方式中，第一导电性部件31的连接部314延伸的方向Dw1与第二板状部件151延伸的方向D1(Y方向)平行。即，俯视时的方向Dw1与方向D1之间的角度为0°。另外，各第一导电性部件31的连接部314延伸的方向Dw1如图8中的虚线所示，与方向D1的角度θ1也可以是-30°～30°的范围。在该实施方式中，方向Dw1也可以是后述的[B9]中记载的“第一方向”的一个例子。
另外，在图8中，第二板状部件151及第三板状部件161形成于第一板状部件141的下方，无法目视确认。但是，第二板状部件151及第三板状部件161相对于第一板状部件141以铺满的图案形成。因此，也可以将第二板状部件151及第三板状部件161的形状视为与第一板状部件141的形状相同。
另外，各第一导电性部件31也可以包括从第二焊盘部142b向各第一半导体元件1的外侧延伸的延伸部315。各第一导电性部件31的延伸部315在俯视时与多个第一半导体元件1中的任意一个的外周交叉。各第一导电性部件31的延伸部315沿与第二板状部件151的长度方向D1(Y方向)形成-30°～30°的角度θ2的方向DW2形成线状。
上述这种方向Dw1与方向D1的角度θ1、以及方向Dw2与方向D1的角度θ2的范围也可以应用于接合部311、312的方向性与第二板状部件151的方向性的关系中。如前所述，各接合部311、312通过楔形键合而形成，俯视时形成一个方向Dw3(Y方向)上较长的长尺形状。换言之，各接合部311、312具有在一个方向Dw3上选择性地延伸的形状。在该实施方式中，如图8中虚线所示，各接合部311、312的长度方向Dw3相对于第二板状部件151的长度方向D1(Y方向)的角度θ3也可以在-30°～30°的范围内。
另外，角度θ1、θ2及θ3未必全部在相对于第二板状部件151的长度方向D1为-30°～30°的范围。例如，也可以是若干角度θ1及θ3在相对于方向D1为-30°～30°的范围，若干角度θ2在相对于方向D1为-30°～30°的范围外。
多个第二导电性部件32分别将第一半导体元件1的第三电极123与引线框架4之间、以及第二半导体元件2与引线框架4之间导通。各第二导电性部件32在俯视时与第一半导体元件1及第二半导体元件2的外周交叉。
在该实施方式中，各第一导电性部件31及各第二导电性部件32均是所谓的键合线，且截面为圆形的线状部件。另外，并不限于线状部件，也可以是被称为铝线的带状部件。而且，该线状部件的材料的主要成分为Al。即，在该实施方式中，各第一导电性部件31及各第二导电性部件32全部为Al线。另外，各第一导电性部件31及各第二导电性部件32的材料并不限定于此，例如也可以是Cu或Au等。另外，在该实施方式中，第一导电性部件31及第二导电性部件32的粗细(线径)也可以均为φ100μm～600μm。
引线框架4是构成多个第一半导体元件1及第二半导体元件2与封装有半导体器件A1的电路板的导电路径的部分。引线框架4支承多个第一半导体元件1及第二半导体元件2，并且与多个第一半导体元件1及第二半导体元件2导通。引线框架4由俯视时呈矩形的Cu等薄壁金属板通过冲切加工、剪切加工、折弯加工等形成。于是，引线框架4的材料的主要成分是Cu。另外，引线框架4的材料并不限于此。
引线框架4包括：裸片焊盘部41、多个键合焊盘部42a、42b、42c、42d、42e、多个引线部43a、43b、43c、43d、43e、43f及多个侧方延伸部44，另外，为了便于说明，在不特别区分多个键合焊盘部42a～42e的情况下，作为键合焊盘部42进行说明。另外，同样在不特别区分多个引线部43a～43f的情况下，作为引线部43进行说明。
裸片焊盘部41是搭载多个第一半导体元件1及第二半导体元件2的部分。多个第一半导体元件1及第二半导体元件2通过接合材料411与裸片焊盘部41接合。接合材料411例如是焊锡膏或Ag膏等。另外，接合材料411的材料并没有特别的限制。
多个键合焊盘部42a～42e分别是第一导电性部件31及第二导电性部件32中的任意一个与其接合的部分。各键合焊盘部42a～42e相互分开地配置。另外，在该实施方式中，各键合焊盘部42a～42e远离裸片焊盘部41而配置。另外，多个键合焊盘部42a～42e中的任意一个与裸片焊盘部41也可以一体地形成。在这种情况下，引线框架4也可以不包括多个侧方延伸部44。
在该实施方式中，各键合焊盘部42a、42b包括从x方向的一个端缘突出的突出部421a、421b。突出部421a、421b从y方向看分别与引线部43f重叠。键合焊盘部42c俯视时呈矩形，各键合焊盘部42d、42e在x方向的各端缘凹陷。
键合焊盘部42a、42b经由第一导电性部件31与各第一半导体元件1A、1B的各第一电极121导通。在键合焊盘部42a、42b上分别连接有两个引线部43a、43b。
键合焊盘部42c经由第一导电性部件31与各第一半导体元件1A、1B的各第二电极122导通。在键合焊盘部42c上连接有三个引线部43c。
各键合焊盘部42d、42e的大小彼此相同。各键合焊盘部42d经由第二导电性部件32与第二半导体元件2导通。各键合焊盘部42e经由第二导电性部件33与第一半导体元件1的第三电极123导通。
引线部43f不与键合焊盘部42a～42e中的任何一个连接，也不与多个第一半导体元件1及第二半导体元件2中的任何一个导通。如图4所示，引线部43f配置于在x方向上相邻的引线部43a与引线部43b之间。在本实施方式中，两个引线部43a与两个引线部43b在x方向上，夹着引线部43f配置于相反侧。另外，图4所示的引线部43f的被密封树脂5覆盖的部分的宽度大于从密封树脂5露出的部分的宽度，但也可以相同，或者也可以比其小。但是，如图4所示增大其宽度，由此能够抑制引线部43f从密封树脂5上脱落。
如图4所示，多个引线部43a～43d分别是与键合焊盘部42a～42d中的任意一个相连，并且从该键合焊盘部42a～42d延伸出来的部分。在各引线部43中，其一部分从密封树脂5露出，从该密封树脂5露出的部分是用于将半导体器件A1封装在电路板上的端子。另外，在各引线部43中至少从密封树脂5露出的部分被电镀覆盖。另外，各引线部43在从密封树脂5露出的部分弯曲。在该实施方式中，在俯视时，八个引线部43分别从密封树脂5的Y方向的各端缘露出。另外，多个引线部43的配置及数量并不限定于图1及图4所示的引线部。
多个引线部43a分别与键合焊盘部42a相连。如上所述，键合焊盘部42a与第一半导体元件1A的第一电极121导通，并且该第一电极121是源极电极，因此，多个引线部43a是第一半导体元件1A的源极端子。
多个引线部43b分别与键合焊盘部42b相连。如上所述，键合焊盘部42b分别与第一半导体元件1B的第一电极121导通，且该第一电极121是源电极，因此，多个引线部43b是第一半导体元件1B的源极端子。
多个引线部43c分别与键合焊盘部42c相连。如上所述，键合焊盘部42c与各第一半导体元件1A、1B的各第二电极122导通，各第二电极122为漏电极，因此，多个引线部43c是各第一半导体元件1的漏极端子。在该实施方式中，通过键合焊盘部42c及多个引线部43c，使第一半导体元件1A、1B的漏极端子共用，但也可以使第一半导体元件1A、1B各自的漏极端子单独使用。
多个引线部43d分别与各键合焊盘部42d相连。如上所述，各键合焊盘部42d与第二半导体元件2导通。例如为了分别作为功率栅极端子、设备控制用端子、模拟用电源输入端子、反馈端子、软启动时间设定端子、频谱扩散设定用端子、模式切换用端子、内部恒压控制用端子、或ERRAMP(误差运放)输出用端子等而发挥功能，多个引线部43d适当地与第二半导体元件2导通。另外，这些只是一个例子，为了作为除此以外的端子发挥功能，也可以与第二导体元件2导通。另外，虽然在图4中没有表示，但在本实施方式中，各第一半导体元件1的第三电极123与第二半导体元件2导通。
多个侧方延伸部44分别是从裸片焊盘部41的X方向的端缘延伸出来的部分。在各侧方延伸部44中，X方向的一个端缘与裸片焊盘部41相连，X方向的另一个端缘从密封树脂5露出。在该实施方式中，侧方延伸部44在俯视时，从裸片焊盘部41的X方向的各端缘分别延伸出两个侧方延伸部44，该两个侧方延伸部44分别配置于裸片焊盘部41的Y方向的各端缘侧。
如图1～图6所示，密封树脂5覆盖多个第一半导体元件1、第二半导体元件2、多个第一导电性部件31、多个第二导电性部件32以及引线框架4的一部分。密封树脂5由具有绝缘性的材料构成。在该实施方式中，密封树脂5例如由黑色的环氧树脂构成。密封树脂5在俯视时为矩形。
＜半导体器件A1的制造方法＞
接着，关于半导体器件A1的制造方法，特别对第一导电性部件31的接合方法进行说明。图12A～图12C是表示半导体器件A1的制造工序中的与第一导电性部件31的接合相关的工序的图。
在上述的半导体衬底11上形成多个元件电极12、配线层13、绝缘层19、多个通孔20及保护层23之后，半导体衬底11经由接合材料411与裸片焊盘部41接合。
接着，如图12A～图12C所示，第一导电性部件31与第一焊盘部142a接合。在第一导电性部件31的接合中，例如使用楔形键合机50。楔形键合机50包括：保持作为第一导电性部件31的材料的金属细线501的导线引导件502；对金属细线501施加载荷及超声波的楔形工具503；接合后切断金属细线501的刀具504。
首先，如图12A所示，在用楔形工具503夹紧金属细线501的端部的状态下，使楔形键合机50下降，直到金属细线501与第一焊盘部142a接触。
接着，如图12B所示，一边从上向下对金属细线501施加载荷F，一边施加超声波US。超声波US的施加方向(振动方向Dus)如图13所示，是沿第二板状部件151的长度方向D1(Y方向)的方向。在该实施方式中，俯视时的振动方向Dus与方向D1之间的角度为0°(振动方向Dus与方向D1平行)，但振动方向Dus与方向D1的角度在-30°～30°的范围即可。由此，金属细线501的端部与第一焊盘部142a接合，形成接合部311。
接着，如图12C所示，楔形键合机50一边通过楔形工具503保持金属细线501的夹紧状态，一边移动至第二焊盘部142b的上方位置。并且，与图12B同样地施加载荷F及超声波US，形成接合部312。然后，采用同样的方法，将金属细线501与接合焊盘部42a接合，并用刀具504切断，从而完成第一导电性部件31的接合。
在对所有的第一导电性部件31以及所有的第二导电性部件32进行该一系列的引线键合工序之后，用密封树脂5密封引线框架4及引线框架4上的结构物，由此得到半导体器件A1。
＜半导体器件A1的作用效果＞
接着，对该实施方式的半导体器件A1的作用效果进行说明。
如图13所示，根据上述的半导体器件A1的制造方法，超声波US的振动方向Dus相对于第二板状部件151的长度方向D1(Y方向)的角度为-30°～30°的范围。如此来确定基于楔形键合的超声波US的振动方向Dus，如图8所示，能够将第一导电性部件31延伸的方向Dw1、Dw2相对于第二板状部件151延伸的方向D1(Y方向)的角度θ1、θ2控制在-30°～30°。
由此，能够抑制在第一板状部件141周围的绝缘层19(第一层间绝缘膜191)上产生裂纹。例如，在第一层间绝缘膜191中，能够抑制在第一通孔部201a与非第一通孔部201b的边界部144(参照图7B)附近产生裂纹。例如使用蚀刻液等除去比第一层间绝缘膜191更靠上的结构，使第一通孔部201a与非第一通孔部201b的边界部144露出，由此能够确认有无这种裂纹。
另外，根据半导体器件A1，第二板状部件151在第一焊盘部142a及第二焊盘部142b的下方以铺满的图案形成。由此，能够在第二板状部件151整体上均等地承受在第一导电性部件31的超声波接合时对第一焊盘部142a及第二焊盘部142b施加的力。
此外，在该实施方式中，作为第一板状部件141与第二板状部件151之间的第一通孔201的集合体的第一通孔部201a也与第二板状部件151同样，以铺满的图案形成。因此，在第一层间绝缘膜191中，能够使第一通孔部201a与非第一通孔部201b的边界部144(参照图7B)从第一焊盘部142a及第二焊盘部142b的下方区域横向脱离。
由此，也能够抑制在第一板状部件141周围的绝缘层19(第一层间绝缘膜191)上产生裂纹。例如，在第一层间绝缘膜191中，能够抑制在第一通孔部201a与非第一通孔部201b的边界部144(参照图7B)附近产生裂纹。
在半导体衬底11上形成有各第一半导体元件1那样的卧式MOSFET的情况下，因半导体衬底11上的空间的限制，有时应该相互绝缘的配线层彼此在焊盘部的下方相邻。在该实施方式中，作为应该相互绝缘的配线层，第一电极导通部件141a(源极侧布线)与第二电极导通部件141b(漏极侧布线)相邻。在这种情况下，如上所述如果能够抑制在第一层间绝缘膜191中产生裂纹，则能够有效地抑制第一电极导通部件151a(源极侧布线)与第二电极导通部件151b(漏极侧布线)之间的短路。其结果，能够提高可靠性高的半导体器件A1。
在图15及图16中表示了绝缘层的裂纹的发生率伴随超声波的振动方向Dus如何变化。图15及图16的评价是在图14所示的配线层60的最上层的焊盘部609接合铝线时而得到的。
该配线层60具有三层结构，包括由上至下依次交替正交地配置的第一板状部件601、第二板状部件602及第三板状部件603。第一板状部件601及第三板状部件603沿Y方向延伸，第二板状部件602沿X方向延伸。在第一板状部件601与第二板状部件602之间，夹设有形成多个第一通孔604的第一层间绝缘膜606。在第二板状部件602与第三板状部件603之间夹设有形成多个第二通孔605第二层间绝缘膜607。另外，第一板状部件601的表面被保护层608覆盖，第一板状部件601的一部分从保护层608的开口作为焊盘部609而露出。
图15与图12B及图13的方法同样，是以相对于第二板状部件602的延伸方向D1(X方向)为0°的角度(与方向D1平行)施加超声波来接合铝线时的结果。另一方面，图16是以相对于第二板状部件602的延伸方向D1(X方向)为90°的角度(与方向D1正交)施加超声波来接合铝线时的结果。
如图15所示，如果以相对于第二板状部件602的延伸方向D1(X方向)为0°的角度(与X方向平行)施加超声波来接合铝线，则不仅在金属线接合时的工艺余量(考虑了工艺的偏差的容许变动量)的范围内，在工艺余量的范围外也能够实现裂纹发生率0％的A评价。
而且，在第一焊盘部142a及第二焊盘部142b的下方区域的整个面上形成有第二板状部件151，因此，能够排除第二板状部件151相对于图13所示的超声波的振动方向Dus的指向性。例如，如图13所示，即使令振动方向Dus从与方向D1平行的方式变化为与方向D1正交，施加于铺满的图案的第二板状部件151上的力也不会发生大的变化。其结果，由于能够从各个方向将第一导电性部件31与第一焊盘部142a及第二焊盘部142b接合，因此，能够提高第一导电性部件31的方向性的自由度。
＜第一焊盘部142a及第二焊盘部142b的材料的变形例＞
图17及图18是用于说明第一焊盘部142a及第二焊盘部142b的材料的变形例的图。
形成第一焊盘部142a及第二焊盘部142b的第一板状部件141的导电性材料如前所述，既可以单独使用以Al为主要成分的材料，但也可以应用图17及图18所示的材料。
首先，图17所示的第一板状部件1411包括：形成第一板状部件1411的形状的第一层1411a、和形成于第一层1411a上的第二层1411b。作为第一层1411a的导电性材料，例如也可以是以Al(铝)和Cu(铜)为主要成分的材料。另一方面，作为第二层1411b的导电性材料，例如也可以是以Ni(镍)为主要成分的材料。以Ni(镍)为主要成分的材料例如除了是Ni单体之外，也可以是以90wt％以上的比例含有Ni的Ni合金。
第二层1411b例如既可以是通过溅射法在第一层1411a上形成的溅射层，也可以是通过镀敷法在第一层1411a上形成的镀敷层。另外，第一层1411a的厚度例如也可以为1.6μm～6.0μm，第二层1411b的厚度例如也可以为1.0μm～5.0μm。
如此，通过应用由以Ni为主要成分的材料构成的第二层1411b，能够采用以Ni为主要成分的材料形成第一板状部件1411的表面、即第一焊盘部142a及第二焊盘部142b。由此，在使用Al线作为第一导电性部件31的情况下，第一导电性部件31与第一焊盘部142a及第二焊盘部142b的亲和性变高，因此，能够以良好的接合强度将第一导电性部件31与第一焊盘部142a及第二焊盘部142b接合。
另外，对于第一导电性部件31，在并用Al线、Cu线及Au线中的两者以上的情况下，也可以根据分别与第一焊盘部142a及第二焊盘部142b接合的第一导电性部件31的材料，更改第一焊盘部142a及第二焊盘部142b的材料。例如，在接合A1线的第一焊盘部142a及第二焊盘部142b中，采用图17的以Ni为主成分的材料，在接合Au线的第一焊盘部142a及第二焊盘部142b中，也可以采用图9～图11的以Al为主成分的材料。
接着，图18所示的第一板状部件1412包括：形成第一板状部件1412的形状的第一层1412a；形成于第一层1412a上的第二层1412b；形成于第二层1412b上的第三层1412c。在该实施方式中，第一层1412a、第二层1412b及第三层1412c也可以分别是权利要求书中记载的“第一部分”、“第二部分”及“第三部分”的一个例子。
作为第一层1412a的导电性材料，例如是以Cu(铜)为主要成分的材料，除了Cu单体之外，也可以是以90wt％以上的比例含有Cu的Cu合金。作为第二层1412b的导电性材料，例如是以Ni(镍)为主要成分的材料，除了Ni单体以外，也可以是以90wt％以上的比例含有Ni的Ni合金。作为第三层1412c的导电性材料，例如可以是以Pd(钯)为主要成分的材料，除了Pd单体之外，还可以是以90wt％以上的比例含有Pd的Pd合金。
第二层1412b及第三层1412c例如既可以是在第一层1412a上依次通过溅射法形成的溅射层，也可以是在第一层1412a上依次通过镀敷法形成的镀敷层。另外，第一层1412a的厚度例如为6.0μm～10.0μm，第二层1412b的厚度例如为1.0μm～5.0μm，第三层1412c的厚度例如也可以为0.01μm～0.4μm。
如此，通过应用由以Pd为主要成分的材料构成的第三层1412c，能够由以Pd为主要成分的材料形成第一板状部件1412的表面、即第一焊盘部142a及第二焊盘部142b。
另外，关于第一焊盘部142a及第二焊盘部142b的材料，不一定非要统一使用图9～图11的以Al为主要成分的材料、图17的以Ni为主要成分的材料、以及图18的以Pd为主要成分的材料中的任一种，例如，也可以采用三种材料中的两个以上的组合。
＜第二板状部件151的形状的变形例＞
图19及图20是用于说明第二板状部件151的形状的变形例的图。
第二板状部件151如前所述，也可以在第一板状部件141的下方区域143以铺满的图案形成，但也可以如图19及图20所示，不以铺满的图案形成。
首先，图19所示的第二板状部件1511比第一板状部件141的下方区域143(俯视时与第一板状部件141重叠的区域)细，例如形成线状。第二板状部件1511在第一板状部件141的下方区域143形成有多个(在图19中为两个)。即，在一个第一板状部件141的下方区域143中，两个第二板状部件1511相互隔开间隔地沿Y方向延伸。
另外，该第二板状部件1511与第一板状部件141之间的第一通孔部2011a与第二板状部件1511同样，比第一板状部件141细，例如，也可以形成俯视时与第二板状部件1511相同的形状。而且，第三板状部件1611及第二通孔2021a也可以分别是俯视时与图19的第二板状部件1511及第一通孔2011a相同的形状。
接着，图20所示的第二板状部件1512与图19的第二板状部件1511同样，比第一板状部件141的下方区域143(俯视时与第一板状部件141重叠的区域)细，例如形成线状。第二板状部件1512与各第一板状部件141一一对应地形成，并且在一个第一板状部件141的下方区域143中，一个第二板状部件1512沿Y方向延伸。
另外，该第二板状部件1512与第一板状部件141之间的第一通孔部2012a也可以与第二板状部件1512同样，比第一板状部件141细，例如形成俯视时与第二板状部件1512相同的形状。而且，第三板状部件1612及第二通孔部2022a也可以分别是俯视时与图20的第二板状部件1512及第一通孔部2012a相同的形状。
在图19及图20的结构中，第二板状部件1511、1512也沿Y方向延伸。因此，能够将第一导电性部件31的延伸方向Dw1、Dw2相对于第二板状构件1511、1512的延伸方向D1(Y方向)的角度θ1、θ2控制在-30°～30°。因此，能够抑制在第一板状部件141周围的绝缘层19(第一层间绝缘膜191)中产生裂纹。
以上，对本发明的一个实施方式进行了说明，但本发明也可以以其他的方式实施。
例如，在上述实施方式中，表示了半导体器件A1具备多个第一半导体元件1及第二半导体元件2的情况，但不限于此。例如，第一半导体元件1也可以是一个，也可以不具备第二半导体元件2。
另外，在上述实施方式中，第三板状部件161长度方向D2与第二板状部件151、1511、1512的长度方向D1平行，但也可以正交。
另外，在上述实施方式中，第一导电性部件31通过楔形键合相对于第一焊盘部142a及第二焊盘部142b形成，也可以通过球键合形成。
除此之外，可以在权利要求书中记载的事项的范围内实施各种设计变更。
另外，除了权利要求书中记载的发明以外，从该说明书及附图的记载中还可以提取以下的特征。
[B1]
一种半导体器件，其包括：
焊盘部；
支承所述焊盘部的绝缘层；
形成于所述焊盘部的下层且在所述焊盘部的下方具有铺满的图案(solidpattern)的第一配线层；和
与所述焊盘部的表面接合的导电性部件。
根据该结构，在焊盘部的下方以铺满的图案形成有第一配线层。由此，能够抑制在绝缘层中产生裂纹。另外，在所述焊盘部的下方所述第一配线层具有铺满的图案，例如也可以包含以下意思：以覆盖所述焊盘部的下方区域的整个面的方式形成所述第一配线层；在所述焊盘部的下方区域所述第一配线层未被分割；在所述焊盘部的下方区域无间隙地形成所述第一配线层等意思。
[B2]
B1所述的半导体器件，其中，
所述焊盘部包含以铝为主要成分的材料。
[B3]
B1或2所述的半导体器件，其中，
所述导电性部件包含以铝及铜中的任意一种为主要成分的材料。
[B4]
B1～3中任一项所述的半导体器件，其中，
所述导电性部件的与所述焊盘部接合的接合部包括通过楔形键合形成的接合部。
[B5]
B4所述的半导体器件，其中，
所述导电性部件的所述接合部形成有两个以上。
[B6]
B1～5中任一项所述的半导体器件，其中，
所述导电性部件包括具有粗细为100μm～600μm的线状部件。
[B7]
B1～6中任一项所述的半导体器件，其中，
所述焊盘部的厚度为1.6μm～6.0μm。
[B8]
B1～7中任一项所述的半导体器件，其包括：
具有衬底主面的半导体衬底；
第一元件电极，其形成于所述衬底主面并且与所述第一配线层导通；
第二元件电极，其在所述衬底主面上与所述第一元件电极隔开间隔地形成，并且与所述第一元件电极之间经由所述半导体衬底流通沟道电流，
第二配线层，其在与所述第一配线层同一层上与所述第一配线层隔开间隔地形成，并且与所述第二元件电极导通。
如此，在沿衬底主面的横向流通沟道电流的元件结构形成于半导体衬底上的情况下，因半导体衬底上的空间的制约，有时在第一配线层的周围形成第二配线层。在这种情况下，如上所述，如果能够抑制绝缘层中的裂纹的产生，则能够抑制第一配线层与第二配线层之间的短路。其结果，能够提供可靠性高的半导体器件。
[B9]
B1～8中任一项所述的半导体器件，其中，
所述导电性部件俯视时在第一方向上延伸，
包括形成于所述第一配线层的下层并且在所述第一配线层的下方在所述第一方向上延伸的第三配线层。
[B10]
B9所述的半导体器件，其中，
包括通孔部，该通孔部形成于所述第一配线层与所述第三配线层之间，将所述第一配线层与所述第三配线层连接，且在俯视时沿所述第一方向延伸。
[B11]
B1～10中任一项所述的半导体器件，其中，
所述焊盘部包括与所述导电性部件接合的表面，
所述焊盘部的所述表面包含以镍为主成分的材料。
[B12]
B1～10中任一项所述的半导体器件，其中，
所述焊盘部包括：由以铜为主要成分的材料形成的第一部分；在所述第一部分上由以镍为主要成分的材料形成的第二部分；在所述第二部分上由以钯为主要成分的材料形成并且形成所述焊盘部的所述表面的第三部分。
本申请对应于2020年3月25日向日本国特许厅提出的特愿2020-054750号、及2020年3月25日向日本国特许厅提出的特愿2020-054751号，这些申请的全部公开通过引用而编入其中。
符号的说明
A1：半导体器件
D1：方向
D2：方向
DUS：方向
DW1：方向
DW2：方向
DW3：长度方向
θ1：角度
θ2：角度
θ3：角度
1：第一半导体元件
1A：第一半导体元件
1B：第一半导体元件
2：第二半导体元件
11：半导体衬底
12：元件电极
13：配线层
14：第一导电层
15：第二导电层
16：第三导电层
19：绝缘层
20：通孔
31：第一导电性部件
60：配线层
111：衬底主面
121：第一电极
122：第二电极
141：第一板状部件
142a：第一焊盘部
142b：第二焊盘部
151：第二板状部件
151a：第一电极导通部件
151b：第二电极导通部件
161：第三板状部件
161a：第一电极导通部件
161b：第二电极导通部件
191：第一层间绝缘膜
311：接合部
312：接合部
315：延伸部
501：金属细线
601：第一板状部件
602：第二板状部件
606：第一层间绝缘膜
609：焊盘部
1411：第一板状部件
1411a：第一层
1411b：第二层
1412：第一板状部件
1412a：第一层
1412b：第二层
1412c：第三层
1511：第二板状部件
1512：第二板状部件

Claims (13)

1.一种半导体器件，其特征在于，包括：
焊盘部；
支承所述焊盘部的绝缘层；
第一配线层，其形成于所述焊盘部的下层，并且在所述焊盘部的下方在第一方向上延伸；和
导电性部件，其与所述焊盘部的表面接合，并且在相对于所述第一方向形成-30°～30°的角度的方向上延伸。
2.如权利要求1所述的半导体器件，其特征在于，
所述导电性部件的与所述焊盘部接合的接合部包括俯视时在一个方向上较长的接合部。
3.一种半导体器件，其特征在于，包括：
焊盘部；
支承所述焊盘部的绝缘层；
第一配线层，其形成于所述焊盘部的下层，并且在所述焊盘部的下方在第一方向上延伸；和
导电性部件，其与所述焊盘部的表面接合，并且具有俯视时在一个方向上较长的接合部，
所述接合部的长度方向相对于所述第一方向的角度为-30°～30°。
4.如权利要求1～3中任一项所述半导体器件，其特征在于，
所述焊盘部包含以铝为主要成分的材料。
5.如权利要求1～4中任一项所述半导体器件，其特征在于，
所述导电性部件包含以铝和铜中的任意者为主要成分的材料。
6.如权利要求1～5中任一项所述半导体器件，其特征在于，
所述导电性部件的所述接合部形成有两个以上。
7.如权利要求1～6中任一项所述半导体器件，其特征在于，
所述导电性部件包括具有粗细为100μm～600μm的线状部件。
8.如权利要求1～7中任一项所述半导体器件，其特征在于，
所述焊盘部的厚度为1.6μm～6.0μm。
9.如权利要求1～8中任一项所述半导体器件，其特征在于，包括：
具有衬底主面的半导体衬底；
第一元件电极，其形成于所述衬底主面，并且与所述第一配线层导通；
第二元件电极，其在所述衬底主面上与所述第一元件电极隔开间隔地形成，并且与所述第一元件电极之间经由所述半导体衬底流通沟道电流；和
第二配线层，其与所述第一配线层隔开间隔地形成在与所述第一配线层同一层，并且与所述第二元件电极导通。
10.如权利要求1～9中任一项所述半导体器件，其特征在于，
包括形成于所述第一配线层的下层并且在所述第一配线层的下方在第二方向上延伸的第三配线层，
所述第二方向与所述第一方向平行或正交。
11.如权利要求1～10中任一项所述的半导体器件，其特征在于，
所述焊盘部包含与所述导电性部件接合的表面，
所述焊盘部的所述表面包含以镍为主要成分的材料。
12.如权利要求1～10中任一项所述的半导体器件，其特征在于，
所述焊盘部包括：
由以铜为主要成分的材料形成的第一部分；
在所述第一部分上由以镍为主要成分的材料形成的第二部分；和
在所述第二部分上由以钯为主要成分的材料形成并且形成所述焊盘部的所述表面的第三部分。
13.一种半导体衬底的制造方法，其特征在于，包括：
准备半导体衬底的工序，其中，所述半导体衬底包括焊盘部、支承所述焊盘部的绝缘层和形成于所述焊盘部的下层并且在所述焊盘部的下方在所述在第一方向上延伸的第一配线层；和
通过沿相对于所述第一方向形成-30°～30°的角度的方向施加的超声波振动，在所述焊盘部的表面接合导电性部件的工序。
CN202080098988.3A 2020-03-25 2020-10-28 半导体器件及半导体器件的制造方法 Pending CN115335983A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020054750 2020-03-25
JP2020054751 2020-03-25
JP2020-054751 2020-03-25
JP2020-054750 2020-03-25
PCT/JP2020/040372 WO2021192384A1 (ja) 2020-03-25 2020-10-28 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115335983A true CN115335983A (zh) 2022-11-11

Family

ID=77891065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080098988.3A Pending CN115335983A (zh) 2020-03-25 2020-10-28 半导体器件及半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20230116738A1 (zh)
JP (1) JPWO2021192384A1 (zh)
CN (1) CN115335983A (zh)
WO (1) WO2021192384A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243278A1 (ja) * 2022-06-14 2023-12-21 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221904B2 (ja) * 2001-01-29 2009-02-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP6250788B2 (ja) * 2014-02-27 2017-12-20 シャープ株式会社 半導体装置
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2021192384A1 (ja) 2021-09-30
JPWO2021192384A1 (zh) 2021-09-30
US20230116738A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
JP6726112B2 (ja) 半導体装置および電力変換装置
US11955411B2 (en) Semiconductor device
US20230207440A1 (en) Semiconductor device
JP2023010801A (ja) 半導体装置
CN115335983A (zh) 半导体器件及半导体器件的制造方法
JP7416638B2 (ja) 半導体装置および半導体装置の製造方法
US20210407954A1 (en) Semiconductor device
US20220301966A1 (en) Semiconductor device
JP7201106B2 (ja) 半導体装置
WO2021177034A1 (ja) 半導体装置
JP2021190556A (ja) 半導体装置の実装構造
CN107331767B (zh) 半导体器件
WO2021002225A1 (ja) 半導体装置
JP7290960B2 (ja) 半導体装置
WO2024038746A1 (ja) 半導体装置
US12009310B2 (en) Semiconductor device
WO2024038736A1 (ja) 半導体装置
WO2024057876A1 (ja) 半導体装置
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
US20220301965A1 (en) Semiconductor device
WO2022259809A1 (ja) 半導体装置
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
WO2021251128A1 (ja) 半導体素子、および、半導体装置
JP2024027893A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination