CN115308480A - 一种防止浮空状态的欠压检测电路 - Google Patents
一种防止浮空状态的欠压检测电路 Download PDFInfo
- Publication number
- CN115308480A CN115308480A CN202210886700.XA CN202210886700A CN115308480A CN 115308480 A CN115308480 A CN 115308480A CN 202210886700 A CN202210886700 A CN 202210886700A CN 115308480 A CN115308480 A CN 115308480A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- unit
- branch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 59
- 101150020211 MPC1 gene Proteins 0.000 claims description 10
- 101150110971 CIN7 gene Proteins 0.000 claims description 6
- 101150110298 INV1 gene Proteins 0.000 claims description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001133 acceleration Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
一种防止浮空状态的欠压检测电路,其特征在于:所述电路包括带隙基准单元、电流比较单元、输出单元和低压补偿单元;其中,所述带隙基准单元,与所述电流比较单元连接,用于根据输入电压的大小生成差分电流;所述电流比较单元,与所述输出单元连接,用于接收所述差分电流并提供给所述输出单元;所述输出单元,用于生成欠压锁定输出信号;所述低压补偿单元,分别连接在所述带隙基准单元的两个支路上,用于根据不同的输入电压实现对所述差分电流的调节。本发明方法简单、思路巧妙,通过简单增加MOS管元件,就可以在输入电压较低时,防止欠压锁定逻辑的失灵。
Description
技术领域
本发明涉及集成电路领域,更具体的,涉及一种防止浮空状态的欠压检测电路。
背景技术
目前,欠压锁定(UVLO,Under Voltage Lock-out)检测电路是一种能够在电源电压低于正常的最小工作电压时,用于切断电压输出的电路。为了保护芯片中整体电路的基本功能,欠压锁定检测电路被广泛的应用于各类芯片中。
现有技术中,采用带隙基准电路来实现欠压锁定的判断,能够在不同温度下确保欠压锁定检测电路中欠压锁定信号翻转时的输入电压更为恒定。然而,这种利用带隙基准电路实现的欠压锁定,在输入电压较低的情况下,非常容易出现输出的浮空状态,这将导致电路输出的欠压锁定信号的输出发生错误。
针对上述问题,本发明中提供了一种防止浮空状态的欠压检测电路。
发明内容
为解决现有技术中存在的不足,本发明的目的在于,提供一种防止浮空状态的欠压检测电路,该电路能够通过带隙基准单元、电流比较单元、输出单元和低压补偿单元来生成欠压锁定输出信号,该信号能够基于低压补偿单元的调节确保输入电压较低时的正常欠压锁定逻辑。
本发明采用如下的技术方案。
本发明涉及一种防止浮空状态的欠压检测电路,电路包括带隙基准单元、电流比较单元、输出单元和低压补偿单元;其中,带隙基准单元,与电流比较单元连接,用于根据输入电压的大小生成差分电流;电流比较单元,与输出单元连接,用于接收差分电流并提供给输出单元;输出单元,用于生成欠压锁定输出信号;低压补偿单元,分别连接在带隙基准单元的两个支路上,用于根据不同的输入电压实现对差分电流的调节。
优选的,带隙基准单元包括分压电阻Rf1、Rf2、滤波电容Cf、第一支路与第二支路;其中,第一支路中包括依次连接的MOS管Mp0、三级管Q1和电阻R1,第二支路中包括依次连接的MOS管Mp1和三极管Q2;MOS管Mp0和Mp1镜像方式连接,并且栅极接入控制电压BPC。
优选的,当输入电压的分压Vb小于带隙基准单元的最小开启电压V1时,第一支路与第二支路中的电流大小不等;当输入电压的分压Vb大于带隙基准单元的最小开启电压V1时,第一支路与第二支路中的电流大小相等。
优选的,电流比较单元包括第一检测支路和第二检测支路;其中,第一检测支路中包括连接在Mp0管漏极与地之间的MOS管Mpc0和Mn0,第二检测支路中包括连接在Mp1管漏极与地之间的MOS管Mpc1和Mn1;MOS管Mpc0和Mpc1的栅极与控制电压BPC连接;MOS管Mn0和Mn1的栅极与控制电压BN1连接。
优选的,输出单元包括功率管Mp5、输出电阻R2、反相器INV1;其中,功率管Mp5的源极接入电源电压,漏极通过输出电阻R2后接地,栅极与Mpc1管和Mn1管的连接点连接,用于接收电流比较单元的输出;反相器INV1的输入端接入至功率管Mp5的漏极,输出端向外部电路提供欠压锁定输出信号。
优选的,低压补偿单元包括第一补偿单元和第二补偿单元;第一补偿单元和第二补偿单元分别并联至第一支路和所述第二支路中三极管的集电极、发射极之间。
优选的,第一补偿单元和第二补偿单元分别为栅极受到控制电压BN1控制的MOS管Mn7和Mn8;MOS管Mn7和Mn8的数量之比与三极管Q1和Q2的数量之比相等。
优选的,当输入电压的分压小于带隙基准单元的最小开启电压V1时,第一补偿电流与第二补偿电流之比等于第一支路电流与第二支路电流;电流比较单元的输出电流升高,确保欠压锁定输出信号为高电平状态。
优选的,当输入电压的分压大于带隙基准单元的最小开启电压V1时,第一补偿电流受到电阻R1升压的影响而减小,第一补偿电流的增速小于第二补偿电流的增速;电流比较单元的输出电流逐渐降低,欠压锁定输出信号的电压逐渐降低。
优选的,当电流比较单元的输出电流降低为0时,欠压锁定输出信号为低电平状态。
本发明的有益效果在于,与现有技术相比,本发明中一种防止浮空状态的欠压检测电路,能够通过带隙基准单元、电流比较单元、输出单元和低压补偿单元来生成欠压锁定输出信号,该信号能够基于低压补偿单元的调节确保输入电压较低时的正常欠压锁定逻辑。本发明方法简单、思路巧妙,通过简单增加MOS管元件,就可以在输入电压较低时,防止欠压锁定逻辑的失灵。
本发明的有益效果还包括:
1、本发明中的方法,能够实现对欠压锁定单元的控制,当输入电压较低时,利用MOS管并联的方式,同步提升带隙基准单元中两条对称支路的电流,从而使得电流比较单元的输出信号能够近似成倍数的增长,并使得该信号能够被输出单元有效感知,克服了低压情况下电路异常输出的问题。
2、当输入电压较高并逐步升高时,MOS管的并联可以使得两条对称支路中,不同MOS管的电流增长速率有所不同,原本电流较大的第一支路,在电阻升压的作用下,总电流的增速较低,而原本电流较小的第一支路其总电流的增速则较高,通过这种方式实现了两条支路上电流大小的翻转,从而进一步确保欠压锁定输出信号的翻转。
3、通过合理设计MOS管参数、分压电阻的参数、以及带隙基准单元中相关元件的参数,可以使得欠压锁定输出信号在合理的输入电压上发生状态翻转,从而确保了即便增加MOS管元件但欠压锁定逻辑仍然保持正常。
附图说明
图1为现有技术中一种欠压检测电路的结构示意图;
图2为本发明中一种防止浮空状态的欠压检测电路的结构示意图;
图3为本发明一种防止浮空状态的欠压检测电路中第一支路电流与第二支路电流随输入电压分压发生变化的示意图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本申请的保护范围。
图1为现有技术中一种欠压检测电路的结构示意图。如图1所示,本发明中一种防止浮空状态的欠压检测电路,包括带隙基准单元、电流比较单元和输出单元。在该电路中,电阻Rf1和Rf2能够对于输入电压Vin进行分压,同时通过电容Cf过滤掉输入电压Vin中的高频分量,使得该电压尽量稳定。此时生成的分压为Vb。带隙基准单元中包括两条支路。第一支路由Mp0、Q1和R1组成,而第二支路则由Mp1和Q2组成。其中,三极管Q1和Q2的数量为8:1。
除此之外,电流比较单元也包括两条对称支路,由于电流比较单元和带隙基准单元共同使用MOS管Mp0和Mp1,因此电路能够确保带隙基准单元中两条支路的电流差,体现在电流比较单元中。例如当I1的电流较大,I2的电流较小,则Mpc1管的电流就大于Mn1管的电流I2-I1的大小。这种电流差将从K点流出,从而控制Mp5栅极的电压。
如果输入电压较大,三极管Q2的发射极电流基本随着晶体管基极电压呈现出指数增长的特征。而由于电阻R1的存在,Q1电流随其基极电压呈现出近似线性的变化,且输入电压越大,则电流I2与I1差值越大。因此当输入电压较大时I2与I1电流差较大,电流比较器输出端K点为低电平状态,能确保UVLO为低电平。
如果此时的输入电压较小,则两条支路无法建立完全的对称电流状态,此时,第一支路的电流较大,第二支路的电流较小,理论上来说,电流比较单元的K点能够实现合理的输出,从而控制Mp5的关断。然而,另一方面,如果输入电压过小,则第一支路和第二支路的电流也会非常小,两个电流的差值也较小,此时电路中的K点即使存在输出,也难以保证持续或快速的向Mp5管的栅极提供电荷。在这种情况下,Mp5不会受到极小电流差的影响,而是仍然保持在导通状态,并导致欠压锁定输出信号的状态出现错误。
针对上述问题,本发明提供了一种防止浮空状态的新的欠压检测电路。
图2为本发明中一种防止浮空状态的欠压检测电路的结构示意图。如图2所示,本发明中的一种防止浮空状态的欠压检测电路,包括带隙基准单元、电流比较单元、输出单元和低压补偿单元;其中,带隙基准单元,与电流比较单元连接,用于根据输入电压的大小生成差分电流;电流比较单元,与输出单元连接,用于接收差分电流并提供给输出单元;输出单元,用于生成欠压锁定输出信号;低压补偿单元,分别连接在带隙基准单元的两个支路上,用于根据不同的输入电压实现对差分电流的调节。
可以理解的是,本发明中的欠压检测电路区别于现有技术电路中的内容为,该电路中增加了低压补偿单元。这一低压补偿单元能够对于带隙基准单元中两个支路的电流大小,以及差分电流(也就是两个支路中电流的差)的大小进行调节,从而防止电路中K点的浮空状态。
优选的,带隙基准单元包括分压电阻Rf1、Rf2、滤波电容Cf、第一支路与第二支路;其中,第一支路中包括依次连接的MOS管Mp0、三级管Q1和电阻R1,第二支路中包括依次连接的MOS管Mp1和三极管Q2;MOS管Mp0和Mp1镜像方式连接,并且栅极接入控制电压BPC。
本发明中带隙基准单元的电路连接方式与现有技术中的电路连接方式类似。
优选的,当输入电压的分压Vb小于带隙基准单元的最小开启电压V1时,第一支路与第二支路中的电流大小不等,依靠低压补偿单元的作用,进一步增大I1与I2两条支路的电流差,确保输入电压的分压Vb小于V1时电流比较器输出端K点为高电平状态;当输入电压的分压Vb大于带隙基准单元的最小开启电压V1时,电流比较器通过检测第一支路与第二支路中的电流大小能判断出正确的输出状态。。
可以理解的是,带隙基准和电流比较器电路存在一个建立稳定工作状态的最小电压。本发明中将这一电压称为最小开启电压。这个电压能够控制带隙基准单元中的三极管Q1和Q2进入到放大区中,从而保证电流比较器输出状态是确定的。
因此,如果输入电压的分压大于该电压,则电路能够确保电流比较器的工作状态稳定,而如果输入电压的分压小于该电压,则电路无法正常工作,此时电流比较器无法判断出正确的工作状态。
优选的,电流比较单元包括第一检测支路和第二检测支路;其中,第一检测支路中包括连接在Mp0管漏极与地之间的MOS管Mpc0和Mn0,第二检测支路中包括连接在Mp1管漏极与地之间的MOS管Mpc1和Mn1;MOS管Mpc0和Mpc1的栅极与控制电压BPC连接;MOS管Mn0和Mn1的栅极与控制电压BN1连接。
具体来说,本发明中的控制电压BPC可以是比电源电压VDD低800mV的固定偏置电压,而控制电压BN1则为比地电位高800mV的固定偏置电压。可以理解的是,该电流比较单元中的第一检测支路和第二检测支路,其实际上是分别获取带隙基准单元中第一支路和第二支路的剩余电流的。由于Mp0和Mp1两个管子处于镜像连接状态,因此,第一支路与第一检测支路的电流和,应当与第二支路和第二检测之路的电流和完全保持相等。即使是在输入电压的分压非常小,带隙基准电路无法建立稳定工作状态时,也仍然是这样的。而两条检测支路的电流差的大小则可以决定电流比较器是否到达或超过了欠压检测的临界点。
具体来说,当输入电压较低时,第一支路电流I1略大于第二支路电流I2,此时,第二检测支路的电流会大于第一检测支路的电流,且大于量为I1-I2,K点确定为高电平状态。另外,如果输入电压较高,那么第一支路电流I1小于第二支路电流I2,第一检测支路大于第二检测支路上的电流,此时K点确定为低电平状态。
优选的,输出单元包括功率管Mp5、输出电阻R2、反相器INV1;其中,功率管Mp5的源极接入电源电压,漏极通过输出电阻R2后接地,栅极与Mpc1管和Mn1管的连接点连接,用于接收电流比较单元的输出;反相器INV1的输入端接入至功率管Mp5的漏极,输出端向外部电路提供欠压锁定输出信号。
可以理解的是,K点的输出高低电平状态会根据第一检测支路和第二检测支路的电流差确定。具体来说,由于Mn0和Mn1为相同型号的MOS管,且处于相同偏置电压的控制下,因此,当第二检测支路电流小于第一检测支路电流时,K点输出高电平状态。而如果第二检测支路电流大于第一检测支路电流时,K点输出低电平状态。
当K点无输出或输出电流较小时,Mp5栅极电压较小,Mp5处于导通状态,电路中E点的电压被拉高为AVDD,则此时经过反相器INV1后,输出信号UVLO为低电平。当K点输出电流较小时,尽管K点存在输出,但是Mp5却无法有效分辨,此时可以称Mp5的栅极处于浮空状态。另外,如果K点存在较大的输出电流,则会短时间就将Mp5的电流拉高。
在本发明中,由于额外增加了低压补偿单元,所以,不会存在K点输出电流较小,而仍然使得Mp5栅极浮空的问题。
优选的,低压补偿单元包括第一补偿单元和第二补偿单元;第一补偿单元和第二补偿单元分别并联至第一支路和第二支路中三极管的集电极、发射极之间。
可以理解的是,在本发明中,第一补偿单元并联在Q1的发射极和集电极两端,第二补偿单元并联在Q2的发射极和集电极两端。由于这种并联方式,补偿单元中的元件就可以以合理的方式来为Q1和Q2的电流提供更多的补偿了,从而增加差分电流的大小,防止K点在非平衡状态下的浮空。
优选的,第一补偿单元和第二补偿单元分别为栅极受到控制电压BN1控制的MOS管Mn7和Mn8;MOS管Mn7和Mn8的数量之比与三极管Q1和Q2的数量之比相等。
可以理解的是,第一补偿单元和第二补偿单元可以采用MOS管来实现。其中MOS管Mn7的漏极与Q1的集电极连接,源极与Q1的发射极连接。MOS管Mn8的连接方式也是类似的。同时,MOS管Mn7和Mn8的栅极相互连接,并均采用控制电压BN1实现控制。
图3为本发明一种防止浮空状态的欠压检测电路中第一支路电流与第二支路电流随输入电压分压发生变化的示意图。如图3所示,优选的,当输入电压的分压小于带隙基准单元的最小开启电压V1时,第一补偿电流与第二补偿电流之比等于第一支路电流与第二支路电流;电流比较单元的输出电流升高,确保欠压锁定输出信号为高电平状态。
可以理解的是,当输入电压非常小时,该电压尚未达到最小开启电压V1,此时电路应当处于非正常的工作状态中,Q1和Q2两个三极管并未能够处于稳定的开启状态,因此可以认为其电流为0或小到忽略不计。
在这种情况下,两条支路的电流由Mn7和Mn8产生。在本发明中,由于Mn7的数量多于Mn8,因此,两者分别产生的电流I1b和I2b之间存在较大的电流差。例如,当Mn7为8个MOS单元管,Mn8中则只有1个MOS单元管时,则电流差能够等于7个MOS单元管的工作电流之和。这一差分电流则足够使得K点不再处于浮空状态,而是快速关断Mp5,使得UVLO信号正常输出。
优选的,当输入电压的分压大于带隙基准单元的最小开启电压V1时,第一补偿电流受到电阻R1升压的影响而减小,第一补偿电流的增速小于第二补偿电流的增速;电流比较单元的输出电流逐渐降低,欠压锁定输出信号的电压逐渐降低。
如果输入电压足够大,从而能够使得带隙基准单元开启并进入工作状态,则此时R1电阻会对Q1和Q2之间的电压差进行分压。因此电路M点的电压升高。如果BN1控制电压与M点的电压越接近,Mn7就越可能会持续处于变阻区,则Mn7的源漏电流的升高速度则明显下降。另一方面,Mn8的漏极电压始终为0,而BN1增加后,Mn8会正常进入线性区,从而跟随着Q2两端电压差的增加快速的实现电流的升高,这一个电流的升高速度明显要快于Mn7的电流升高速度。
在图3中所述的内容可以得知,Mn7电流与Q1基极电压的关系呈近似对数增长状态,而Mn8的电流与Q2基极电压的关系则呈现为近似指数的增长状态。因此,尽管当三极管的基极电压在V1时,I1要显著大于I2,但是随着输入电压分压的升高,这种差距逐渐减小,因此UVLO的电平也逐渐降低。
优选的,当电流比较单元的输出电流降低为0时,欠压锁定输出信号为低电平状态。
可以理解的是,当电流比较单元的输出电流降低为0时,也就是图3中V2所在的位置,此时输入电压分压为V2,而I2快速增长到超越I1的状态,因此,K点的输出电流降低为0A。
由此,在输出单元的作用下,Mp5开启,E点电压被拉高,UVLO信号完全翻转至于低电平状态。
在本发明中,可以充分考虑到V1和V2之间的过渡状态,从而在UVLO信号开始降低、降低的过程中,或者是在完全降低为0时实现对于后级电路的调控。
本发明的有益效果在于,与现有技术相比,本发明中一种防止浮空状态的欠压检测电路,能够通过带隙基准单元、电流比较单元、输出单元和低压补偿单元来生成欠压锁定输出信号,该信号能够基于低压补偿单元的调节确保输入电压较低时的正常欠压锁定逻辑。本发明方法简单、思路巧妙,通过简单增加MOS管元件,就可以在输入电压较低时,防止欠压锁定逻辑的失灵。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述,但是本领域技术人员应该理解,以上实施示例仅为本发明的优选实施方案,详尽的说明只是为了帮助读者更好地理解本发明精神,而并非对本发明保护范围的限制,相反,任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。
Claims (10)
1.一种防止浮空状态的欠压检测电路,其特征在于:
所述电路包括带隙基准单元、电流比较单元、输出单元和低压补偿单元;其中,
所述带隙基准单元,与所述电流比较单元连接,用于根据输入电压的大小生成差分电流;
所述电流比较单元,与所述输出单元连接,用于接收所述差分电流并提供给所述输出单元;
所述输出单元,用于生成欠压锁定输出信号;
所述低压补偿单元,分别连接在所述带隙基准单元的两个支路上,用于根据不同的输入电压实现对所述差分电流的调节。
2.根据权利要求1中所述的一种防止浮空状态的欠压检测电路,其特征在于:
所述带隙基准单元包括分压电阻Rf1、Rf2、滤波电容Cf、第一支路与第二支路;其中,
所述第一支路中包括依次连接的MOS管Mp0、三级管Q1和电阻R1,所述第二支路中包括依次连接的MOS管Mp1和三极管Q2;
所述MOS管Mp0和Mp1镜像方式连接,并且栅极接入控制电压BPC。
3.根据权利要求2中所述的一种防止浮空状态的欠压检测电路,其特征在于:
当所述输入电压的分压Vb小于所述带隙基准单元的最小开启电压V1时,所述第一支路与所述第二支路中的电流大小不等;
当所述输入电压的分压Vb大于所述带隙基准单元的最小开启电压V1时,所述第一支路与所述第二支路中的电流大小相等。
4.根据权利要求3中所述的一种防止浮空状态的欠压检测电路,其特征在于:
所述电流比较单元包括第一检测支路和第二检测支路;
其中,第一检测支路中包括连接在Mp0管漏极与地之间的MOS管Mpc0和Mn0,第二检测支路中包括连接在Mp1管漏极与地之间的MOS管Mpc1和Mn1;
所述MOS管Mpc0和Mpc1的栅极与所述控制电压BPC连接;所述MOS管Mn0和Mn1的栅极与所述控制电压BN1连接。
5.根据权利要求4中所述的一种防止浮空状态的欠压检测电路,其特征在于:
所述输出单元包括功率管Mp5、输出电阻R2、反相器INV1;其中,
所述功率管Mp5的源极接入电源电压,漏极通过输出电阻R2后接地,栅极与所述Mpc1管和Mn1管的连接点连接,用于接收所述电流比较单元的输出;
所述反相器INV1的输入端接入至功率管Mp5的漏极,输出端向外部电路提供欠压锁定输出信号。
6.根据权利要求5中所述的一种防止浮空状态的欠压检测电路,其特征在于:
所述低压补偿单元包括第一补偿单元和第二补偿单元;
所述第一补偿单元和所述第二补偿单元分别并联至所述第一支路和所述第二支路中三极管的集电极、发射极之间。
7.根据权利要求6中所述的一种防止浮空状态的欠压检测电路,其特征在于:
所述第一补偿单元和所述第二补偿单元分别为栅极受到控制电压BN1控制的MOS管Mn7和Mn8;
所述MOS管Mn7和Mn8的数量之比与所述三极管Q1和Q2的数量之比相等。
8.根据权利要求7中所述的一种防止浮空状态的欠压检测电路,其特征在于:
当所述输入电压的分压小于带隙基准单元的最小开启电压V1时,所述第一补偿电流与所述第二补偿电流之比等于所述第一支路电流与所述第二支路电流;
所述电流比较单元的输出电流升高,确保所述欠压锁定输出信号为高电平状态。
9.根据权利要求7中所述的一种防止浮空状态的欠压检测电路,其特征在于:
当所述输入电压的分压大于带隙基准单元的最小开启电压V1时,所述第一补偿电流受到电阻R1升压的影响而减小,第一补偿电流的增速小于第二补偿电流的增速;
所述电流比较单元的输出电流逐渐降低,所述欠压锁定输出信号的电压逐渐降低。
10.根据权利要求9中所述的一种防止浮空状态的欠压检测电路,其特征在于:
当所述电流比较单元的输出电流降低为0时,所述欠压锁定输出信号为低电平状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210886700.XA CN115308480B (zh) | 2022-07-26 | 2022-07-26 | 一种防止浮空状态的欠压检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210886700.XA CN115308480B (zh) | 2022-07-26 | 2022-07-26 | 一种防止浮空状态的欠压检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115308480A true CN115308480A (zh) | 2022-11-08 |
CN115308480B CN115308480B (zh) | 2024-09-27 |
Family
ID=83857863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210886700.XA Active CN115308480B (zh) | 2022-07-26 | 2022-07-26 | 一种防止浮空状态的欠压检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115308480B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118131853A (zh) * | 2024-05-10 | 2024-06-04 | 上海芯炽科技集团有限公司 | 一种用于带隙基准状态判断的低压检测保护电路 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201022180Y (zh) * | 2006-11-28 | 2008-02-13 | 尼克森微电子股份有限公司 | 一次侧反馈控制交换式电源供应器 |
CN101237182A (zh) * | 2008-02-19 | 2008-08-06 | 北京中星微电子有限公司 | 一种形成用于欠压锁定电路的基准电压的方法以及该电路 |
US7450359B1 (en) * | 2005-03-03 | 2008-11-11 | National Semiconductor Corporation | System and method for providing a temperature compensated under-voltage-lockout circuit |
CN101432747A (zh) * | 2006-03-10 | 2009-05-13 | 爱特梅尔公司 | 欠压检测器系统以及方法 |
CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
US20110148483A1 (en) * | 2009-12-23 | 2011-06-23 | Stmicroelectronics Design And Application S.R.O. | Integrated electronic device with reference voltage signal generation module and uvlo logic signal generation module |
CN106406412A (zh) * | 2016-11-23 | 2017-02-15 | 电子科技大学 | 一种高阶温度补偿的带隙基准电路 |
CN107066022A (zh) * | 2017-06-06 | 2017-08-18 | 电子科技大学 | 一种低功耗兼有欠压锁定功能的高压启动电路 |
CN111917409A (zh) * | 2020-08-13 | 2020-11-10 | 昂宝电子(上海)有限公司 | 半桥驱动器及其保护电路和保护方法 |
CN212875445U (zh) * | 2020-07-22 | 2021-04-02 | 重庆英卡电子有限公司 | 具有负载管理功能的太阳能充电控制电路 |
CN114430266A (zh) * | 2021-12-30 | 2022-05-03 | 圣邦微电子(北京)股份有限公司 | 一种防止电源电压影响关断时延的电路 |
-
2022
- 2022-07-26 CN CN202210886700.XA patent/CN115308480B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7450359B1 (en) * | 2005-03-03 | 2008-11-11 | National Semiconductor Corporation | System and method for providing a temperature compensated under-voltage-lockout circuit |
CN101432747A (zh) * | 2006-03-10 | 2009-05-13 | 爱特梅尔公司 | 欠压检测器系统以及方法 |
CN201022180Y (zh) * | 2006-11-28 | 2008-02-13 | 尼克森微电子股份有限公司 | 一次侧反馈控制交换式电源供应器 |
CN101237182A (zh) * | 2008-02-19 | 2008-08-06 | 北京中星微电子有限公司 | 一种形成用于欠压锁定电路的基准电压的方法以及该电路 |
US20110148483A1 (en) * | 2009-12-23 | 2011-06-23 | Stmicroelectronics Design And Application S.R.O. | Integrated electronic device with reference voltage signal generation module and uvlo logic signal generation module |
CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
CN106406412A (zh) * | 2016-11-23 | 2017-02-15 | 电子科技大学 | 一种高阶温度补偿的带隙基准电路 |
CN107066022A (zh) * | 2017-06-06 | 2017-08-18 | 电子科技大学 | 一种低功耗兼有欠压锁定功能的高压启动电路 |
CN212875445U (zh) * | 2020-07-22 | 2021-04-02 | 重庆英卡电子有限公司 | 具有负载管理功能的太阳能充电控制电路 |
CN111917409A (zh) * | 2020-08-13 | 2020-11-10 | 昂宝电子(上海)有限公司 | 半桥驱动器及其保护电路和保护方法 |
CN114430266A (zh) * | 2021-12-30 | 2022-05-03 | 圣邦微电子(北京)股份有限公司 | 一种防止电源电压影响关断时延的电路 |
Non-Patent Citations (4)
Title |
---|
杜祥岭, 鲁宝春, 王景利: "基于MAX5003的隔离式电源设计与分析", 仪表技术, no. 03, 20 June 2002 (2002-06-20) * |
王伟;李富华;谢卫国;: "基于0.5μm BCD工艺的欠压锁存电路设计", 现代电子技术, no. 20, 15 October 2009 (2009-10-15) * |
王晓艳;张鹤鸣;胡辉勇;: "具有欠压锁定功能的PWM控制器带隙基准电路的实现", 西北大学学报(自然科学版), no. 02, 25 April 2012 (2012-04-25) * |
田磊;姜振益;: "可防误翻转高精度欠压锁存电路设计", 中南大学学报(自然科学版), no. 09, 26 September 2017 (2017-09-26) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118131853A (zh) * | 2024-05-10 | 2024-06-04 | 上海芯炽科技集团有限公司 | 一种用于带隙基准状态判断的低压检测保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN115308480B (zh) | 2024-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104536507A (zh) | 折返式限流电路及具有该折返式限流电路的线性稳压源 | |
CN108717158B (zh) | 一种适用于死区时间控制的负压检测电路 | |
CN113342109B (zh) | 一种具有最大电流限制功能的低压差线性稳压器 | |
CN115308480A (zh) | 一种防止浮空状态的欠压检测电路 | |
CN111398667A (zh) | 一种过零检测电路 | |
US20050007148A1 (en) | Level shift circuit | |
CN111490519A (zh) | 一种过压过流的保护芯片 | |
CN115145346A (zh) | 带隙基准电路 | |
CN101153880A (zh) | 负电压检测器 | |
CN111679710B (zh) | 压差检测电路及低压差线性稳压器 | |
CN115411697A (zh) | 一种欠压保护装置 | |
CN110166029B (zh) | 一种迟滞比较器电路 | |
CN107040248A (zh) | 电路器件 | |
CN105915044B (zh) | 一种电源产生电路 | |
US5666310A (en) | High-speed sense amplifier having variable current level trip point | |
US11264955B2 (en) | Semiconductor amplifier circuit and semiconductor circuit | |
CN114977094A (zh) | 欠压保护电路及电子设备 | |
US20220026475A1 (en) | Power detection circuit | |
US10985783B1 (en) | Correction device | |
CN114825890A (zh) | 一种dc-dc转换器低压大负载启动线性限流电路 | |
CN114400039A (zh) | 一种具有迟滞特性的电压监测电路 | |
CN114430266A (zh) | 一种防止电源电压影响关断时延的电路 | |
CN115509286B (zh) | 一种欠压锁定电路 | |
CN112817358A (zh) | 一种适用于大容量sim卡芯片的新型ldo电路 | |
JP3076113B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |