JP3076113B2 - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JP3076113B2 JP3076113B2 JP03285814A JP28581491A JP3076113B2 JP 3076113 B2 JP3076113 B2 JP 3076113B2 JP 03285814 A JP03285814 A JP 03285814A JP 28581491 A JP28581491 A JP 28581491A JP 3076113 B2 JP3076113 B2 JP 3076113B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection circuit
- input
- voltage detection
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧検出回路に関するも
のである。
のである。
【０００２】
【従来の技術】従来の電圧検出回路は、図３に示すよう
に、電圧入力１，出力２と、接地６，定電圧電源１２と
の間に、デプレッション型ＭＯＳトランジスタ１３，１
４，Ｎ型ＭＯＳトランジスタ１５，１６，２１，２入力
論理積素子１９があり、制御信号２０が印加される。
に、電圧入力１，出力２と、接地６，定電圧電源１２と
の間に、デプレッション型ＭＯＳトランジスタ１３，１
４，Ｎ型ＭＯＳトランジスタ１５，１６，２１，２入力
論理積素子１９があり、制御信号２０が印加される。
【０００３】まず、制御信号２０がロウレベルの場合、
出力２は明らかにハイレベルとなる。
出力２は明らかにハイレベルとなる。
【０００４】次に、制御信号２０がハイレベルの場合に
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
【０００５】入力１の電圧が低い場合は、接点１８も低
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を超え、接点１８が素子１９の論理閾値を超え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を検出している。
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を超え、接点１８が素子１９の論理閾値を超え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を検出している。
【０００６】
【発明が解決しようとする課題】このような従来の電圧
検出回路では、定電圧電源の電位を比較電圧として用い
ているため、定電圧電源の電位によって判定電圧が大き
く変化していた。
検出回路では、定電圧電源の電位を比較電圧として用い
ているため、定電圧電源の電位によって判定電圧が大き
く変化していた。
【０００７】また製造条件によって閾値，導通時の抵抗
値が変動した場合、各接点でのバランスがくずれ、判定
電圧が変化するかあるいは全く判定できないという不具
合が発生していた。しかも、一度半導体チップ上に回路
が形成された後、これらの不具合が発見されても、再度
製造したり、もしくはチップ上の配線パターンを何らか
の方法で切断もしくは接続するといった手間が必要とな
っていた。
値が変動した場合、各接点でのバランスがくずれ、判定
電圧が変化するかあるいは全く判定できないという不具
合が発生していた。しかも、一度半導体チップ上に回路
が形成された後、これらの不具合が発見されても、再度
製造したり、もしくはチップ上の配線パターンを何らか
の方法で切断もしくは接続するといった手間が必要とな
っていた。
【０００８】さらにこの従来例の構成では、合計９素子
であるが、回路内での判定の対象となる電位の振幅は小
さく、さらなる振幅の増幅が必要であり、より多くの素
子数を必要とし、そのわずかな振幅からハイレベル・ロ
ウレベルを判定する必要があるため、判定部のディメン
ジョン設定は難しかった。
であるが、回路内での判定の対象となる電位の振幅は小
さく、さらなる振幅の増幅が必要であり、より多くの素
子数を必要とし、そのわずかな振幅からハイレベル・ロ
ウレベルを判定する必要があるため、判定部のディメン
ジョン設定は難しかった。
【０００９】本発明の目的は、前記諸問題点を解決し、
製造条件が変動しても、検出特性が変化しないようにし
た電圧検出回路を提供することにある。
製造条件が変動しても、検出特性が変化しないようにし
た電圧検出回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、ゲート
に入力電圧が与えられ、ドレインが電源に接続され、ソ
ースが接点に接続されたフローティングゲート型のＮ型
ＭＯＳトランジスタと、ゲート及びドレインがともに前
記接点に接続され、ソースが接地されたＮ型ＭＯＳトラ
ンジスタと、入力端が前記接点に接続され、出力端から
電圧検出信号が出力される論理素子とを備える電圧検出
回路であって、前記電圧検出信号は前記入力電圧が検出
レベルを超えたとき出力され、前記検出レベルは前記フ
ローティングゲート型のＮ型ＭＯＳトランジスタの閾値
を変更して設定されることを特徴とする。
に入力電圧が与えられ、ドレインが電源に接続され、ソ
ースが接点に接続されたフローティングゲート型のＮ型
ＭＯＳトランジスタと、ゲート及びドレインがともに前
記接点に接続され、ソースが接地されたＮ型ＭＯＳトラ
ンジスタと、入力端が前記接点に接続され、出力端から
電圧検出信号が出力される論理素子とを備える電圧検出
回路であって、前記電圧検出信号は前記入力電圧が検出
レベルを超えたとき出力され、前記検出レベルは前記フ
ローティングゲート型のＮ型ＭＯＳトランジスタの閾値
を変更して設定されることを特徴とする。
【００１１】
【実施例】図１は本発明の一実施例の電圧検出回路を示
す回路図である。
す回路図である。
【００１２】図１において、本発明の一実施例の電圧検
出回路は、電圧入力１をゲート入力とし、電源３にドレ
インを接続したフローティングゲート型ＰＲＯＭセル４
（以下セル４という。）と、ゲート及びドレインがセル
４のソースの接点８と接続され、ソースを接地したＮ型
ＭＯＳトランジスタ５と、接点８を入力とし出力２を得
る反転論理素子７とを含み構成される。
出回路は、電圧入力１をゲート入力とし、電源３にドレ
インを接続したフローティングゲート型ＰＲＯＭセル４
（以下セル４という。）と、ゲート及びドレインがセル
４のソースの接点８と接続され、ソースを接地したＮ型
ＭＯＳトランジスタ５と、接点８を入力とし出力２を得
る反転論理素子７とを含み構成される。
【００１３】セル４の閾値は、通常１Ｖ以下であり、ゲ
ートがそれ以上になると導通するが、フローティングゲ
ートに電子が注入されるとその注入量によって閾値が高
くなり、それ以上の電圧をゲートに印加しないとセル４
は導通しなくなる。また紫外線で、注入電子を抜くこと
ができる。
ートがそれ以上になると導通するが、フローティングゲ
ートに電子が注入されるとその注入量によって閾値が高
くなり、それ以上の電圧をゲートに印加しないとセル４
は導通しなくなる。また紫外線で、注入電子を抜くこと
ができる。
【００１４】次に動作について説明する。まず電圧入力
１及び電源３に高電圧を印加し、セル４のフローティン
グゲートに電子を注入する。電源３が通常レベルの時、
電圧入力１がセル４の閾値以下であればＮ型ＭＯＳトラ
ンジスタ５によって接点８はロウレベルとなり、出力２
はハイレベルとなる。電圧入力１がセル４の閾値を超え
るとセル４は導通し、接点８がハイレベルとなり、出力
２がロウレベルとなり、電圧入力１を検出することがで
きる。
１及び電源３に高電圧を印加し、セル４のフローティン
グゲートに電子を注入する。電源３が通常レベルの時、
電圧入力１がセル４の閾値以下であればＮ型ＭＯＳトラ
ンジスタ５によって接点８はロウレベルとなり、出力２
はハイレベルとなる。電圧入力１がセル４の閾値を超え
るとセル４は導通し、接点８がハイレベルとなり、出力
２がロウレベルとなり、電圧入力１を検出することがで
きる。
【００１５】さらに、セル４に追加書き込みを行なうこ
とにより、セル４の閾値はより高くなり、電圧入力１の
判定電圧は高くなる。
とにより、セル４の閾値はより高くなり、電圧入力１の
判定電圧は高くなる。
【００１６】判定電圧の再設定は、一度セル４のフロー
ティングゲート内の電子を抜いてから、再度電子を注入
することで行なえる。
ティングゲート内の電子を抜いてから、再度電子を注入
することで行なえる。
【００１７】図２は本発明の他の実施例の電圧検出回路
を示す回路図である。
を示す回路図である。
【００１８】図２において、容量９とドレイン側から接
点１０に電子を注入可能なＮ型ＭＯＳトランジスタ２２
より成る外部からの閾値制御手段を用いる半導体素子２
３と、Ｎ型ＭＯＳトランジスタ２２のソースの接点１１
をゲートとドレインに接続しソースを接地したＮ型ＭＯ
Ｓトランジスタ５と、接点１１を入力とし出力２を得る
反転論理素子７とを含み構成される。
点１０に電子を注入可能なＮ型ＭＯＳトランジスタ２２
より成る外部からの閾値制御手段を用いる半導体素子２
３と、Ｎ型ＭＯＳトランジスタ２２のソースの接点１１
をゲートとドレインに接続しソースを接地したＮ型ＭＯ
Ｓトランジスタ５と、接点１１を入力とし出力２を得る
反転論理素子７とを含み構成される。
【００１９】本実施例は、前記一実施例のセル４を外部
からの閾値制御手段を有する半導体素子２３で置換した
形になっており、接点１０をフローティングゲート、接
点１１を接点８と考えれば、前記一実施例と全く同じ動
作となるので、説明は省略する。本実施例では、外部か
らの閾値制御手段を有する半導体素子２３を容量９とＮ
型ＭＯＳトランジスタ２２とで構成したという点で、前
記一実施例と異なる。
からの閾値制御手段を有する半導体素子２３で置換した
形になっており、接点１０をフローティングゲート、接
点１１を接点８と考えれば、前記一実施例と全く同じ動
作となるので、説明は省略する。本実施例では、外部か
らの閾値制御手段を有する半導体素子２３を容量９とＮ
型ＭＯＳトランジスタ２２とで構成したという点で、前
記一実施例と異なる。
【００２０】
【発明の効果】以上説明したように、本発明は、外部か
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部出力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、定電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部出力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、定電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
【図１】本発明の一実施例の電圧検出回路を示す回路図
である。
である。
【図２】本発明の他の実施例の電圧検出回路を示す回路
図である。
図である。
【図３】従来の電圧検出回路を示す回路図である。
１ 電圧入力 ２ 出力３ 電 源 ４ フローティングゲート型ＰＲＯＭセル ５，１５，１６，２１，２２ Ｎ型ＭＯＳトランジス
タ ６ 接地 ７ 反転論理素子 ８，１０，１１，１７，１８ 接点 ９ 容量 １２ 定電圧電源 １３，１４ デプレッション型ＭＯＳトランジスタ １９ ２入力論理積素子 ２０ 制御信号 ２３ 外部からの閾値制御手段を有する半導体素子
タ ６ 接地 ７ 反転論理素子 ８，１０，１１，１７，１８ 接点 ９ 容量 １２ 定電圧電源 １３，１４ デプレッション型ＭＯＳトランジスタ １９ ２入力論理積素子 ２０ 制御信号 ２３ 外部からの閾値制御手段を有する半導体素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/22
Claims (1)
- 【請求項１】 ゲートに入力電圧が与えられ、ドレイン
が電源に接続され、ソースが接点に接続されたフローテ
ィングゲート型のＮ型ＭＯＳトランジスタと、ゲート及
びドレインがともに前記接点に接続され、ソースが接地
されたＮ型ＭＯＳトランジスタと、入力端が前記接点に
接続され、出力端から電圧検出信号が出力される論理素
子とを備える電圧検出回路であって、前記電圧検出信号
は前記入力電圧が検出レベルを超えたとき出力され、前
記検出レベルは前記フローティングゲート型のＮ型ＭＯ
Ｓトランジスタの閾値を変更して設定されることを特徴
とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285814A JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285814A JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129920A JPH05129920A (ja) | 1993-05-25 |
| JP3076113B2 true JP3076113B2 (ja) | 2000-08-14 |
Family
ID=17696437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03285814A Expired - Lifetime JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997419B (zh) * | 2000-12-28 | 2012-10-10 | 株式会社村田制作所 | 开关电源装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321181B1 (ko) * | 1999-12-31 | 2002-03-18 | 박종섭 | 반도체소자의 고전위 검출기 |
| US7699232B2 (en) | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN101694700A (zh) | 2004-09-10 | 2010-04-14 | 株式会社半导体能源研究所 | 半导体装置 |
-
1991
- 1991-10-31 JP JP03285814A patent/JP3076113B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997419B (zh) * | 2000-12-28 | 2012-10-10 | 株式会社村田制作所 | 开关电源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129920A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433589B1 (en) | Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit | |
| EP0323643B1 (en) | Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage | |
| US8564364B2 (en) | Countermeasure method and device for protecting against a fault injection attack by detection of a well voltage crossing a threshold | |
| JPH1014099A (ja) | 過電流検出回路 | |
| US4653029A (en) | MOS amplifier and semiconductor memory using the same | |
| JPH0743399B2 (ja) | 半導体回路 | |
| US4097844A (en) | Output circuit for a digital correlator | |
| JP3076113B2 (ja) | 電圧検出回路 | |
| US7274616B2 (en) | Integrated circuit apparatus | |
| US6414521B1 (en) | Sense amplifier systems and methods | |
| US20030214337A1 (en) | Latch circuit | |
| US3876887A (en) | Mos amplifier | |
| JP3249396B2 (ja) | ダイナミック回路 | |
| JP3420967B2 (ja) | 半導体集積回路 | |
| JP3130878B2 (ja) | 温度検知装置および温度検知方法 | |
| KR100554328B1 (ko) | 반도체 장치 | |
| US6417553B1 (en) | Semiconductor wafer with sensors for detecting radiation on the semiconductor wafer | |
| JP2812074B2 (ja) | 半導体装置 | |
| JP2511537B2 (ja) | パワ−オンリセツト回路 | |
| JP3299815B2 (ja) | 半導体集積回路 | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| JP2927112B2 (ja) | テスト回路 | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| US20190041451A1 (en) | Semiconductor device | |
| CN117938132A (zh) | 上电复位电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000516 |