JPH05129920A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH05129920A JPH05129920A JP28581491A JP28581491A JPH05129920A JP H05129920 A JPH05129920 A JP H05129920A JP 28581491 A JP28581491 A JP 28581491A JP 28581491 A JP28581491 A JP 28581491A JP H05129920 A JPH05129920 A JP H05129920A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cell
- input
- whose
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】電源電圧・プロセス依存性といった制約条件を
排除し、回路が半導体チップ上に形成されたあとでも反
転電圧の調整を可能とすること。 【構成】電圧入力１をゲート入力とし、高電圧電源３と
ソースとするＰＲＯＭセル４と、ゲート・ドレインがセ
ル４のドレインの接点８と接続され、ソースを接地した
Ｎ型半導体５と、接点８を入力とし出力２を得る反転論
理素子７とから構成される。セル４に書き込みを行なう
と、セル４の閾値は高くなる。入力１の入力電圧がセル
４の閾値以上にならないと、セル４は導通しないことを
利用して、高電圧の検出を行なうことができる。追加書
き込みを行なうことで閾値をさらに高め、反転電圧を高
くしたり、あるいはセル４を消去することで反転電圧の
再設定ができ、制約条件の排除が可能となる。
排除し、回路が半導体チップ上に形成されたあとでも反
転電圧の調整を可能とすること。 【構成】電圧入力１をゲート入力とし、高電圧電源３と
ソースとするＰＲＯＭセル４と、ゲート・ドレインがセ
ル４のドレインの接点８と接続され、ソースを接地した
Ｎ型半導体５と、接点８を入力とし出力２を得る反転論
理素子７とから構成される。セル４に書き込みを行なう
と、セル４の閾値は高くなる。入力１の入力電圧がセル
４の閾値以上にならないと、セル４は導通しないことを
利用して、高電圧の検出を行なうことができる。追加書
き込みを行なうことで閾値をさらに高め、反転電圧を高
くしたり、あるいはセル４を消去することで反転電圧の
再設定ができ、制約条件の排除が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は電圧検出回路に関するも
のである。
のである。
【０００２】
【従来の技術】従来の電圧検出回路は、図３に示すよう
に、電圧入力１，出力２と、接地６，定電圧電源１２と
の間に、デプレッション型ＭＯＳトランジスタ１３，１
４，Ｎ型ＭＯＳトランジスタ１５，１６，２１，２入力
論理積素子１９があり、制御信号２０が印加される。
に、電圧入力１，出力２と、接地６，定電圧電源１２と
の間に、デプレッション型ＭＯＳトランジスタ１３，１
４，Ｎ型ＭＯＳトランジスタ１５，１６，２１，２入力
論理積素子１９があり、制御信号２０が印加される。
【０００３】まず、制御信号２０がロウレベルの場合、
出力２は明らかにハイレベルとなる。
出力２は明らかにハイレベルとなる。
【０００４】次に、制御信号２０がハイレベルの場合に
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。トランジスタ１４，１６，２１を流れる電流は等し
く、接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。トランジスタ１４，１６，２１を流れる電流は等し
く、接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
【０００５】入力１の電圧が低い場合は、接点１８も低
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を越え、接点１８が素子１９の論理閾値を越え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を出力している。
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を越え、接点１８が素子１９の論理閾値を越え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を出力している。
【０００６】
【発明が解決しようとする課題】このような従来の電圧
検出回路では、定電圧電源の電位を比較電圧として用い
ているため、定電圧電源の電位によって判定電圧が大き
く変化していた。
検出回路では、定電圧電源の電位を比較電圧として用い
ているため、定電圧電源の電位によって判定電圧が大き
く変化していた。
【０００７】また製造条件によって閾値，導通時の抵抗
値が変動した場合、各接点でのバランスがくずれ、判定
電圧が変化するかあるいは全く判定できないという不具
合が発生していた。しかも、一度半導体チップ上に回路
が形成された後、これらの不具合が発見されても、再度
製造したり、もしくはチップ上の配線パターンを何らか
の方法で切断もしくは接続するといった手間が必要とな
っていた。
値が変動した場合、各接点でのバランスがくずれ、判定
電圧が変化するかあるいは全く判定できないという不具
合が発生していた。しかも、一度半導体チップ上に回路
が形成された後、これらの不具合が発見されても、再度
製造したり、もしくはチップ上の配線パターンを何らか
の方法で切断もしくは接続するといった手間が必要とな
っていた。
【０００８】さらにこの従来例の構成では、合計９素子
であるが、回路内での判定の対象となる電位の振幅は小
さく、さらなる振幅の増幅が必要であり、より多くの素
子数を必要とし、そのわずかな振幅からハイレベル・ロ
ウレベルを判定する必要があるため、判定部のディメン
ジョン設定は難しかった。
であるが、回路内での判定の対象となる電位の振幅は小
さく、さらなる振幅の増幅が必要であり、より多くの素
子数を必要とし、そのわずかな振幅からハイレベル・ロ
ウレベルを判定する必要があるため、判定部のディメン
ジョン設定は難しかった。
【０００９】本発明の目的は、前記諸問題点を解決し、
製造条件が変動しても、検出特性が変化しないようにし
た電圧検出回路を提供することにある。
製造条件が変動しても、検出特性が変化しないようにし
た電圧検出回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、トラン
ジスタの閾値電圧により入力電圧を判定する電圧検出回
路において、外部からの閾値制御手段を有する半導体素
子を備えたことを特徴とする。
ジスタの閾値電圧により入力電圧を判定する電圧検出回
路において、外部からの閾値制御手段を有する半導体素
子を備えたことを特徴とする。
【００１１】
【実施例】図１は本発明の一実施例の電圧検出回路を示
す回路図である。
す回路図である。
【００１２】図１において、本発明の一実施例の電圧検
出回路は、電圧入力１をゲート入力とし、高電圧電源３
をソースとするフローティングゲート型ＰＲＯＭセル４
と、ゲート・ドレインがセル４のドレイン８と接続さ
れ、ソースを接地したＮ型半導体ＭＯＳトランジスタ５
と、接点８を入力とし出力２を得る反転論理素子７とを
含み構成される。
出回路は、電圧入力１をゲート入力とし、高電圧電源３
をソースとするフローティングゲート型ＰＲＯＭセル４
と、ゲート・ドレインがセル４のドレイン８と接続さ
れ、ソースを接地したＮ型半導体ＭＯＳトランジスタ５
と、接点８を入力とし出力２を得る反転論理素子７とを
含み構成される。
【００１３】セル４の閾値は、通常１Ｖ以下であり、ゲ
ートがそれ以上になると導通するが、フローティングゲ
ートに電子が注入されるとその注入量によって閾値が高
くなり、それ以上の電圧をゲートに印加しないとセル４
は導通しなくなる。また紫外線で、注入電子を抜くこと
ができる。
ートがそれ以上になると導通するが、フローティングゲ
ートに電子が注入されるとその注入量によって閾値が高
くなり、それ以上の電圧をゲートに印加しないとセル４
は導通しなくなる。また紫外線で、注入電子を抜くこと
ができる。
【００１４】次に動作について説明する。まず入力１を
接地し、電源１３に高電圧を印加し、セル４のフローテ
ィングゲートに電子を注入する。電源３がハイレベルの
時、入力１がセル４の閾値以下であればトランジスタ５
によって接点８はロウレベルとなり、出力２はハイレベ
ルとなる。入力１がセル４の閾値を越えるとセル４は導
通し、接点１８がハイレベルとなり、出力２がロウレベ
ルとなり、電圧入力１を検出することができる。
接地し、電源１３に高電圧を印加し、セル４のフローテ
ィングゲートに電子を注入する。電源３がハイレベルの
時、入力１がセル４の閾値以下であればトランジスタ５
によって接点８はロウレベルとなり、出力２はハイレベ
ルとなる。入力１がセル４の閾値を越えるとセル４は導
通し、接点１８がハイレベルとなり、出力２がロウレベ
ルとなり、電圧入力１を検出することができる。
【００１５】さらに、セル４に追加書き込みを行なうこ
とにより、セル４の閾値はより高くなり、電圧入力１の
判定電圧は高くなる。
とにより、セル４の閾値はより高くなり、電圧入力１の
判定電圧は高くなる。
【００１６】判定電圧の再設定は、一度セル４のフロー
ティングゲート内の電子を抜いてから、再度電子を注入
することで行なえる。
ティングゲート内の電子を抜いてから、再度電子を注入
することで行なえる。
【００１７】図２は本発明の他の実施例の電圧検出回路
を示す回路図である。
を示す回路図である。
【００１８】図２において、容量９とドレイン側から接
点１０に電子を注入可能なＮ型ＭＯＳトランジスタ２２
より成る外部からの閾値制御手段を用いる半導体素子２
３と、トランジスタ２２のドレインの接点１１をゲート
とドレインに接続しソースを設置したトランジスタ５
と、接点１１を入力とし出力２を得る７とを含み構成さ
れる。
点１０に電子を注入可能なＮ型ＭＯＳトランジスタ２２
より成る外部からの閾値制御手段を用いる半導体素子２
３と、トランジスタ２２のドレインの接点１１をゲート
とドレインに接続しソースを設置したトランジスタ５
と、接点１１を入力とし出力２を得る７とを含み構成さ
れる。
【００１９】本実施例は、前記一実施例のトランジスタ
４を素子２３で置換した形になっており、接点１０をフ
ローティングゲート、接点１１を接点８と考えれば、前
記一実施例と全く同じ動作となるので、説明は省略す
る。本実施例では、外部からの閾値制御手段を有する半
導体素子２３を容量９とＮ型トランジスタ２２とで構成
したという点で、前記一実施例と異なる。
４を素子２３で置換した形になっており、接点１０をフ
ローティングゲート、接点１１を接点８と考えれば、前
記一実施例と全く同じ動作となるので、説明は省略す
る。本実施例では、外部からの閾値制御手段を有する半
導体素子２３を容量９とＮ型トランジスタ２２とで構成
したという点で、前記一実施例と異なる。
【００２０】
【発明の効果】以上説明したように、本発明は、外部か
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部入力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、定電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部入力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、定電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
【図１】本発明の一実施例の電圧検出回路を示す回路図
である。
である。
【図２】本発明の他の実施例の電圧検出回路を示す回路
図である。
図である。
【図３】従来の電圧検出回路を示す回路図である。
１ 電圧入力 ２ 出力 ３ 高電圧電源 ４ フローティングゲート型ＵＶＰＲＯＭセル ５，１５，１６，２１，２２ Ｎ型ＭＯＳトランジス
タ ６ 接地 ７ 反転論理素子 ８，１０，１１，１７，１８ 接点 ９ 容量 １２ 電源電圧 １３，１４ デプレッション型ＭＯＳトランジスタ １９ ２入力論理積素子 ２０ 制御信号 ２３ 外部からの閾値制御手段を有する半導体素子
タ ６ 接地 ７ 反転論理素子 ８，１０，１１，１７，１８ 接点 ９ 容量 １２ 電源電圧 １３，１４ デプレッション型ＭＯＳトランジスタ １９ ２入力論理積素子 ２０ 制御信号 ２３ 外部からの閾値制御手段を有する半導体素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に、制御信号２０がハイレベルの場合に
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
ついて説明する。トランジスタ１３，１５，２１は常に
導通状態であり、接点１７はある一定の電位を保ってい
る。接点１８の電位はトランジスタ１４，１６，２１の
オン抵抗の比で決まる。トランジスタ１４は一般にゲー
ト電圧が高くなるほどオン抵抗は減るが、トランジスタ
１６，２１のゲート電圧は一定であるから、接点１８の
電位は入力１の電圧が高くなるほど高くなる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】入力１の電圧が低い場合は、接点１８も低
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を越え、接点１８が素子１９の論理閾値を超え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を検出している。
く、出力２もハイレベルのままであるが、入力１がある
基準電圧を越え、接点１８が素子１９の論理閾値を超え
ると、出力２が反転し、ロウレベルになる。これによ
り、ある一定以上の電圧入力１を検出している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【発明の効果】以上説明したように、本発明は、外部か
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部出力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、低電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
らの閾値制御手段を有する半導体素子を使用することに
より、半導体チップ上に回路が形成された後でも容易に
判定電圧の調整ができるため、製造条件の変動に十分対
応することができるという効果があり、判定部出力の振
幅は大きいため、判定部のディメンジョン設定は容易
で、増幅の必要もなく、誤動作もなく、判定電圧は外部
からの閾値制御手段を有する半導体素子の閾値によって
決まるので、低電圧電源の変動の影響はほとんどなく、
さらに合計４素子もあれば実現できるという効果を有す
る。
Claims (1)
- 【請求項１】 トランジスタの閾値電圧により入力電圧
を判定する電圧検出回路において、外部からの閾値制御
手段を有する半導体素子を備えたことを特徴とする電圧
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285814A JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03285814A JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129920A true JPH05129920A (ja) | 1993-05-25 |
| JP3076113B2 JP3076113B2 (ja) | 2000-08-14 |
Family
ID=17696437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03285814A Expired - Lifetime JP3076113B2 (ja) | 1991-10-31 | 1991-10-31 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076113B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321181B1 (ko) * | 1999-12-31 | 2002-03-18 | 박종섭 | 반도체소자의 고전위 검출기 |
| US7658333B2 (en) | 2004-09-10 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7699232B2 (en) * | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760379B2 (ja) * | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
-
1991
- 1991-10-31 JP JP03285814A patent/JP3076113B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321181B1 (ko) * | 1999-12-31 | 2002-03-18 | 박종섭 | 반도체소자의 고전위 검출기 |
| US7699232B2 (en) * | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7946503B2 (en) | 2004-02-06 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8430326B2 (en) | 2004-02-06 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7658333B2 (en) | 2004-09-10 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7909260B2 (en) | 2004-09-10 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3076113B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142495A (en) | Variable load for margin mode | |
| US4136292A (en) | Voltage sensing circuit of differential input type | |
| KR950010870B1 (ko) | 반도체 집적회로 | |
| US5109257A (en) | Testing circuit for semiconductor memory array | |
| JPH0777079B2 (ja) | 不揮発性半導体記憶装置 | |
| KR940009349B1 (ko) | 온도 검출 회로를 갖는 반도체 장치 | |
| US5111136A (en) | Semiconductor circuit | |
| KR910000389B1 (ko) | 불휘발성 반도체 기억장치 | |
| US20030012058A1 (en) | Voltage and temperature compensated pulse generator | |
| US4097844A (en) | Output circuit for a digital correlator | |
| US5027320A (en) | EPROM circuit having enhanced programmability and improved speed and reliability | |
| JPH05129920A (ja) | 電圧検出回路 | |
| US4464590A (en) | Memory system current sense amplifier circuit | |
| JP3249396B2 (ja) | ダイナミック回路 | |
| US3876887A (en) | Mos amplifier | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| US9437258B2 (en) | Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly | |
| US6667908B2 (en) | Reading circuit for a non-volatile memory | |
| US5734610A (en) | Circuit for reading non-volatile memories | |
| JP2575142B2 (ja) | 半導体記憶装置 | |
| JPS61190798A (ja) | 半導体装置 | |
| JP2812074B2 (ja) | 半導体装置 | |
| JP2005251315A (ja) | メモリ装置 | |
| JPH02244498A (ja) | 半導体メモリ装置 | |
| JPH05258582A (ja) | 高電圧検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000516 |