CN115223920A - 其中具有埋置字线的集成电路装置 - Google Patents

其中具有埋置字线的集成电路装置 Download PDF

Info

Publication number
CN115223920A
CN115223920A CN202210410580.6A CN202210410580A CN115223920A CN 115223920 A CN115223920 A CN 115223920A CN 202210410580 A CN202210410580 A CN 202210410580A CN 115223920 A CN115223920 A CN 115223920A
Authority
CN
China
Prior art keywords
word line
line trench
integrated circuit
circuit device
upper portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210410580.6A
Other languages
English (en)
Inventor
朴台镇
金台勋
金圭镇
朴哲权
韩成熙
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115223920A publication Critical patent/CN115223920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路装置包括具有有源区域的衬底和衬底中的字线沟槽。字线沟槽包括具有第一宽度的下部、以及在下部与衬底的表面之间延伸并且具有大于第一宽度的第二宽度的上部。提供了在字线沟槽的底部中延伸并且与字线沟槽的底部相邻的字线。提供了在字线与字线沟槽的下部的侧壁之间延伸的栅极绝缘层。电绝缘栅极封盖层设置在字线沟槽的上部中。提供了在栅极封盖层与字线沟槽的上部的侧壁之间延伸的绝缘衬层。栅极绝缘层在绝缘衬层与栅极封盖层的在字线沟槽的上部内延伸的部分之间延伸。

Description

其中具有埋置字线的集成电路装置
相关申请的交叉引用
本申请要求于2021年4月21日提交的韩国专利申请No.10-2021-0051825的优先权，该申请的公开内容以引用方式并入本文中。
技术领域
本发明构思涉及一种集成电路装置和形成该集成电路装置的方法，更具体地，涉及一种其中具有埋置有源区域的高度集成的电路装置和形成该集成电路装置的方法。
背景技术
随着集成电路装置的尺寸缩小，用于实施集成电路装置的个别微电路图案的大小正进一步减小。不幸的是，因为埋置沟道晶体管内的字线的宽度继续减小并且字线之间的间隔也减小，所以存在由相邻的字线之间的电耦合引起的持续问题。此外，制造具有埋置字线的装置的复杂性也增加，这可能导致较低的总体装置产量以及较低的可靠性和性能特性。
发明内容
本发明构思提供了一种由于相邻的字线之间的减小的电耦合而具有优异的电性能的集成电路装置。
根据本发明构思的一方面，提供了一种具有衬底的集成电路装置，该衬底中具有半导体有源区域。提供了设置在形成在衬底中的字线沟槽内部的字线。字线可以在平行于衬底的顶表面的第一方向上延伸。提供了在垂直于第一方向的第二方向上在衬底上延伸的位线。提供了设置在字线沟槽的内壁上并且围绕字线的侧壁和底表面的栅极绝缘层。提供了设置在字线沟槽内部并且位于字线上的栅极封盖层。在一些实施例中，字线沟槽包括：(i)下部，其在第二方向上具有第一宽度，以及(ii)上部，其设置在高于下部的水平的水平处(并且在第二方向上具有大于第一宽度的第二宽度)。弯折部限定在字线沟槽的下部与上部之间。
根据另一实施例，提供了一种包括衬底的集成电路装置，该衬底中具有有源区域。字线设置在字线沟槽内部，该字线沟槽形成在衬底中并且可以在平行于衬底的顶表面的第一方向上延伸。提供了在垂直于第一方向的第二方向上在衬底上延伸的位线。提供了设置在字线沟槽的内壁上并且围绕字线的侧壁和底表面的栅极绝缘层。提供了设置在字线沟槽内部并且设置在字线上的栅极封盖层。栅极封盖层包括在第二方向上具有大于字线的宽度的宽度的上部。提供了设置在字线沟槽的上部的侧壁上并且设置在栅极绝缘层与衬底之间的绝缘衬层。
根据另一实施例，提供了一种包括衬底的集成电路装置，该衬底中具有有源区域。字线沟槽形成在衬底中并且可以在平行于衬底的顶表面的第一方向上延伸。字线沟槽包括：下部，其具有如在垂直于第一方向的第二方向上测量的第一宽度，以及上部，其具有大于第一宽度的第二宽度。提供了设置在字线沟槽内部的字线。提供了设置在字线沟槽的内壁上的栅极绝缘层。栅极绝缘层围绕字线的侧壁和底表面。提供了设置在字线沟槽内部并且设置在字线上的栅极封盖层。提供了设置在字线沟槽的上部上并且设置在栅极绝缘层与衬底之间的绝缘衬层。提供了在衬底上在第二方向上延伸的位线。提供了在衬底的有源区域与位线之间延伸的直接位线接触件。
附图说明
通过下面结合附图的详细描述，将更加清楚地理解本发明构思的实施例，在附图中：
图1是示出根据示例实施例的集成电路装置的布局图；
图2是沿图1的线A-A'和线B-B'截取的截面图；
图3是图2的区域CX1的放大图；
图4是根据示例实施例的集成电路装置的截面图；
图5是根据示例实施例的集成电路装置的截面图；
图6是根据示例实施例的集成电路装置的截面图；
图7是根据示例实施例的集成电路装置的截面图；
图8至图27是顺序地示出根据示例实施例的制造集成电路装置的方法的操作的截面图；以及
图28至图31是顺序地示出根据示例实施例的制造集成电路装置的方法的操作的截面图。
具体实施方式
图1是示出根据示例实施例的集成电路装置100的布局图。图2是沿图1的线A-A'和线B-B'截取的截面图，图3是图2的突出显示区域CX1的局部放大图。
参照图1至图3，器件隔离沟槽112T形成在衬底110中，器件隔离层112可以形成在器件隔离沟槽112T中，并且可以至少部分地填充器件隔离沟槽112T。多个有源区域AC可以在器件隔离层112的对应部分之间限定在衬底110中。
如由图1所示，有源区域AC可以被布置为具有与第一方向X和第二方向Y成对角线的长轴。多条字线WL可以在在第一方向X上彼此平行地延伸，并且可以跨过有源区域AC。绝缘衬层156可以在字线WL中的每一条的两个侧壁上在第一方向X上延伸。此外，多条位线BL可以在字线WL上在第二方向Y上彼此平行地延伸。位线BL可以经由直接接触件DC连接到有源区域AC。
埋置接触件BC可以形成在位线BL之中的每两条相邻的位线BL之间。埋置接触件BC可以在第一方向X和第二方向Y上线性地布置。多个着陆焊盘LP可以分别形成在埋置接触件BC上。埋置接触件BC和着陆焊盘LP可以将形成在位线BL上方的电容器的底部电极(未示出)连接到有源区域AC。着陆焊盘LP可以被布置为分别与埋置接触件BC部分地重叠。
衬底110可以包括硅，诸如单晶硅、多晶硅、绝缘体上硅和/或非晶硅。在一些其它实施例中，衬底110可以包括选自Ge、SiGe、SiC、GaAs、InAs和InP中的至少一种。在一些实施例中，衬底110可以包括导电区域(例如，掺杂有杂质的阱或掺杂有杂质的结构)。器件隔离层112可以包括氧化物膜、氮化物膜或它们的组合。
在第一方向X上延伸的多个字线沟槽WH形成在衬底110中。如图3的截面中所示，字线沟槽WH可以各自包括下部WHL、上部WHU和弯折部WHI。下部WHL可以在第二方向Y上具有第一宽度W1。例如，其第一宽度W1可以为但不限于从大约3nm(即，
Figure BDA0003603507460000041
)至大约100nm(即，
Figure BDA0003603507460000042
)。上部WHU位于高于下部WHL的竖直水平(vertical level)处，并且可以在第二方向Y上具有大于第一宽度W1的第二宽度W2。例如，第二宽度W2可以为第一宽度W1的大约110％至大约200％。例如，第二宽度W2可以为大约5nm(即，
Figure BDA0003603507460000043
)至大约200nm(即，
Figure BDA0003603507460000044
)。
弯折部WHI可以指字线沟槽WH的宽度不连续地改变的部分。例如，弯折部WHI可以指字线沟槽WH的侧壁斜度从下部WHL过渡到上部WHU时快速改变的侧壁部分。弯折部WHI可以限定在下部WHL与上部WHU之间，上部WHU的侧壁可以相对于下部WHL的侧壁向外延伸。
多个栅极绝缘层152、字线WL、多个栅极封盖层154和多个绝缘衬层156可以布置在字线沟槽WH中。栅极绝缘层152可以沿着字线沟槽WH的上部WHU、弯折部WHI和下部WHL无中断地共形地布置在字线沟槽WH的内壁上。字线WL可以布置在字线沟槽WH的下部WHL中，字线WL的侧壁和底表面可以被栅极绝缘层152围绕。
如由图3所示，栅极封盖层154可以布置在字线WL上。栅极封盖层154可以包括位于高于弯折部WHI的竖直水平的竖直水平处的“上方的”第一部分154P1和位于低于弯折部WHI的竖直水平的竖直水平处的“下方的”第二部分154P2。第一部分154P1可以位于字线沟槽WH的上部WHU内部，然而，第二部分154P2可以位于字线沟槽WH的下部WHL内部。例如，第一部分154P1可以在第二方向Y上具有第三宽度W3，而第二部分154P2可以在第二方向Y上具有小于第三宽度W3的第四宽度W4。
绝缘衬层156可以布置在字线沟槽WH的上部WHU的内壁上。例如，绝缘衬层156可以沿着字线沟槽WH的上部WHU从衬底110的顶表面延伸到弯折部WHI，并且可以位于栅极绝缘层152与衬底110之间。绝缘衬层156可以在第二方向Y上具有第一厚度T1。其第一厚度T1可以为但不限于从大约0.5nm(即，
Figure BDA0003603507460000051
)至大约10nm(即，
Figure BDA0003603507460000052
)。
有利地，绝缘衬层156可以执行这样的双重功能：在用于形成包括具有不同宽度的上部WHU和下部WHL的字线沟槽WH的2阶段蚀刻操作中作为蚀刻掩模，并且在蚀刻掩模被部分去除之后部分地保留作为电绝缘体。在根据示例实施例的制造方法中，可以首先形成字线沟槽WH的上部WHU，并且随后可以在上部WHU的内壁上形成绝缘衬层156。接下来，可以通过使用绝缘衬层156作为蚀刻掩模部分地蚀刻衬底110来形成字线沟槽WH的下部WHL，然而，由于在蚀刻衬底110期间在厚度方向上部分地去除了绝缘衬层156，所以绝缘衬层156可以变得更薄。
如图3中所示，衬底110的顶表面可以位于参考水平LV0处(即，衬底110的主表面上)，弯折部WHI可以位于低于参考水平LV0(即，参考水平LV0之下)的第一竖直水平LV1处。“埋置的”字线WL的顶表面可以位于低于第一竖直水平LV1的第二竖直水平LV2处。例如，从字线WL的顶表面到衬底110的顶表面的距离可以大于从弯折部WHI到衬底110的顶表面的距离。此外，因为绝缘衬层156放置在字线沟槽WH的上部WHU的内壁上，因此绝缘衬层156的底表面可以位于高于字线WL的顶表面的水平的水平处。
如图2中所示，两个相邻的字线沟槽WH的下部WHL之间的距离可以大于两个相邻的字线沟槽WH的上部WHU之间的距离。因此，可以在布置在两个相邻的字线沟槽WH的下部WHL中的字线WL之间确保相对大的距离。因此，可以减少或防止任何电耦合(或由相对于另一相邻字线WL切换一条字线WL而引起的干扰)。
在示例实施例中，字线WL可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN、多晶硅或它们的组合。“侧壁”栅极绝缘层152可以包括氧化硅膜、氮化硅膜、氮氧化硅膜、氧化物/氮化物/氧化物(ONO)膜或介电常数高于氧化硅膜的介电常数的高k介电膜。栅极封盖层154可以包括氧化硅膜、氮化硅膜、氮氧化硅膜或它们的组合。绝缘衬层156可以包括氧化硅膜、氮化硅膜、氮氧化硅膜或它们的组合。
覆盖栅极封盖层154的顶表面的第一下绝缘层122和第二下绝缘层124可以布置在衬底110上。在一些实施例中，第一下绝缘层122可以包括氧化硅，而第二下绝缘层124可以包括氮氧化硅或氮化硅。
多个直接接触件DC可以分别形成在衬底110中的多个直接接触孔DCH中。直接接触件DC可以分别连接到(例如，电连接)有源区域AC。直接接触件DC可以包括掺杂的多晶硅。例如，直接接触件DC可以以相对高的浓度包括含有如磷(P)、砷(As)、铋(Bi)和锑(Sb)的n型杂质的多晶硅。
位线BL可以在衬底110和直接接触件DC上方在第二方向Y上延伸。位线BL可以经由直接接触件DC分别连接到有源区域AC。位线BL可以各自包括顺序地堆叠在衬底110上的下导电层132、中间导电层134和上导电层136。下导电层132可以包括Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或它们的组合。例如，下导电层132可以包括多晶硅。中间导电层134和上导电层136可以各自包括TiN、TiSiN、W、硅化钨或它们的组合。在示例实施例中，中间导电层134可以包括TiN、TiSiN或它们的组合，而上导电层136可以包括W。位线BL可以分别被多个位线封盖层138覆盖。位线封盖层138可以包括氮化硅，并且可以在位线BL上在第二方向Y上延伸。
位线间隔件140可以布置在位线BL中的每一条的两个侧壁上，位线间隔件140可以在位线BL的两个侧壁上在第二方向Y上延伸。在一些实施例中，如图2中所示，位线间隔件140可以具有单层结构；然而，在其它实施例中，位线间隔件140可以具有包括多个材料层的结构。例如，位线间隔件140可以具有包括被绝缘层围绕的空气空间的空气间隔件结构。填充直接接触孔DCH的内部并且覆盖直接接触件DC的两个侧壁的直接接触件间隔件142可以设置在位线间隔件140下方。
多个埋置接触件BC和多个绝缘栅栏(未示出)可以在位线BL之间在第二方向Y上布置成行。埋置接触件BC可以从形成在衬底110中的埋置接触孔BCH起在竖直方向(Z方向)上延伸。绝缘栅栏布置在在字线沟槽WH中布置的栅极封盖层154上，并且可以各自布置在两个相邻的埋置接触件BC之间。在第二方向Y上，埋置接触件BC中的每一个的两个侧壁可以通过绝缘栅栏彼此绝缘。绝缘栅栏可以包括氮化硅膜。
多个金属硅化物膜144和着陆焊盘LP可以形成在埋置接触件BC上方。金属硅化物膜144和着陆焊盘LP可以被布置为与埋置接触件BC竖直地重叠。金属硅化物膜144可以包括硅化钴、硅化镍或硅化锰。着陆焊盘LP可以经由金属硅化物膜144分别连接到埋置接触件BC。
着陆焊盘LP可以覆盖位线封盖层138的顶表面的至少一部分，以与位线BL的一部分竖直地重叠。着陆焊盘LP可以各自包括导电阻挡膜172和着陆焊盘导电层174。导电阻挡膜172可以包括Ti、TiN或它们的组合。着陆焊盘导电层174可以包括金属、金属氮化物、导电多晶硅或它们的组合。例如，着陆焊盘导电层174可以包括W。在上方观看时，着陆焊盘LP可以具有多个岛的图案形状。
着陆焊盘LP可以通过填充着陆焊盘LP周围的绝缘空间(未示出)的绝缘图案176彼此电绝缘。在一些实施例中，绝缘图案176可以包括氮化硅、氮氧化硅、氧化硅或它们的组合。在一些实施例中，绝缘图案176可以包括第一材料层(未示出)和第二材料层(未示出)的双层结构，其中，第一材料层可以包括诸如SiO2、SiOCH和SiOC的低k材料，第二材料层可以包括氮化硅或氮氧化硅。
通常，随着相邻的字线之间的距离减小，在紧密间隔的字线之间可能出现诸如电/电容耦合干扰的问题。并且，当减小字线的宽度以减小该耦合干扰时，在相对窄的字线沟槽内形成构成字线的金属层和在金属层的上部上的回蚀工艺的难度可能显著提高。因此，当回蚀工艺的精确控制失败时，字线的高度的偏差变得相对较大(或字线的高度的窗口变得更大)。因此，使用埋置字线形成的多个埋置沟道晶体管可能难以具有均匀的电性能。
根据示例实施例，可以首先以相对大的宽度形成字线沟槽WH的上部WHU，并且随后可以通过使用绝缘衬层156作为双功能侧壁绝缘体和蚀刻掩模以小于上部WHU的宽度的宽度形成字线沟槽WH的下部WHL。因此，由于字线沟槽WH的上部WHU的相对大的宽度，可以降低形成字线WL的回蚀工艺的难度，并且可以更精确地控制回蚀工艺。此外，可以在字线沟槽WH的下部WHL中的字线WL之间确保足够大的距离，并且因此，可以减少或防止电/电容耦合或干扰。因此，如上所述的集成电路装置100可以具有优异的且可靠的电性能特性和高制造产率。
图4是根据示例实施例的集成电路装置100A的截面图。具体地，图4是与图2中的区域CX1对应的部分的放大图。在图4中，与图1至图3中的附图标记相同的附图标记表示相同的元件。
参照图4，可以不在字线沟槽WH的上部WHU的内壁上设置绝缘衬层156(例如，见图3)。栅极绝缘层152可以布置在字线沟槽WH的上部WHU的内壁上，栅极封盖层154的第一部分154P1可以完全填充栅极绝缘层152上的字线沟槽WH的上部WHU。
绝缘衬层156可以在用于形成包括具有不同的宽度的上部WHU和下部WHL的字线沟槽WH的2阶段蚀刻操作中用作蚀刻掩模。在根据示例实施例的制造方法中，可以首先形成字线沟槽WH的上部WHU，并且随后可以在上部WHU的内壁上形成绝缘衬层156。接下来，可以通过使用绝缘衬层156作为蚀刻掩模部分地蚀刻衬底110来形成字线沟槽WH的下部WHL，其中，可以完全去除绝缘衬层156。当去除绝缘衬层156时，栅极封盖层154可以在字线沟槽WH的上部WHU中具有相对大的宽度。
根据上述示例实施例，由于字线沟槽WH的上部WHU的相对大的宽度，可以降低形成字线WL的回蚀工艺的难度，并且可以精确地控制回蚀工艺。此外，可以在字线沟槽WH的下部WHL中的字线WL之间确保足够大的距离，并且因此，可以减少或防止电耦合或干扰。如上所述的集成电路装置100A可以具有优异的电性能。
图5是根据示例实施例的集成电路装置100B的截面图。图5是与图2中的区域CX1对应的部分的放大图。在图5中，与图1至图4中的附图标记相同的附图标记表示相同的元件。
参照图5，衬底110的顶表面可以位于参考水平LV0处，弯折部WHI可以位于低于参考水平LV0的第一竖直水平LV1处，字线WLB的顶表面可以位于高于第一竖直水平LV1的第三竖直水平LV3处。例如，从字线WLB的顶表面到衬底110的顶表面的距离可以小于从弯折部WHI到衬底110的顶表面的距离。此外，因为绝缘衬层156位于字线沟槽WH的上部WHU的内壁上，因此，绝缘衬层156的底表面可以位于低于字线WLB的顶表面的水平的水平处。
如图5中所示，字线WLB可以包括位于其上部处的延伸部分WLEX。延伸部分WLEX位于高于字线沟槽WH的弯折部WHI的竖直水平处，并且可以位于字线沟槽WH的上部WHU内部。
根据上述示例实施例，由于字线沟槽WH的上部WHU的相对大的宽度，可以降低形成字线WLB的回蚀工艺的难度，并且可以精确地控制回蚀工艺。此外，可以在字线沟槽WH的下部WHL中的字线WLB之间确保足够大的距离，并且因此，可以减少或防止电耦合或干扰。如上所述的集成电路装置100B可以具有优异的电性能。
图6是根据示例实施例的集成电路装置100C的截面图。图6是与图2中的区域CX1对应的部分的放大图。在图6中，与图1至图5中的附图标记相同的附图标记表示相同的元件。
参照图6，可以不在字线沟槽WH的上部WHU的内壁上设置绝缘衬层156(例如，见图5)，字线WLC的顶表面可以位于高于第一竖直水平LV1的第三竖直水平LV3处。字线WLC可以包括位于其上部处的延伸部分WLEX。延伸部分WLEX位于高于字线沟槽WH的弯折部WHI的竖直水平处，并且可以位于字线沟槽WH的上部WHU内部。
绝缘封盖层154C可以位于字线沟槽WH的上部WHU内部，绝缘封盖层154C的底表面可以位于高于弯折部WHI的竖直水平的竖直水平处。绝缘封盖层154C可以具有基本平坦的侧壁。
绝缘衬层156可以在用于形成包括具有不同的宽度的上部WHU和下部WHL的字线沟槽WH的2阶段蚀刻操作中用作蚀刻掩模。在根据示例实施例的制造方法中，可以首先形成字线沟槽WH的上部WHU，并且随后可以在上部WHU的内壁上形成绝缘衬层156。接下来，可以通过使用绝缘衬层156作为蚀刻掩模部分地蚀刻衬底110来形成字线沟槽WH的下部WHL，其中，可以完全去除绝缘衬层156。当去除绝缘衬层156时，绝缘封盖层154C可以在字线沟槽WH的上部WHU中具有相对大的宽度。
图7是根据示例实施例的集成电路装置100D的截面图。图7是与图2中的区域CX1对应的部分的放大图。在图7中，与图1至图6中的附图标记相同的附图标记表示相同的元件。
参照图7，设置在字线沟槽WH的上部WHU的内壁上的绝缘衬层156D可以具有向上减小的厚度。例如，绝缘衬层156D可以具有朝向字线沟槽WH的上部WHU渐缩的形状。
绝缘衬层156D可以在用于形成包括具有不同的宽度的上部WHU和下部WHL的字线沟槽WH的2阶段蚀刻操作中用作蚀刻掩模。在根据示例实施例的制造方法中，可以首先形成字线沟槽WH的上部WHU，并且随后可以在上部WHU的内壁上形成绝缘衬层156D。接下来，可以通过使用绝缘衬层156D作为蚀刻掩模部分地蚀刻衬底110来形成字线沟槽WH的下部WHL，并且可以执行用于在厚度方向上部分地去除绝缘衬层156D的蚀刻操作。通过蚀刻操作，可以在字线沟槽WH的入口附近去除相对大量的绝缘衬层156D，因此，绝缘衬层156D可以在字线沟槽WH的入口附近变得较薄。
图8至图27是顺序地示出根据示例实施例的制造集成电路装置的方法的操作的截面图。参照图8至图27，将描述制造图1至图3中所示的集成电路装置100的方法。
参照图8，可以在衬底110中形成多个器件隔离沟槽112T，并且可以在器件隔离沟槽112T中形成器件隔离层112，从而在衬底110中限定多个有源区域AC。如图1中所示，有源区域AC可以被布置为具有与第一方向X和第二方向Y成对角的长轴。
参照图9，可以在衬底110上形成第一硬掩模层210A和第二硬掩模层210B。第一硬掩模层210A和第二硬掩模层210B可以包括在第一方向X上延伸的开口210H。接下来，可以通过使用第一硬掩模层210A和第二硬掩模层210B作为蚀刻掩模在衬底110中形成字线沟槽WH的上部WHU。字线沟槽WH的上部WHU可以在第二方向Y上具有第二宽度W2(参见图3)，其中，第二宽度W2可以为大约5nm至大约200nm。
参照图10，可以在字线沟槽WH的上部WHU的内壁和第二硬掩模层210B的顶表面上共形地形成绝缘衬层156。在示例实施例中，绝缘衬层156可以在第二方向Y上具有大约1nm至大约30nm的初始厚度T0，但是本发明构思不限于此。在示例实施例中，绝缘衬层156可以包括氧化硅膜、氮化硅膜、氮氧化硅膜或它们的组合。可以通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺等来形成绝缘衬层156。
参照图11，对绝缘衬层156执行各向异性蚀刻操作，从而去除绝缘衬层156的位于第二硬掩模层210B上的部分和绝缘衬层156的位于字线沟槽WH的上部WHU的底部上的部分，并且仅留下绝缘衬层156的位于字线沟槽WH的上部WHU的内壁上的部分。
之后，通过使用绝缘衬层156的位于字线沟槽WH的上部WHU的内壁上的部分作为蚀刻掩模在竖直方向上扩展字线沟槽WH来形成字线沟槽WH的下部WHL。例如，字线沟槽WH的下部WHL可以在第二方向Y上具有第一宽度W1(参见图3)，其中，第一宽度W1可以小于第二宽度W2。在示例实施例中，第一宽度W1可以为大约3nm至大约100nm。
由于绝缘衬层156用作蚀刻掩模，因此，绝缘衬层156的内壁和下部WHL的侧壁可以相对于彼此对齐，下部WHL的宽度可以被限制为与布置在一个字线沟槽WH的内壁上的两个绝缘衬层156之间的距离对应。例如，第一宽度W1可以对应于字线沟槽WH的上部WHU的第二宽度W2与绝缘衬层156的初始厚度T0的两倍之间的差(即，W1＝W2-2T0)。
下部WHL被形成为具有比上部WHU更小的宽度，弯折部WHI可以限定在下部WHL与上部WHU之间。例如，弯折部WHI可以指字线沟槽WH的其中字线沟槽WH的宽度不连续地改变的部分，或者可以指字线沟槽WH的其中侧壁斜度快速改变的侧壁部分。例如，弯折部WHI可以位于第一竖直水平LV1(参见图3)处，弯折部WHI可以与绝缘衬层156的底表面位于同一水平处。
在示例实施例中，可以在用于形成下部WHL的操作中去除第二硬掩模层210B的至少一部分，并且如图11中所示，可以在去除第二硬掩模层210B时暴露出第一硬掩模层210A的顶表面。
参照图12，可以执行在厚度方向上去除绝缘衬层156的位于字线沟槽WH的上部WHU的侧壁上的部分的蚀刻操作。例如，在执行蚀刻操作之后，绝缘衬层156可以具有小于初始厚度T0(参见图10)的第一厚度T1(参见图3)。第一厚度T1可以为大约0.5nm至大约10nm。
随着绝缘衬层156的厚度从初始厚度T0减小到第一厚度T1，弯折部WHI的顶表面可以暴露在字线沟槽WH内部而不被绝缘衬层156覆盖。此外，上部WHU可以相对于下部WHL在横向方向上扩展。
在一些其它实施例中，绝缘衬层156的围绕字线沟槽WH的入口的部分更多地暴露于蚀刻气氛，并且在用于形成下部WHL的蚀刻操作和/或用于在厚度方向上去除绝缘衬层156的一部分的蚀刻操作中被更多地去除，因此，绝缘衬层156的厚度可以向上减小。在此情况下，可以形成如以上参照图7描述的绝缘衬层156D。之后，可以清洗其中形成有字线沟槽WH和绝缘衬层156的结果结构。
参照图13，可以在字线沟槽WH的内壁上和第一硬掩模层210A上形成栅极绝缘层152。在示例实施例中，可以沿着字线沟槽WH的上部WHU(例如，绝缘衬层156上)、弯折部WHI和下部WHL在字线沟槽WH的内壁上共形地布置栅极绝缘层152。在示例实施例中，栅极绝缘层152可以包括氧化硅膜、氮化硅膜、氮氧化硅膜、氧化物/氮化物/氧化物(ONO)膜或介电常数高于氧化硅膜的介电常数的高k介电膜。
参照图14，可以在字线沟槽WH中形成字线金属层WLP。字线金属层WLP可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN、多晶硅或它们的组合。
参照图15，可以通过对字线金属层WLP(参见图14)执行回蚀操作来形成字线WL。在示例实施例中，可以执行回蚀操作，使得字线WL的顶表面位于比弯折部WHI更低的水平处。在此情况下，可以通过顺序地执行第一回蚀步骤和第二回蚀步骤来形成字线WL，第一回蚀步骤用于去除字线金属层WLP的上部至与弯折部WHI相同的水平，第二回蚀步骤用于去除字线金属层WLP的上部至低于弯折部WHI的水平的水平。然而，回蚀操作不限于此。
例如，当在第一回蚀步骤中去除字线金属层WLP的位于字线沟槽WH的具有相对大的宽度的上部WHU内部的部分时，可以降低整个回蚀操作的难度。因此，可以精确地控制回蚀操作。例如，可以精确地调整字线WL的高度。
参照图16，可以通过在字线沟槽WH内部形成绝缘层(未示出)并且通过对绝缘层执行平面化操作使得暴露出衬底110的顶表面来形成栅极封盖层154。在平面化操作中，第一硬掩模层210A可以一起被去除。之后，可以通过将杂质离子注入到有源区域AC中的字线WL的两个侧部而在有源区域AC上方形成多个源极/漏极区域(未示出)。
参照图17，可以在衬底110上形成第一下绝缘层122和第二下绝缘层124，并且随后可以在第二下绝缘层124上形成下导电层132。在示例实施例中，下导电层132可以包括Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或它们的组合。例如，下导电层132可以包括多晶硅。
参照图18，可以通过以下步骤形成暴露出衬底110的有源区域AC的直接接触孔DCH：在下导电层132上形成第一掩模图案(未示出)；蚀刻下导电层132的暴露在第一掩模图案的开口(未示出)中的部分；以及蚀刻作为蚀刻下导电层132的该部分的结果而被暴露的衬底110的一部分和器件隔离层112的一部分。
参照图19，去除第一掩模图案，并且在直接接触孔DCH中形成直接接触件DC。在用于形成直接接触件DC的示例操作中，可以在直接接触孔DCH内部和下导电层132上形成具有足以填充直接接触孔DCH的厚度的导电层，并且可以回蚀导电层，使得仅导电层保留在直接接触孔DCH内部。导电层可以包括多晶硅。
参照图20，可以在下导电层132和直接接触件DC上顺序地形成中间导电层134和上导电层136。中间导电层134和上导电层136可以各自包括TiN、TiSiN、W、硅化钨或它们的组合。在示例实施例中，中间导电层134可以包括TiN、TiSiN或它们的组合，而上导电层136可以包括W。
参照图21，可以通过在上导电层136上形成绝缘层(未示出)并且使绝缘层图案化来形成在第二方向Y上延伸的多个位线封盖层138。位线封盖层138可以包括氮化硅膜。
参照图22，可以通过使用位线封盖层138作为蚀刻掩模使上导电层136、中间导电层134和下导电层132图案化。因此，形成各自包括下导电层132、中间导电层134和上导电层136的位线BL。在形成位线BL的工艺期间，可以去除直接接触件DC的侧壁的一部分，并且可以部分地暴露出直接接触孔DCH。
参照图23，可以在直接接触件DC的侧壁上形成直接接触件间隔件142，并且可以在位线BL的侧壁上形成位线间隔件140。在示例实施例中，在位线BL的侧壁和顶表面上共形地形成绝缘层(未示出)之后，可以对绝缘层执行各向异性蚀刻操作，从而将位线间隔件140留在位线BL的侧壁上并且将直接接触件间隔件142留在直接接触件DC的侧壁上。在示例实施例中，位线间隔件140和直接接触件间隔件142可以包括氮化硅。
参照图24，可以在位线BL之间形成多个绝缘栅栏(未示出)。通过去除第二下绝缘层124的一部分、第一下绝缘层122的一部分和衬底110的暴露在绝缘栅栏之中的两个相邻的绝缘栅栏之间以及两条位线BL之间的空间中的部分来形成在位线BL之间暴露出衬底110的有源区域AC的多个埋置接触孔BCH。
参照图25，形成填充位线BL之间的埋置接触孔BCH并且填充位线BL之间的空间的多个埋置接触件BC。之后，可以分别在埋置接触件BC上形成金属硅化物膜144。
参照图26，在衬底110上形成覆盖结果结构的暴露表面的导电阻挡膜172和着陆焊盘导电层174。
参照图27，可以通过使着陆焊盘导电层174和导电阻挡膜172图案化来形成多个着陆焊盘LP。如图1中所示，从上方观看时，着陆焊盘LP可以具有多个岛的图案形状。着陆焊盘LP可以被形成为与位线BL的位于金属硅化物膜144上的一部分竖直地重叠。
由于着陆焊盘LP被形成为具有多个岛的图案形状，因此可以形成围绕着陆焊盘LP的绝缘空间176S。可以通过使用绝缘材料在绝缘空间176S的内壁上形成绝缘图案176。可以通过旋涂工艺、CVD工艺、可流动CVD(FCVD)工艺等来形成绝缘图案176。之后，可以在着陆焊盘LP上形成电容器下电极(未示出)。
通常，随着相邻的字线之间的距离减小，出现了由于相邻的字线之间的电耦合而引起的干扰之类的问题。当减小字线的宽度以防止干扰时，在相对窄的字线沟槽内形成构成字线的金属层的工艺和对金属层的上部的回蚀工艺的难度会显著增大。因此，当回蚀工艺的精确控制失败时，字线的高度的偏差变得相对大(或字线的高度的窗口变得更大)，因此，由字线形成的多个埋置沟道晶体管可能难以具有均匀的电性能。
然而，根据以上实施例，可以首先以相对大的宽度形成字线沟槽WH的上部WHU，并且随后可以通过使用绝缘衬层156作为蚀刻掩模以小于上部WHU的宽度的宽度形成字线沟槽WH的下部WHL。因此，由于字线沟槽WH的上部WHU的相对大的宽度，可以降低形成字线WL的回蚀工艺的难度，并且可以精确地控制回蚀工艺。此外，可以在字线沟槽WH的下部WHL中的字线WL之间确保足够大的距离，并且因此，可以减少或防止电耦合或干扰。如上所述的集成电路装置100可以具有优异的电性能。
图28至图31是顺序地示出根据示例实施例的制造集成电路装置的方法的操作的截面图。参照图28至图31，将描述制造图6中所示的集成电路装置100C的方法。
首先，可以通过执行以上参照图8至图11描述的操作来形成包括上部WHU、下部WHL和弯折部WHI的字线沟槽WH。这里，绝缘衬层156设置在上部WHU的侧壁上，并且可以用作用于形成下部WHL的蚀刻掩模。
参照图28，可以去除绝缘衬层156的位于字线沟槽WH的上部WHU的侧壁上的部分。因此，可以再次暴露出衬底110的表面的位于字线沟槽WH的上部WHU处的部分。
参照图29，可以在字线沟槽WH的内壁上和第一硬掩模层210A上形成栅极绝缘层152。在示例实施例中，可以沿着字线沟槽WH的上部WHU、弯折部WHI和下部WHL在字线沟槽WH的内壁上共形地布置栅极绝缘层152。
参照图30，可以在字线沟槽WH中形成字线金属层WLP。
参照图31，可以通过对字线金属层WLP(参见图30)执行回蚀操作来形成字线WLC。
在示例实施例中，可以执行回蚀操作，使得字线WLC具有放置在比弯折部WHI高的水平处的顶表面。例如，由于在回蚀操作中去除了字线金属层WLP的位于字线沟槽WH的具有相对大的宽度的上部WHU内部的部分，因此，可以降低整个回蚀操作的难度。因此，可以精确地控制回蚀操作。例如，可以精确地调整字线WLC的高度。之后，可以通过执行以上参照图16至图27描述的操作来完成集成电路装置100C。
尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在本文中做出形式和细节上的各种改变。

Claims (20)

1.一种集成电路装置，包括：
衬底，其中具有有源区域；
字线沟槽，其位于所述衬底中，所述字线沟槽包括：(i)下部，其具有第一宽度，以及(ii)上部，其在所述下部与所述衬底的表面之间延伸，并且具有大于所述第一宽度的第二宽度；
字线，其在所述字线沟槽的底部中延伸并且与述字线沟槽的底部相邻；
栅极绝缘层，其在所述字线与所述字线沟槽的下部的侧壁之间延伸；以及
电绝缘栅极封盖层，其位于所述字线沟槽的上部中。
2.根据权利要求1所述的集成电路装置，其中，所述第二宽度为所述第一宽度的1.1至2.0倍。
3.根据权利要求1所述的集成电路装置，其中，所述字线沟槽的侧壁的斜率的最大变化发生在所述字线沟槽的上部与下部之间的弯折点处。
4.根据权利要求1所述的集成电路装置，还包括绝缘衬层，其在所述栅极封盖层与所述字线沟槽的上部的侧壁之间延伸。
5.根据权利要求4所述的集成电路装置，其中，所述栅极绝缘层在所述绝缘衬层与所述栅极封盖层的在所述字线沟槽的上部内延伸的部分之间延伸。
6.根据权利要求5所述的集成电路装置，其中，所述绝缘衬层的至少一部分延伸到所述字线沟槽的上部与下部之间的弯折点。
7.根据权利要求6所述的集成电路装置，其中，相对于所述字线沟槽内的所述字线的上表面，所述绝缘衬层的最下部更靠近所述衬底的所述表面。
8.根据权利要求6所述的集成电路装置，其中，相对于所述绝缘衬层的最下部，所述字线沟槽内的所述字线的上表面更靠近所述衬底的所述表面。
9.根据权利要求1所述的集成电路装置，其中，所述栅极封盖层至少部分地填充所述字线沟槽的上部。
10.根据权利要求1所述的集成电路装置，其中，相对于所述字线沟槽的上部与下部之间的弯折点，所述字线的顶表面更靠近所述衬底的所述表面；并且其中，所述字线具有不均匀宽度。
11.一种集成电路装置，包括：
衬底，其中具有有源区域；
字线沟槽，其位于所述衬底中，所述字线沟槽包括：(i)下部，其具有第一宽度，以及(ii)上部，其在所述下部与所述衬底的表面之间延伸，并且具有大于所述第一宽度的第二宽度；
字线，其在所述字线沟槽的底部中延伸并且与所述字线沟槽的底部相邻；
栅极绝缘层，其在所述字线与所述字线沟槽的下部的侧壁之间延伸；
电绝缘栅极封盖层，其位于所述字线沟槽的上部中；
位线，其位于所述衬底上；以及
直接接触件，其电耦合到所述位线并且延伸到所述字线沟槽的上部中。
12.根据权利要求11所述的集成电路装置，其中，所述栅极封盖层的一部分在所述字线沟槽的上部内接触所述直接接触件的一部分。
13.根据权利要求12所述的集成电路装置，还包括绝缘衬层，其在所述栅极封盖层与所述字线沟槽的上部的侧壁之间延伸。
14.根据权利要求13所述的集成电路装置，其中，所述绝缘衬层的一部分和所述栅极绝缘层的一部分接触所述直接接触件的延伸到所述字线沟槽的上部中的相应部分。
15.根据权利要求14所述的集成电路装置，其中，在已经形成所述字线沟槽的上部之后，所述绝缘衬层在形成所述字线沟槽的下部期间用作蚀刻停止层。
16.根据权利要求15所述的集成电路装置，其中，所述字线的上部延伸到所述字线沟槽的上部中，但是通过所述栅极封盖层与所述直接接触件分离。
17.根据权利要求15所述的集成电路装置，其中，所述栅极封盖层延伸到所述字线沟槽的下部中。
18.根据权利要求11所述的集成电路装置，其中，所述第二宽度为所述第一宽度的1.1至2.0倍。
19.根据权利要求11所述的集成电路装置，其中，所述字线沟槽的侧壁的斜率的最大变化发生在所述字线沟槽的上部与下部之间的弯折点处。
20.根据权利要求11所述的集成电路装置，其中，所述直接接触件在与所述字线沟槽的上部的侧壁相邻的位置处电连接到所述有源区域。
CN202210410580.6A 2021-04-21 2022-04-19 其中具有埋置字线的集成电路装置 Pending CN115223920A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210051825A KR20220145124A (ko) 2021-04-21 2021-04-21 집적회로 장치 및 그 제조 방법
KR10-2021-0051825 2021-04-21

Publications (1)

Publication Number Publication Date
CN115223920A true CN115223920A (zh) 2022-10-21

Family

ID=83606344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210410580.6A Pending CN115223920A (zh) 2021-04-21 2022-04-19 其中具有埋置字线的集成电路装置

Country Status (3)

Country Link
US (2) US11889681B2 (zh)
KR (1) KR20220145124A (zh)
CN (1) CN115223920A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734482B1 (en) 2002-11-15 2004-05-11 Micron Technology, Inc. Trench buried bit line memory devices
US20070215931A1 (en) 2004-10-12 2007-09-20 Sohrab Kianian Non-volatile memory cell in a trench having a first portion deeper than a second portion, an array of such memory cells, and method of manufacturing
KR100825796B1 (ko) 2006-12-14 2008-04-28 삼성전자주식회사 매몰 게이트를 구비한 반도체 소자의 제조 방법
TWI340431B (en) 2007-06-11 2011-04-11 Nanya Technology Corp Memory structure and method of making the same
KR101929478B1 (ko) 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
KR101927992B1 (ko) 2012-08-31 2018-12-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102008318B1 (ko) 2012-12-06 2019-08-08 삼성전자주식회사 반도체 소자
JP5796029B2 (ja) 2013-02-22 2015-10-21 株式会社東芝 半導体装置および半導体装置の製造方法
KR102117409B1 (ko) 2013-12-12 2020-06-01 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR20150090669A (ko) 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
CN106876391B (zh) 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
KR102528205B1 (ko) * 2018-06-26 2023-05-03 에스케이하이닉스 주식회사 매립 채널 어레이 트랜지스터를 포함하는 극저온 반도체 소자
KR102589300B1 (ko) 2018-09-13 2023-10-13 삼성전자주식회사 게이트 스페이서 구조체를 포함하는 집적 회로 소자
KR20200137260A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20220145124A (ko) 2022-10-28
US20220344344A1 (en) 2022-10-27
US11889681B2 (en) 2024-01-30
US20240114676A1 (en) 2024-04-04
TW202308120A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US7183164B2 (en) Methods of reducing floating body effect
US11705454B2 (en) Active regions via contacts having various shaped segments off-set from gate via contact
US10985112B2 (en) Memory device and method for fabricating the memory device
CN111900164B (zh) 半导体结构及制备方法
US9953985B2 (en) Method of manufacturing integrated circuit device
US11658117B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
US10186485B2 (en) Planarized interlayer dielectric with air gap isolation
US11770925B2 (en) Semiconductor device with trench structure to reduce parasitic capacitance and leakage current
CN111326512A (zh) 集成电路装置
CN114203703A (zh) 半导体器件
US8193059B2 (en) Bit line structure and method for the production thereof
KR20200072313A (ko) 집적회로 소자
US11728410B2 (en) Semiconductor device
US11889681B2 (en) Integrated circuit devices having buried word lines therein
US11888038B2 (en) Integrated circuit devices and methods of manufacturing the same
US11647627B2 (en) Integrated circuit device
US20240188281A1 (en) Integrated circuit device and method of manufacturing the same
US20220352309A1 (en) Semiconductor device
CN115939098A (zh) 包括含碳接触件栅栏的半导体装置
CN117881184A (zh) 半导体器件
CN117133709A (zh) 集成电路装置
CN117956790A (zh) 半导体存储器件
CN113611703A (zh) 制造半导体结构的方法
CN115707246A (zh) 半导体装置和制造该半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination