CN117133709A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN117133709A
CN117133709A CN202310448291.XA CN202310448291A CN117133709A CN 117133709 A CN117133709 A CN 117133709A CN 202310448291 A CN202310448291 A CN 202310448291A CN 117133709 A CN117133709 A CN 117133709A
Authority
CN
China
Prior art keywords
pad
conductive
word line
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310448291.XA
Other languages
English (en)
Inventor
李蕙兰
安浚赫
李基硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117133709A publication Critical patent/CN117133709A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路装置包括：衬底，其包括有源区域和字线沟槽；字线，其在字线沟槽中在第一水平方向上纵向地延伸；埋置绝缘层，其位于字线上；导电插塞，其位于衬底上；以及焊盘结构，其位于衬底上，并且具有与有源区域的顶表面接触的部分和与导电插塞接触的部分。焊盘结构包括：导电焊盘，其具有与有源区域的顶表面接触的底表面；以及焊盘间隔件，其与导电焊盘的侧壁接触，并且在与第一水平方向正交的第二水平方向上突出超过字线沟槽的内侧壁，使得焊盘间隔件与字线沟槽中的字线的一部分竖直地重叠。

Description

集成电路装置
相关申请的交叉引用
本申请基于并要求于2022年5月25日在韩国知识产权局提交的韩国专利申请No.10-2022-0064252的优先权，该申请的公开内容以引用方式全部并入本文中。
技术领域
本发明构思涉及集成电路装置，并且更具体地，涉及具有埋置字线的集成电路装置。
背景技术
集成电路装置的集成度的提高可能导致导电线的节距的减小，并且因此，用于确保相邻的导电区域之间的可靠电连接的技术可能是有益的。
发明内容
本发明构思提供根据尺寸缩小而具有减小面积的装置区域的集成电路装置，从而确保相邻的导电区域之间的可靠电连接。
根据本发明构思的一方面，提供集成电路装置，包括：衬底，其包括有源区域和在第一水平方向上纵向地延伸跨过有源区域的字线沟槽；字线，其位于字线沟槽中，并且在低于衬底的主表面的竖直水平处在第一水平方向上纵向地延伸；埋置绝缘层，其位于字线沟槽中的字线上；导电插塞，其位于衬底上；以及焊盘结构，其位于衬底上，并且具有与有源区域的顶表面接触的第一部分和与导电插塞接触的第二部分，其中，焊盘结构包括：导电焊盘，其具有与有源区域的顶表面接触的底表面和沿着字线沟槽的内侧壁的延伸线延伸的第一侧壁；以及焊盘间隔件，其与导电焊盘的第一侧壁接触，并且在与第一水平方向正交的第二水平方向上突出超过字线沟槽的内侧壁，使得焊盘间隔件与字线沟槽中的字线的一部分竖直地重叠。
根据本发明构思的另一方面，提供集成电路装置，包括：衬底，其包括彼此间隔开的多个有源区域和各自在第一水平方向上纵向地延伸跨过多个有源区域中的一些有源区域的多个字线沟槽；多条字线，其各自位于多个字线沟槽中的相应的字线沟槽内部，并且在低于衬底的主表面的竖直水平处在第一水平方向上纵向地延伸；多条位线，其在衬底上在垂直于第一水平方向的第二水平方向上纵向地延伸；多个导电插塞，其分别位于多条位线中的每一条之间的空间中，并且电连接到多个有源区域中的一个有源区域；以及多个焊盘结构，其位于衬底与多个导电插塞之间，其中，多个焊盘结构中的每一个包括：导电焊盘，其具有在第二水平方向上的相对侧壁以及底表面，底表面在多个字线沟槽之中的彼此相邻的成对的字线沟槽之间与衬底的主表面接触，并且相对侧壁沿着成对的字线沟槽中的每一个的内侧壁的延伸线延伸；以及一个或多个焊盘间隔件，其与导电焊盘的相对侧壁接触，并且突出超过成对的字线沟槽中的每一个的内侧壁，使得一个或多个焊盘间隔件与成对的字线沟槽中的每一个内部的多条字线中的字线的一部分竖直地重叠。
根据本发明构思的另一方面，提供集成电路装置，包括：衬底，其具有多个有源区域和主表面；多条字线，其在低于主表面的竖直水平处埋置在衬底中，并且在第一水平方向上纵向地延伸；多个栅极电介质层，其分别围绕多条字线；多条位线，其在衬底上在垂直于第一水平方向的第二水平方向上纵向地延伸；多个直接接触件，其各自位于多条位线中的一条位线与多个有源区域中的一个有源区域之间；多个导电插塞，其各自在衬底上位于多条位线中的相应的位线之间的空间中；以及多个焊盘结构，其分别位于多个有源区域与多个导电插塞之间，并且与多个直接接触件间隔开，其中，多个焊盘结构中的每一个具有与多个有源区域中的一个有源区域接触的第一部分和与多个导电插塞中的一个导电插塞接触的第二部分，多个焊盘结构中的每一个包括：导电焊盘，其具有与衬底的主表面接触的底表面和在第二水平方向上的相对侧壁；以及一个或多个焊盘间隔件，其与导电焊盘的相对侧壁接触，具有具备等于或高于导电焊盘的底表面的竖直水平的竖直水平的底表面，并且包括与多个栅极电介质层中的一个栅极电介质层重叠的部分。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本公开的实施例，在附图中：
图1是示出根据一些实施例的集成电路装置的存储器单元阵列区域的一些构造的示意性平面布局；
图2A至图2C是示出根据一些实施例的集成电路装置的示图。图2A是沿着图1的线X1-X1'截取的一些构造的截面图，图2B是沿着图1的线Y1-Y1'截取的一些构造的截面图，并且图2C是沿着图1的线X2-X2'截取的一些构造的截面图；
图3是图2A至图2C中所示的集成电路装置的一些部件的示意性布局；
图4是示出根据一些实施例的集成电路装置的截面图；
图5是示出根据一些实施例的集成电路装置的截面图；
图6是示出根据一些实施例的集成电路装置的截面图；
图7A和图7B是示出根据一些实施例的集成电路装置的截面图；
图8是示出根据一些实施例的集成电路装置的截面图；
图9是示出根据一些实施例的集成电路装置的截面图；
图10是示出根据一些实施例的集成电路装置的截面图；
图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图18A和图18B是顺序地示出根据一些实施例的制造集成电路装置的方法的截面图。图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A是根据工艺序列的沿着图1中的线X1-X1'截取的一些区域的截面图，并且图11B、图12B、图13B、图14B、图15B、图16B、图17B和图18B是沿着图1的线Y1-Y1'截取的一些区域的截面图；
图19A和图19B是顺序地示出根据一些实施例的制造集成电路装置的方法的截面图；
图20A和图20B是顺序地示出根据一些实施例的制造集成电路装置的方法的截面图；以及
图21A、图21B、图22A和图22B是顺序地示出根据一些实施例的制造集成电路装置的方法的截面图。图21A和图22A是顺序地示出沿着图1中的线X1-X1'截取的一些区域的截面图，并且图21B和图22B是顺序地示出沿着图1的线Y1-Y1'截取的一些区域的截面图。
具体实施方式
在下文中，将参照附图详细地描述本公开的实施例。相同的附图标记用于附图中的相同的部件，并且省略它们的冗余描述。
图1是示出根据一些实施例的集成电路装置100的存储器单元阵列区域的一些构造的示意性平面布局。
参照图1，集成电路装置100可以包括多个有源区域AC，多个有源区域AC被布置为在平面上在相对于彼此正交(即，垂直)的第一水平方向(X方向)和第二水平方向(Y方向)的对角线方向上水平地延伸。多条字线WL可以在第一水平方向(X方向)上彼此平行地延伸跨过多个有源区域AC。多条位线BL可以在多条字线WL上在第二水平方向(Y方向)上彼此平行地延伸。多个直接接触件DC可以设置在多条位线BL下方。多个直接接触件DC中的每一个可以具有设置在直接接触孔DCH中并且被接触绝缘间隔件DCS围绕的侧壁。多条位线BL中的每一条可以通过多个直接接触件DC中的相应的直接接触件DC电连接到多个有源区域AC中的一个或多个有源区域AC。
多个埋置接触件BC可以设置在多条位线BL之中的两条相邻的位线BL之间。多个导电着陆焊盘LP可以分别设置在多个埋置接触件BC上。多个导电着陆焊盘LP中的每一个可以被设置为与埋置接触件BC至少部分地重叠。彼此间隔开的多个下电极LE可以分别形成在多个导电着陆焊盘LP上。多个下电极LE可以分别通过多个埋置接触件BC和多个导电着陆焊盘LP电连接到多个有源区域AC。
图2A至图2C是示出根据一些实施例的集成电路装置100的示图。图2A是沿着图1的线X1-X1'截取的一些构造的截面图，图2B是沿着图1的线Y1-Y1'截取的一些构造的截面图，并且图2C是沿着图1的线X2-X2'截取的一些构造的截面图。
参照图2A至图2C，集成电路装置100可以包括衬底102，衬底102包括由器件隔离沟槽104T限定的多个有源区域AC。多个有源区域AC可以在水平方向(例如，X方向和Y方向)上彼此间隔开。
器件隔离沟槽104T可以用器件隔离层104填充。器件隔离层104可以围绕衬底102上的多个有源区域AC。器件隔离层104可以包括氧化硅层、氮化硅层或它们的组合。器件隔离沟槽104T的底表面的水平可以根据器件隔离沟槽104T的水平宽度而改变。器件隔离沟槽104T的水平宽度的增大可能导致器件隔离沟槽104T的底表面的竖直水平的减小。如在本文中使用的，术语“竖直水平”表示从衬底102的主表面102M起在竖直方向(Z方向或-Z方向)上的高度。
衬底102可以包括硅，例如，单晶硅、多晶硅或非晶硅。在一些实施例中，衬底102可以包括从Ge、SiGe、SiC、GaAs、InAs和/或InP选择的至少一种。如在本文中使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。在一些实施例中，衬底102可以包括导电区域，例如，掺杂剂掺杂的阱或掺杂剂掺杂的结构。衬底102可以具有主表面102M。
衬底102可以包括在第一水平方向(X方向)上彼此平行地延伸的多个字线沟槽WT。多个字线沟槽WT可以在第一水平方向(X方向)上纵向地延伸跨过多个有源区域AC。在一些实施例中，当远离衬底102的主表面102M移动时，多个字线沟槽WT可以在第二水平方向(Y方向)上具有减小的宽度。
栅极电介质层120、字线WL和埋置绝缘层124可以设置在多个字线沟槽WT中的每一个的内部。字线WL可以在比衬底102的主表面102M低的竖直水平处埋置在衬底102中，并且可以在第一水平方向(X方向)上纵向地延伸。埋置绝缘层124可以覆盖字线沟槽WT中的字线WL。栅极电介质层120可以围绕字线沟槽WT中的字线WL和埋置绝缘层124。
多个字线沟槽WT的位于多个有源区域AC上的部分的底表面的竖直水平可以高于多个字线沟槽WT的位于器件隔离层104上的部分的底表面的竖直水平。例如，多个字线沟槽WT的位于多个有源区域AC上的部分的底表面可以在竖直方向(Z方向)上比多个字线沟槽WT的位于器件隔离层104上的部分的底表面更靠近衬底102的主表面102M。因此，多个字线沟槽WT的底部轮廓可以具有不均匀的形状，并且字线WL的底表面可以具有与字线沟槽WT的底部轮廓对应的不均匀的形状。在多个有源区域AC中，多个鳍区域AF可以被形成为在竖直方向(Z方向)上从字线WL的下部朝向字线WL与字线沟槽WT的底部轮廓对应地向上突出。多个字线沟槽WT可以包括定位在衬底102中并且具有具备彼此不同的竖直水平的底表面的第一沟槽部分T1A和第二沟槽部分T1B。
栅极电介质层120可以共形地覆盖字线沟槽WT的内表面以与有源区域AC和器件隔离层104接触。栅极电介质层120可以包括氧化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ONO)层、高k电介质膜的金属氧化物层或它们的组合。高k电介质膜是具有比氧化硅层的介电常数高的介电常数的膜。高k电介质膜可以具有大约10至大约25的介电常数，并且可以包括例如HfO2、Al2O3、HfAlO3、Ta2O3或TiO2，但不限于此。栅极电介质层120可以具有大约10nm至大约30nm的厚度。
多条字线WL中的每一条可以在栅极电介质层120上填充多个字线沟槽WT中的相应的一个字线沟槽WT的一部分。含金属势垒层(未示出)可以设置在字线沟槽WT中的字线WL与栅极电介质层120之间。含金属势垒层可以与栅极电介质层120接触。含金属势垒层可以包括金属氮化物层。多条字线WL可以由金属、导电金属氮化物、金属碳化物或它们的组合形成。在一些实施例中，多条字线WL可以由Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或它们的组合形成。在一些实施例中，多条字线WL可以包括由金属、导电金属氮化物、导电金属碳化物或它们的组合形成的下字线以及由掺杂的多晶硅形成的上字线。在此情况下，含金属势垒层(未示出)可以设置在下字线与栅极电介质层120之间。例如，含金属势垒层(未示出)可以由TiN形成，下字线可以由W形成，并且上字线可以由掺杂的多晶硅形成，但是本公开不限于此。
埋置绝缘层124可以填充字线沟槽WT的位于多条字线WL上的剩余空间。埋置绝缘层124可以包括氮化硅层、氮氧化硅层、氧化硅层或它们的组合。多个源极/漏极区域SD可以在多个有源区域AC中形成在多条字线WL的相对侧上。
如图2B和图2C中所示，多个扩展焊盘结构XPS可以设置在衬底102的主表面102M上。多个扩展焊盘结构XPS中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S。导电扩展焊盘116P可以具有在第一水平方向(X方向)上的相对侧壁和在第二水平方向(Y方向)上的相对侧壁。一个或多个扩展焊盘间隔件118S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁中的每一个。如图2C中所示，一个或多个扩展焊盘间隔件118S可以不覆盖导电扩展焊盘116P在第一水平方向(X方向)上的相对侧壁中的任一个。
如图2B中所示，导电扩展焊盘116P的底表面可以在从多个字线沟槽WT选择并且彼此相邻的一对字线沟槽WT之间与衬底102的主表面102M接触。导电扩展焊盘116P的底表面可以与有源区域AC的顶表面和器件隔离层104的顶表面接触。导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁可以在竖直方向(Z方向)上远离衬底102的主表面102M在导电扩展焊盘116P的两侧上沿着一对字线沟槽WT中的每一个的内侧壁的延伸线延伸。导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁可以位于一对字线沟槽WT中的每一个的内侧壁上。
如图2B中所示，一个或多个扩展焊盘间隔件118S可以与导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁接触。一个或多个扩展焊盘间隔件118S可以不覆盖导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件118S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与该导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件118S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件118S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。因此，如图2B中所示，一个或多个扩展焊盘间隔件118S可以包括在竖直方向(Z方向)上与栅极电介质层120重叠的部分。例如，一个或多个扩展焊盘间隔件118S可以包括在竖直方向(Z方向)上与字线沟槽WT内部的栅极电介质层120重叠的部分。
导电扩展焊盘116P可以由掺杂的多晶硅形成，并且一个或多个扩展焊盘间隔件118S可以由掺杂的多晶硅或未掺杂的多晶硅形成。在一些实施例中，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S可以各自由掺杂的多晶硅形成，并且可以具有相同的掺杂浓度。在一些实施例中，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S可以各自由掺杂的多晶硅形成，并且可以具有不同的掺杂浓度。例如，导电扩展焊盘116P的掺杂浓度可以大于一个或多个扩展焊盘间隔件118S的掺杂浓度。在一些实施例中，导电扩展焊盘116P可以由掺杂的多晶硅形成，并且一个或多个扩展焊盘间隔件118S可以由未掺杂的多晶硅形成。当导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S中的至少一者由掺杂的多晶硅形成时，掺杂的多晶硅的掺杂剂可以是磷(P)，并且可以在大约5E20/cm3至大约20E20/cm3的范围内选择掺杂浓度，但不限于此。
在一些实施例中，如图2B中所示，栅极电介质层120和埋置绝缘层124可以各自从衬底102内部突出至比衬底102的主表面102M的竖直水平LVT高的竖直水平。栅极电介质层120和埋置绝缘层124可以各自包括设置在从多个扩展焊盘结构XPS选择的一对扩展焊盘结构XPS之间的部分。
多个扩展焊盘结构XPS中的每一个的底表面的竖直水平可以对应于衬底102的主表面102M的竖直水平LVT。在多个扩展焊盘结构XPS中的每一个中，导电扩展焊盘116P的底表面可以位于与一个或多个扩展焊盘间隔件118S的底表面相同的竖直水平LVT处。埋置绝缘层124、栅极电介质层120和扩展焊盘结构XPS中的每一个的最上表面可以位于相同的竖直水平处。如图2B中所示，埋置绝缘层124、栅极电介质层120和扩展焊盘结构XPS中的每一个的最上表面可以位于比衬底102的主表面102M的竖直水平LVT高的第一竖直水平LV1处。例如，第一竖直水平LV1可以是导电扩展焊盘116P的顶表面以及一个或多个扩展焊盘间隔件118S的顶表面的竖直水平。
如图2B中所示，埋置绝缘层124可以包括设置在从多个扩展焊盘结构XPS选择的一对扩展焊盘结构XPS之间的上部，埋置绝缘层124的上部在第二水平方向(Y方向)上的宽度小于埋置绝缘层124的位于字线WL正上方的下部的宽度。当在竖直方向(Z方向)上从衬底102的主表面102M的竖直水平LVT移动到第一竖直水平LV1时，设置在从多个扩展焊盘结构XPS选择的一对扩展焊盘结构XPS之间的埋置绝缘层124的上部可以具有改变的宽度。例如，当在竖直方向(Z方向)上从衬底102的主表面102M的竖直水平LVT移动到第一竖直水平LV1时，设置在从多个扩展焊盘结构XPS选择的一对扩展焊盘结构XPS之间的埋置绝缘层124的上部的宽度可以增大。然而，本公开不限于此。栅极电介质层120可以包括在与一个或多个扩展焊盘间隔件118S的底表面相邻的竖直水平处或在与衬底102的主表面102M相邻的竖直水平处在第二水平方向(Y方向)上延伸的部分。
图3是图2A至图2C中所示的集成电路装置100的一些部件的示意性布局。
如图2A、图2C和图3中所示，多个焊盘分离栅栏PF可以在衬底102上设置在在第一水平方向(X方向)上彼此间隔开的位置处。多个焊盘分离栅栏PF可以具有在第二水平方向(Y方向)上纵向地延伸的平面形状。如图3中所示，多个焊盘分离栅栏PF中的每一个可以设置在在第一水平方向(X方向)上彼此相邻的两个扩展焊盘结构XPS之间，以确保它们之间的绝缘距离。如图2C和图3中所示，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S中的每一个在第一水平方向(X方向)上的一个侧壁可以与焊盘分离栅栏PF的侧壁接触。
如图2A中所示，多个焊盘分离栅栏PF中的每一个的一部分可以埋置在埋置绝缘层124中。多个焊盘分离栅栏PF中的每一个的顶表面可以位于与埋置绝缘层124的顶表面相同的竖直水平处。多个焊盘分离栅栏PF中的每一个的顶表面可以位于比衬底102的主表面102M的竖直水平LVT高的第一竖直水平LV1处。多个焊盘分离栅栏PF可以包括氧化物膜、氮化物膜或它们的组合。
栅极电介质层120、埋置绝缘层124、扩展焊盘结构XPS和多个焊盘分离栅栏PF中的每一个的顶表面可以被缓冲绝缘层130覆盖。缓冲绝缘层130可以包括氧化物层、氮化物层或它们的组合。
如图2C中所示，直接接触件DC可以设置在有源区域AC上。多条位线BL可以在直接接触件DC和缓冲绝缘层130上在第二水平方向(Y方向)上纵向地延伸。多条位线BL中的每一条可以设置在比导电扩展焊盘116P的顶表面的竖直水平高的竖直水平处。直接接触件DC可以连接在位线BL与有源区域AC之间。直接接触件DC可以在水平方向上(例如，在第一水平方向(X方向)上)与扩展焊盘结构XPS(图2B)间隔开。
如图2C中所示，从多个扩展焊盘结构XPS选择的一对扩展焊盘结构XPS可以限定直接接触孔DCH。直接接触件DC可以设置在直接接触孔DCH中。扩展焊盘结构XPS的通过直接接触孔DCH暴露的侧壁可以被接触绝缘间隔件DCS覆盖。如图3中所示，在第一水平方向(X方向)上与直接接触件DC相邻的扩展焊盘结构XPS可以与直接接触件DC间隔开，且接触绝缘间隔件DCS设置在在第一水平方向(X方向)上与直接接触件DC相邻的扩展焊盘结构XPS与直接接触件DC之间。接触绝缘间隔件DCS可以包括氧化物层、氮化物层或它们的组合。
如图2A和图2C中所示，多条位线BL可以分别被多个绝缘封盖图案138覆盖。多个导电插塞140P和多个绝缘栅栏142可以各自在多条位线BL之中的相邻的位线BL之间在第二水平方向(Y方向)上交替地设置。多个绝缘栅栏142可以分别填充形成在埋置绝缘层124的顶表面中的多个凹部124R，并且可以各自设置在多个导电插塞140P中的两个导电插塞140P之间。多个导电插塞140P中的每一个的相对侧壁可以在第二水平方向(Y方向)上被多个绝缘栅栏142覆盖。在第二水平方向(Y方向)上布置成线的多个导电插塞140P可以通过多个绝缘栅栏142彼此绝缘。多个导电插塞140P可以分别构成图1中所示的多个埋置接触件BC。在图2B中所示的截面结构中，尽管未示出，但是缓冲绝缘层130可以被绝缘栅栏142覆盖。
如图2C中所示，多个导电插塞140P可以在竖直方向(Z方向)上穿透缓冲绝缘层130。扩展焊盘结构XPS可以包括与导电插塞140P接触的部分。在一些实施例中，多个导电插塞140P可以包括与扩展焊盘结构XPS的导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S中的每一个接触的部分。多个扩展焊盘结构XPS中的每一个可以设置在衬底102与导电插塞140P之间。多个导电插塞140P中的每一个可以通过扩展焊盘结构XPS电连接到从多个有源区域AC选择的一个有源区域AC。多条位线BL中的每一条可以通过直接接触件DC电连接到有源区域AC。一个直接接触件DC以及彼此面对且这一个直接接触件DC设置在一对导电插塞140P之间的这一对导电插塞140P可以分别电连接到多个有源区域AC之中的不同的有源区域AC。在一些实施例中，直接接触件DC可以由Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或它们的组合形成。例如，直接接触件DC可以包括外延硅层。
如图2C中所示，多条位线BL中的每一条可以与扩展焊盘结构XPS间隔开，且缓冲绝缘层130设置在多条位线BL中的每一条与扩展焊盘结构XPS之间。多条位线BL可以包括顺序地形成在衬底102上的下导电层132、中间导电层134和上导电层136。下导电层132的顶表面和直接接触件DC的顶表面可以在同一平面上延伸。在图2A和图2C中，多条位线BL被示出为具有包括下导电层132、中间导电层134和上导电层136的三层结构，但是本公开不限于此。例如，多条位线BL可以被形成为单层、双层或者四个或更多个层的多个堆叠结构。在一些实施例中，下导电层132可以由掺杂的多晶硅形成。中间导电层134和上导电层136中的每一个可以由TiN、TiSiN、W、硅化钨或它们的组合形成。例如，中间导电层134可以由TiN和/或TiSiN形成，并且上导电层136可以由W形成。绝缘封盖图案138可以包括氮化硅层。
多个导电插塞140P可以具有沿着扩展焊盘结构XPS上的多条位线BL中的每一条之间的空间在竖直方向(Z方向)上延伸的柱形状。多个导电插塞140P中的每一个的底表面可以与扩展焊盘结构XPS接触。多个导电插塞140P中的每一个可以在竖直方向(Z方向)上与衬底102间隔开，且扩展焊盘结构XPS设置在多个导电插塞140P中的每一个与衬底102之间。多个导电插塞140P可以由掺杂的多晶硅、金属、导电金属氮化物或它们的组合形成。
多个绝缘栅栏142中的每一个可以具有在多条位线BL中的每一条之间在竖直方向(Z方向)上延伸的柱形状。多个绝缘栅栏142可以包括氮化硅层。
如图2A和图2C中所示，多条位线BL、多个绝缘封盖图案138和多个直接接触件DC中的每一个的相对侧壁可以被多个绝缘间隔件146覆盖。多个绝缘间隔件146可以在多条位线BL中的每一条的相对侧壁上在平行于多条位线BL的第二水平方向(Y方向)上纵向地延伸。多个绝缘间隔件146可以包括氧化物层、氮化物层、空气间隔件或它们的组合。如在本文中使用的，术语“空气”可以指包括可以存在于大气中或在制造工艺期间的其它气体的空间。如图2C中所示，绝缘间隔件146可以接触直接接触孔DCH中的接触绝缘间隔件DCS。多个导电插塞140P中的每一个可以在第一水平方向(X方向)上与位线BL间隔开，且绝缘间隔件146设置在多个导电插塞140P中的每一个与位线BL之间。如图2A中所示，多个绝缘栅栏142中的每一个可以在第一水平方向(X方向)上与位线BL间隔开，且绝缘间隔件146设置在多个绝缘栅栏142中的每一个与位线BL之间。
如图2C中所示，金属硅化物层172和导电着陆焊盘LP可以顺序地形成在导电插塞140P上。金属硅化物层172和导电着陆焊盘LP可以被设置为与导电插塞140P竖直地重叠。多个金属硅化物层172中的每一个可以设置在导电插塞140P与导电着陆焊盘LP之间，并且可以与位线BL间隔开，且绝缘间隔件146设置在多个金属硅化物层172中的每一个与位线BL之间。金属硅化物层172可以由硅化钴、硅化镍或硅化锰形成，但不限于此。
多个导电着陆焊盘LP中的每一个可以通过金属硅化物层172电连接到导电插塞140P。多个导电着陆焊盘LP中的每一个可以从多个绝缘封盖图案138中的每一个之间的空间延伸到多个绝缘封盖图案138中的每一个上的空间，以与多条位线BL中的一些位线BL竖直地重叠。多个导电着陆焊盘LP中的每一个可以包括导电势垒层174和导电层176。导电势垒层174可以由Ti、TiN或它们的组合形成。导电层176可以由金属、金属氮化物、导电多晶硅或它们的组合形成。例如，导电层176可以包括钨(W)。
如图1中所示，多个导电着陆焊盘LP可以在平面图中具有多个岛图案形状。例如，多个导电着陆焊盘LP可以在平面图中具有多个圆形图案形状。如图2C中所示，多个导电着陆焊盘LP可以通过填充其周围的绝缘空间180S的绝缘层180彼此电绝缘。绝缘层180可以包括氮化硅层、氧化硅层或它们的组合。
图2A至图2C和图3中所示的集成电路装置100可以包括多个扩展焊盘结构XPS，多个扩展焊盘结构XPS设置在有源区域AC与导电插塞140P之间，并且包括分别接触有源区域AC和导电插塞140P的部分。多个扩展焊盘结构XPS中的每一个可以包括导电扩展焊盘116P以及覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁的一个或多个扩展焊盘间隔件118S。可以在用于形成衬底102中形成的多个字线沟槽WT的蚀刻工艺期间同时形成导电扩展焊盘116P。根据集成电路装置100的高集成度，多个字线沟槽WT中的每一个的高宽比可以相对地增大。因此，在执行用于形成多个字线沟槽WT的蚀刻工艺之后，多个字线沟槽WT中的每一个的入口临界尺寸(CD)可以大于底部CD。在此情况下，导电扩展焊盘116P在第二水平方向(Y方向)上的宽度可以相对地减小，因为在用于形成字线沟槽WT的蚀刻工艺期间，多个字线沟槽WT中的每一个之间的衬底102上剩余的导电扩展焊盘116P也被消耗。结果，导电扩展焊盘116P与形成在导电扩展焊盘116P上的导电插塞140P之间的接触面积可能不足。根据本公开，多个扩展焊盘结构XPS中的每一个还可以包括覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁的一个或多个扩展焊盘间隔件118S。因此，导电扩展焊盘116P中的可能不足的接触面积可以由一个或多个扩展焊盘间隔件118S补偿。因此，可以在扩展焊盘结构XPS与导电插塞140P之间确保足够的接触面积，并且可以改善集成电路装置100的可靠性。
图4是示出根据一些实施例的集成电路装置200的截面图。图4示出与沿着图1的线Y1-Y1'截取的截面对应的部分的一些部件。在图4中，与图2A至图2C中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图4，集成电路装置200具有与参照图1、图2A至图2C和图3描述的集成电路装置100的构造基本上相同的构造。集成电路装置200包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS2。多个扩展焊盘结构XPS2中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS2中的每一个可以包括导电扩展焊盘116P以及覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁的一个或多个扩展焊盘间隔件218S。
导电扩展焊盘116P可以具有与参照图2A至图2C和图3描述的相同的构造。一个或多个扩展焊盘间隔件218S可以具有与参照图2A至图2C和图3描述的一个或多个扩展焊盘间隔件118S的构造基本上相同的构造。一个或多个扩展焊盘间隔件218S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与该导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件218S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件218S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。然而，一个或多个扩展焊盘间隔件218S的底表面可以位于高于衬底102的主表面102M的竖直水平LVT且低于第一竖直水平LV1的第二竖直水平LV2处。例如，衬底102的主表面102M的竖直水平LVT可以是导电扩展焊盘116P的底表面的竖直水平，并且第一竖直水平LV1可以是导电扩展焊盘116P的顶表面的竖直水平。
集成电路装置200中包括的栅极电介质层220和埋置绝缘层224可以具有与参照图2A和图2B描述的栅极电介质层120和埋置绝缘层124的构造基本上相同的构造。然而，埋置绝缘层224可以包括设置在一个或多个扩展焊盘间隔件218S中的彼此相邻的一对扩展焊盘间隔件218S之间的上部，埋置绝缘层224的上部在第二水平方向(Y方向)上的宽度小于位于衬底102的主表面102M的竖直水平LVT处的埋置绝缘层224的下部的宽度。当在竖直方向(Z方向)上从第二竖直水平LV2移动到第一竖直水平LV1时，设置在一个或多个扩展焊盘间隔件218S中的一对扩展焊盘间隔件218S之间的埋置绝缘层224的上部可以具有改变的宽度。例如，当在竖直方向(Z方向)上从第二竖直水平LV2移动到第一竖直水平LV1时，设置在一个或多个扩展焊盘间隔件218S中的相邻的一对扩展焊盘间隔件218S之间的埋置绝缘层124的上部的宽度可以增大。然而，本公开不限于此。栅极电介质层220可以包括在第二竖直水平LV2(例如，与一个或多个扩展焊盘间隔件218S的底表面相邻的竖直水平)处或在比衬底102的主表面102M高的竖直水平处在第二水平方向(Y方向)上延伸的部分。
图5是示出根据一些实施例的集成电路装置300的截面图。图5示出与沿着图1的线Y1-Y1'截取的截面对应的部分的一些部件。在图5中，与图2A至图2C中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图5，集成电路装置300具有与参照图1、图2A至图2C和图3描述的集成电路装置100的构造基本上相同的构造。集成电路装置300包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS3。多个扩展焊盘结构XPS3中的每一个可以具有与参照图2A至图2C和图3描述的扩展焊盘结构XPS的构造基本上相同的构造。多个扩展焊盘结构XPS3中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS3中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件318S。然而，一个或多个扩展焊盘间隔件318S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁以及导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件318S可以具有与参照图2A至图2C和图3描述的一个或多个扩展焊盘间隔件118S的构造基本上相同的构造。在一些实施例中，一个或多个扩展焊盘间隔件318S可以仅是一个扩展焊盘间隔件318S，这一个扩展焊盘间隔件318S覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁和导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件318S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与该导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件318S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个的扩展焊盘间隔件318S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。然而，一个或多个扩展焊盘间隔件318S的顶表面可以形成扩展焊盘结构XPS3的最上表面。
导电扩展焊盘116P的最上表面可以位于比衬底102的主表面102M的竖直水平LVT高的第一竖直水平LV31处。埋置绝缘层124、栅极电介质层120和扩展焊盘结构XPS3中的每一个的最上表面可以位于比第一竖直水平LV31高的第二竖直水平LV32处。栅极电介质层120、埋置绝缘层124和一个或多个扩展焊盘间隔件318S中的每一个的最上表面可以位于相同的竖直水平(例如，第二竖直水平LV32)处。导电扩展焊盘116P的最上表面可以比埋置绝缘层124和栅极电介质层120中的每一个的最上表面更靠近衬底102。埋置绝缘层124可以具有设置在从多个扩展焊盘结构XPS3选择的一对扩展焊盘结构XPS3之间的上部，当在竖直方向(Z方向)上从衬底102的主表面102M的竖直水平LVT移动到第二竖直水平LV32时，该上部的宽度保持相同。
图6是示出根据一些实施例的集成电路装置400的截面图。图6示出与沿着图1的线Y1-Y1’截取的截面对应的部分的一些部件。在图6中，与图2A至图2C中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图6，集成电路装置400具有与参照图1、图2A至图2C和图3描述的集成电路装置100的构造基本上相同的构造。集成电路装置400包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS4。多个扩展焊盘结构XPS4中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS4中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件418S。一个或多个扩展焊盘间隔件418S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁。
导电扩展焊盘116P可以具有与参照图2A至图2C和图3描述的相同的构造。一个或多个扩展焊盘间隔件418S可以具有与参照图5描述的一个或多个扩展焊盘间隔件318S的构造基本上相同的构造。在一些实施例中，一个或多个扩展焊盘间隔件418S可以仅是一个扩展焊盘间隔件418S，这一个扩展焊盘间隔件418S覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁和导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。扩展焊盘间隔件418S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件418S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件418S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。然而，一个或多个扩展焊盘间隔件418S的底表面可以位于比衬底102的主表面102M的竖直水平LVT高且比第一竖直水平LV31低的竖直水平LV4处。
集成电路装置400中包括的栅极电介质层420和埋置绝缘层424可以具有与参照图2A和图2B针对栅极电介质层120和埋置绝缘层124描述的构造基本上相同的构造。然而，埋置绝缘层424可以包括上部，埋置绝缘层424的上部在第二水平方向(Y方向)上的宽度小于位于衬底102的主表面102M的竖直水平LVT处的埋置绝缘层424的下部的宽度。当在竖直方向(Z方向)上从竖直水平LV4移动到第一竖直水平LV31时，埋置绝缘层424的上部的宽度可以保持相同。栅极电介质层420可以包括在竖直水平LV4(例如，与一个或多个扩展焊盘间隔件418S的底表面相邻的竖直水平)处或在高于衬底102的主表面102M的竖直水平处在第二水平方向(Y方向)上延伸的部分。
图7A和图7B是示出根据一些实施例的集成电路装置500的截面图。图7A示出与沿着图1的线X1-X1’截取的截面对应的部分的一些部件，并且图7B示出与沿着图1的线Y1-Y1’截取的截面对应的部分的一些部件。在图7A和图7B中，与图2A至图2C和图3中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图7A和图7B，集成电路装置500具有与参照图1、图2A至图2C和图3描述的集成电路装置100的构造基本上相同的构造。集成电路装置500可以包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS。多个扩展焊盘结构XPS中的每一个可以包括导电扩展焊盘116P以及覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁的一个或多个扩展焊盘间隔件118S。然而，集成电路装置500可以包括围绕字线沟槽WT中的字线WL的栅极电介质层520、覆盖字线沟槽WT中的字线WL的顶表面的埋置绝缘层524、以及覆盖埋置绝缘层524的顶表面的间隙填充绝缘层540。栅极电介质层520可以围绕字线沟槽WT中的字线WL和埋置绝缘层524。
栅极电介质层520和埋置绝缘层524可以分别具有与参照图2A和图2B描述的栅极电介质层120和埋置绝缘层124的构造基本上相同的构造。然而，在集成电路装置500中，栅极电介质层520和埋置绝缘层524中的每一个的最上表面可以比扩展焊盘结构XPS的最上表面更靠近衬底102。在一些实施例中，栅极电介质层520和埋置绝缘层524中的每一个的最上表面的竖直水平可以与衬底102的主表面102M的竖直水平LVT(例如，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S中的每一个的底表面的竖直水平)相同。栅极电介质层520和埋置绝缘层524中的每一个的顶表面可以接触一个或多个扩展焊盘间隔件118S的底表面。
间隙填充绝缘层540可以接触一个或多个扩展焊盘间隔件118S中的每一个以及埋置绝缘层524的顶表面。间隙填充绝缘层540的最上表面可以位于与扩展焊盘结构XPS的最上表面相同的竖直水平处。间隙填充绝缘层540的相对侧壁可以在第二水平方向(Y方向)上接触多个扩展焊盘结构XPS之中的彼此相邻的一对扩展焊盘结构XPS中包括的一个或多个扩展焊盘间隔件118S中的一对扩展焊盘间隔件118S。在一些实施例中，间隙填充绝缘层540可以包括氧化物层、氮化物层或它们的组合。
如图7A中所示，多个焊盘分离栅栏PF可以在衬底102上设置在彼此间隔开的位置处。与参照图3描述的相似，多个焊盘分离栅栏PF中的每一个可以具有在第二水平方向(Y方向)上纵向地延伸的平面形状，并且可以设置在在第一水平方向(X方向)上彼此相邻的两个扩展焊盘结构XPS之间以确保它们之间的绝缘距离。多个焊盘分离栅栏PF中的每一个可以具有与间隙填充绝缘层540接触的侧壁和与埋置绝缘层524接触的底表面。与参照图3描述的相似，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S中的每一个在第一水平方向(X方向)上的一个侧壁可以接触焊盘分离栅栏PF的侧壁。间隙填充绝缘层540、扩展焊盘结构XPS和多个焊盘分离栅栏PF中的每一个的顶表面可以被缓冲绝缘层130覆盖。扩展焊盘结构XPS、多个焊盘分离栅栏PF和缓冲绝缘层130中的每一个的更加详细的构造与参照图2A、图2C和图3描述的相同。
图8是示出根据一些实施例的集成电路装置600的截面图。图8示出与沿着图1的线Y1-Y1’截取的截面对应的部分的一些部件。在图8中，与图2A至图2C以及图7A和图7B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图8，集成电路装置600具有与参照图7A和图7B描述的集成电路装置500的构造基本上相同的构造。然而，集成电路装置600包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS6。多个扩展焊盘结构XPS6中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS6中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件618S。一个或多个扩展焊盘间隔件618S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁。
导电扩展焊盘116P可以具有与参照图2A至图2C和图3描述的相同的构造。一个或多个扩展焊盘间隔件618S可以具有与参照图4的一个或多个扩展焊盘间隔件218S的构造基本上相同的构造。一个或多个扩展焊盘间隔件618S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与该导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件618S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件618S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。然而，一个或多个扩展焊盘间隔件618S的底表面可以位于比衬底102的主表面102M的竖直水平LVT高且比第一竖直水平LV61低的第二竖直水平LV62处。例如，衬底102的主表面102M的竖直水平LVT可以是导电扩展焊盘116P的底表面的竖直水平，并且第一竖直水平LV61可以是导电扩展焊盘116P的顶表面的竖直水平。
集成电路装置600中包括的栅极电介质层620和埋置绝缘层624可以具有与参照图7A和图7B描述的栅极电介质层520和埋置绝缘层524的构造基本上相同的构造。然而，栅极电介质层620和埋置绝缘层624中的每一个的最上表面可以高于衬底102的主表面102M的竖直水平LVT。栅极电介质层620和埋置绝缘层624中的每一个的最上表面的竖直水平可以与第二竖直水平LV62相同。栅极电介质层620和埋置绝缘层624中的每一个的顶表面可以接触一个或多个扩展焊盘间隔件618S的底表面。集成电路装置600可以包括覆盖埋置绝缘层624的顶表面的间隙填充绝缘层640。间隙填充绝缘层640可以接触一个或多个扩展焊盘间隔件618S中的每一个以及埋置绝缘层624的顶表面。间隙填充绝缘层640的最上表面和扩展焊盘结构XPS6的最上表面可以位于相同的竖直水平(即，第一竖直水平LV61)处。间隙填充绝缘层640的相对侧壁可以在第二水平方向(Y方向)上接触多个扩展焊盘结构XPS6之中的彼此相邻的一对扩展焊盘结构XPS6中包括的一个或多个扩展焊盘间隔件618S中的一对扩展焊盘间隔件618S。在一些实施例中，间隙填充绝缘层640可以包括氧化物层、氮化物层或它们的组合。
图9是示出根据一些实施例的集成电路装置700的截面图。图9示出与沿着图1的线Y1-Y1’截取的截面对应的部分的一些部件。在图9中，与图2A至图2C以及图7A和图7B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图9，集成电路装置700具有与参照图7A和图7B描述的集成电路装置500的构造基本上相同的构造。集成电路装置700包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS7。多个扩展焊盘结构XPS7可以具有与参照图5描述的扩展焊盘结构XPS3的构造基本上相同的构造。多个扩展焊盘结构XPS7中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。然而，多个扩展焊盘结构XPS7中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件718S。一个或多个扩展焊盘间隔件718S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁和导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件718S可以具有与参照图5描述的一个或多个扩展焊盘间隔件318S的构造基本上相同的构造。在一些实施例中，一个或多个扩展焊盘间隔件718S可以仅是一个扩展焊盘间隔件718S，这一个扩展焊盘间隔件718S覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁和导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件718S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件718S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件718S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。一个或多个扩展焊盘间隔件718S的顶表面可以形成扩展焊盘结构XPS7的最上表面。
导电扩展焊盘116P的最上表面可以位于比衬底102的主表面102M的竖直水平LVT高的第一竖直水平LV71处。埋置绝缘层524和栅极电介质层520中的每一个的顶表面的竖直水平可以与衬底102的主表面102M的竖直水平LVT(例如，导电扩展焊盘116P的底表面的竖直水平)相同。第一竖直水平LV71(例如，导电扩展焊盘116P的顶表面的竖直水平)可以低于第二竖直水平LV72(例如，一个或多个扩展焊盘间隔件718S的最上表面的竖直水平)。
集成电路装置700可以包括围绕字线沟槽WT中的字线WL的栅极电介质层520、覆盖字线沟槽WT中的字线WL的顶表面的埋置绝缘层524、以及覆盖埋置绝缘层524的顶表面的间隙填充绝缘层740。栅极电介质层520可以围绕字线沟槽WT中的字线WL和埋置绝缘层524。栅极电介质层520和埋置绝缘层524可以分别具有与参照图7A和图7B描述的基本上相同的构造。栅极电介质层520和埋置绝缘层524中的每一个的最上表面的竖直水平可以与衬底102的主表面102M的竖直水平LVT(例如，导电扩展焊盘116P以及一个或多个扩展焊盘间隔件718S中的每一个的底表面的竖直水平)相同。栅极电介质层520的顶表面可以接触一个或多个扩展焊盘间隔件718S的底表面。
间隙填充绝缘层740可以接触一个或多个扩展焊盘间隔件718S中的每一个以及埋置绝缘层524的顶表面。间隙填充绝缘层740的最上表面可以位于与扩展焊盘结构XPS7的最上表面相同的竖直水平处。间隙填充绝缘层740的相对侧壁可以在第二水平方向(Y方向)上接触多个扩展焊盘结构XPS7之中的彼此相邻的一对扩展焊盘结构XPS7中包括的一个或多个扩展焊盘间隔件718S中的一对扩展焊盘间隔件718S。在一些实施例中，间隙填充绝缘层740可以包括氧化物层、氮化物层或它们的组合。
图10是示出根据一些实施例的集成电路装置800的截面图。图10示出与沿着图1的线Y1-Y1’截取的截面对应的部分的一些部件。在图10中，与图2A至图2C以及图7A和图7B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图10，集成电路装置800具有与参照图7A和图7B描述的集成电路装置500的构造基本上相同的构造。集成电路装置800包括设置在衬底102的主表面102M上的多个扩展焊盘结构XPS8。多个扩展焊盘结构XPS8中的每一个可以包括与从多个有源区域AC选择的一个有源区域AC接触的部分。多个扩展焊盘结构XPS8中的每一个可以包括导电扩展焊盘116P以及一个或多个扩展焊盘间隔件818S。一个或多个扩展焊盘间隔件818S可以覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁以及导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。
导电扩展焊盘116P可以具有与参照图2A至图2C和图3描述的相同的构造。一个或多个扩展焊盘间隔件818S可以具有与参照图6描述的扩展焊盘间隔件418S的构造基本上相同的构造。在一些实施例中，一个或多个扩展焊盘间隔件818S可以仅是一个扩展焊盘间隔件818S，这一个扩展焊盘间隔件818S覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁和导电扩展焊盘116P在竖直方向(Z方向)上的顶表面。一个或多个扩展焊盘间隔件818S在第二水平方向(Y方向)上可以比导电扩展焊盘116P的两侧上的一对字线沟槽WT中的每一个的内侧壁之中的与该导电扩展焊盘116P相邻的字线沟槽WT的内侧壁朝向字线沟槽WT突出得更远。例如，一个或多个扩展焊盘间隔件818S可以在第二水平方向(Y方向)上突出超过字线沟槽WT的内侧壁，使得一个或多个扩展焊盘间隔件818S与字线沟槽WT中的字线WL的一部分竖直地重叠(即，在Z方向上与字线沟槽WT中的字线WL的一部分重叠)。然而，一个或多个扩展焊盘间隔件818S的底表面可以位于比衬底102的主表面102M的竖直水平LVT高且比第一竖直水平LV81低的第二竖直水平LV82处。例如，衬底102的主表面102M的竖直水平LVT可以是导电扩展焊盘116P的底表面的竖直水平，并且第一竖直水平LV81可以是导电扩展焊盘116P的顶表面的竖直水平。
集成电路装置800中包括的栅极电介质层820和埋置绝缘层824可以具有与参照图7A和图7B描述的栅极电介质层520和埋置绝缘层524的构造基本上相同的构造。然而，栅极电介质层820和埋置绝缘层824中的每一个的最上表面可以高于衬底102的主表面102M的竖直水平LVT(例如，导电扩展焊盘116P的底表面的竖直水平)。栅极电介质层820和埋置绝缘层824中的每一个的最上表面的竖直水平可以与第二竖直水平LV82(例如，一个或多个扩展焊盘间隔件818S的底表面的竖直水平)相同。栅极电介质层820的顶表面可以接触一个或多个扩展焊盘间隔件818S的底表面。集成电路装置800可以包括覆盖埋置绝缘层824的顶表面的间隙填充绝缘层840。间隙填充绝缘层840可以接触一个或多个扩展焊盘间隔件818S中的每一个和埋置绝缘层824的顶表面。间隙填充绝缘层840的最上表面可以位于与一个或多个扩展焊盘间隔件818S的最上表面相同的竖直水平处。间隙填充绝缘层840的相对侧壁可以在第二水平方向(Y方向)上接触多个扩展焊盘结构XPS8之中的彼此相邻的一对扩展焊盘结构XPS8中包括的一个或多个扩展焊盘间隔件818S中的一对扩展焊盘间隔件818S。在一些实施例中，间隙填充绝缘层840可以包括氧化物层、氮化物层或它们的组合。
接下来，详细地描述根据一些实施例的制造集成电路装置的方法的特定示例。
图11A至图18B是顺序地示出根据一些实施例的制造集成电路装置100的方法的截面图。图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A是顺序地示出根据工艺序列的沿着图1中的线X1-X1'截取的一些区域的截面图，并且图11B、图12B、图13B、图14B、图15B以及图16B、图17B和图18B是顺序地示出沿着图1的线Y1-Y1'截取的一些区域的截面图。参照图11A至图18B描述制造图1、图2A至图2C和图3中所示的集成电路装置100的方法。在图11A至图18B中，与图2A至图2C和图3中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图11A和图11B，可以在衬底102上形成限定多个有源区域AC的器件隔离沟槽104T，可以形成填充器件隔离沟槽104T的器件隔离层104，并且可以通过离子注入工艺在衬底102上形成多个源极/漏极区域SD。之后，可以在衬底102的整个表面上形成焊盘导电层116以覆盖衬底102的主表面102M和器件隔离层104的顶表面。焊盘导电层116可以由掺杂的多晶硅形成。掺杂的多晶硅的掺杂剂可以是磷(P)，并且可以在大约5E20/cm3至大约20E20/cm3的范围内选择掺杂浓度，但不限于此。
参照图12A和图12B，在图11A和图11B的所得结果中，可以在焊盘导电层116上形成掩模图案MP。可以使用掩模图案MP作为蚀刻掩模蚀刻焊盘导电层116的一部分、器件隔离层104的一部分和衬底102的一部分。可以由焊盘导电层116形成多个焊盘导电图案116A，并且可以在衬底102中形成多个字线沟槽WT。
多个字线沟槽WT可以被形成为在第一水平方向(X方向)上延伸跨过多个有源区域AC和器件隔离层104。多个字线沟槽WT可以被形成为包括具有暴露出衬底102的底表面的第一沟槽部分T1A和具有暴露出器件隔离层104的底表面的第二沟槽部分T1B。掩模图案MP可以包括氧化物层、非晶碳层(ACL)、SiON层或包括它们的组合的硬掩模。
为了形成多个字线沟槽WT，可以顺序地执行第一蚀刻工艺和第二蚀刻工艺，第一蚀刻工艺是在衬底102和器件隔离层104的蚀刻速率大致相同的条件下从衬底102的主表面102M蚀刻衬底102和器件隔离层104，第二蚀刻工艺中是在器件隔离层104的蚀刻速率高于衬底102的蚀刻速率的条件下蚀刻衬底102和器件隔离层104。结果，第二沟槽部分T1B的暴露出器件隔离层104的底表面的竖直水平可以低于第一沟槽部分T1A的暴露出衬底102的底表面的竖直水平。例如，第一沟槽部分T1A的底表面可以在竖直方向(Z方向)上比第二沟槽部分T1B的底表面更靠近衬底102的主表面102M。在形成多个字线沟槽WT之后，多个有源区域AC可以包括在多个字线沟槽WT中向上突出的多个鳍区域AF。
根据集成电路装置100的高集成度，多个字线沟槽WT中的每一个的高宽比可以相对地增大。因此，在执行用于形成多个字线沟槽WT的蚀刻工艺之后，多个字线沟槽WT中的每一个的入口CD可以大于底部CD。在此情况下，多个字线沟槽WT中的每一个之间的衬底102上剩余的多个焊盘导电图案116A中的每一个在第二水平方向(Y方向)上的宽度会相对减小。
参照图13A和图13B，可以从图12A和图12B的所得结果去除掩模图案MP，并且可以用多个牺牲埋置层SFL填充多个字线沟槽WT。在形成多个牺牲埋置层SFL之后，可以暴露出多个焊盘导电图案116A中的每一个的侧壁和顶表面。
多个牺牲埋置层SFL中的每一个的顶表面的竖直水平可以与衬底102的主表面102M的竖直水平LVT相同。多个牺牲埋置层SFL可以由旋涂硬掩模(SOH)材料形成。SOH材料可以包括有机化合物。为了形成多个牺牲埋置层SFL，可以通过在图12A和图12B的所得结果上旋涂包括有机化合物的组合物并且随后执行所得结果的烘烤工艺至少一次来形成有机化合物层，这可以进行回蚀以获得多个牺牲埋置层SFL。有机化合物可以包括包含芳环(诸如苯基、苯或萘或者它们的衍生物)的烃化合物。
参照图14A和图14B，可以形成焊盘间隔件层118以共形地覆盖在图13A和图13B的结果中暴露的表面。
焊盘间隔件层118可以被形成为以均匀的厚度覆盖多个焊盘导电图案116A中的每一个的表面。在一些实施例中，可以使用原子层沉积(ALD)工艺来形成焊盘间隔件层118。
焊盘间隔件层118可以由掺杂的多晶硅或未掺杂的多晶硅形成。当焊盘间隔件层118由掺杂的多晶硅形成时，掺杂的多晶硅的掺杂剂是磷(P)，并且可以在大约5E20/cm3至大约20E20/cm3的范围内选择掺杂浓度，但不限于此。
参照图15A和图15B，通过蚀刻图14A和图14B的所得结果中的焊盘间隔件层118的一部分，可以由焊盘间隔件层118形成多个焊盘间隔件图案118A。可以在牺牲埋置层SFL中的每一个的顶表面上形成多个焊盘间隔件图案118A中的每一个，以覆盖焊盘导电图案116A的侧壁。可以通过多个焊盘间隔件图案118A中的每一个之间的空间暴露出牺牲埋置层SFL的顶表面。
如参照图12A和图12B描述的，即使当衬底102上剩余的多个焊盘导电图案116A中的每一个在第二水平方向(Y方向)上的宽度相对地减小时，也可以通过被形成为与多个焊盘导电图案116A中的每一个的侧壁接触的多个焊盘间隔件图案118A来补偿多个焊盘导电图案116A中的每一个的不足的接触面积。
参照图16A和图16B，可以通过从图15A和图15B的所得结果去除多个牺牲埋置层SFL来暴露出多个字线沟槽WT中的每一个的内侧壁。在一些实施例中，可以使用灰化工艺和剥离工艺来去除多个牺牲埋置层SFL。
参照图17A和图17B，在图16A和图16B的所得结果中，可以形成共形地覆盖多个字线沟槽WT中的每一个的内侧壁的栅极电介质层120。可以形成多个焊盘导电图案116A和多个焊盘间隔件图案118A中的每一个的暴露的表面。可以在栅极电介质层120上形成填充第一沟槽部分T1A和第二沟槽部分T1B中的每一个的一部分的多条字线WL。可以在多条字线WL上形成填充多个字线沟槽WT中的每一个的剩余空间和多个焊盘间隔件图案118A中的每一个之间的剩余空间的埋置绝缘层124。可以将所得结果平面化以暴露出多个焊盘导电图案116A中的每一个的顶表面。结果，可以获得针对多个字线沟槽WT中的每一个彼此分离的多个栅极电介质层120和多个埋置绝缘层124。
可以使用ALD工艺来形成栅极电介质层120。
在一些实施例中，为了形成多条字线WL，可以形成共形地覆盖第一沟槽部分T1A和第二沟槽部分T1B中的栅极电介质层120的暴露的表面的含金属势垒层以及在含金属势垒层上填充第一沟槽部分T1A和第二沟槽部分T1B的下字线，并且随后可以通过回蚀去除含金属势垒层和下字线的不必要的部分，使得可以仅仅保留一些部分，这些部分填充第一沟槽部分T1A和第二沟槽部分T1B中的每一个的一部分。之后，可以在第一沟槽部分T1A和第二沟槽部分T1B中形成覆盖含金属势垒层和下字线的上字线。多个埋置绝缘层124中的每一个可以被形成为覆盖上字线。
参照图18A和图18B，在图17A和图17B的所得结果中，可以通过各向异性干法蚀刻工艺去除多个焊盘导电图案116A和多个焊盘间隔件图案118A中的每一个的部分区域，使得可以分别由多个焊盘导电图案116A和多个焊盘间隔件图案118A形成多个导电扩展焊盘116P和多个扩展焊盘间隔件118S。多个导电扩展焊盘116P和多个扩展焊盘间隔件118S可以构成多个扩展焊盘结构XPS。
在一些实施例中，当执行用于形成多个导电扩展焊盘116P和多个扩展焊盘间隔件118S的干法蚀刻工艺时，通过适当地控制蚀刻目标材料的蚀刻选择性，还可以将栅极电介质层120和多个埋置绝缘层124的顶表面去除部分厚度。结果，可以在多个栅极电介质层120和多个埋置绝缘层124上形成在第二水平方向(Y方向)上纵向地延伸的多个空的空间。
之后，可以在第一水平方向(X方向)上形成填充多个导电扩展焊盘116P中的每一个之间的空的空间、多个扩展焊盘间隔件118S中的每一个之间的空的空间、以及多个埋置绝缘层124中的每一个上的空的空间的多个焊盘分离栅栏PF。
在一些实施例中，当执行用于形成多个导电扩展焊盘116P和多个扩展焊盘间隔件118S的干法蚀刻工艺时，通过适当地控制蚀刻目标材料的蚀刻选择性，多个栅极电介质层120和多个埋置绝缘层124可以保持原样而不被去除。在此情况下，与图18A中所示的不同，可以仅在多个导电扩展焊盘116P中的每一个之间的空的空间和多个扩展焊盘间隔件118S中的每一个之间的空的空间中形成多个焊盘分离栅栏PF，但是可以不在多个埋置绝缘层124上形成多个焊盘分离栅栏PF。
之后，如图1、图2A至图2C和图3中所示，可以通过形成覆盖多个扩展焊盘结构XPS、多个栅极电介质层120、多个埋置绝缘层124和多个焊盘分离栅栏PF中的每一个的顶表面的缓冲绝缘层130来制造集成电路装置100。此外，可以通过以下步骤来制造集成电路装置100：形成多个直接接触孔DCH和多个接触绝缘间隔件DCS，并且形成多个直接接触件DC、多条位线BL、多个绝缘间隔件146、多个绝缘栅栏142、多个导电插塞140P、多个金属硅化物层172、多个导电着陆焊盘LP和绝缘层180。
根据参照图11A至图18B描述的制造集成电路装置100的方法，多个扩展焊盘结构XPS中的每一个被形成为包括导电扩展焊盘116P和覆盖导电扩展焊盘116P在第二水平方向(Y方向)上的相对侧壁的一个或多个扩展焊盘间隔件118S。因此，即使当导电扩展焊盘116P在第二水平方向(Y方向)上的宽度相对地减小时，也可以通过一个或多个扩展焊盘间隔件118S来补偿多个扩展焊盘结构XPS中的可能不足的导电扩展焊盘116P的接触面积。因此，可以在扩展焊盘结构XPS与导电插塞140P之间确保足够的接触面积，并且可以改善集成电路装置100的可靠性。
图19A和图19B是顺序地示出根据一些实施例的制造集成电路装置200的方法的截面图。图19A和图19B是顺序地示出沿着图1的线Y1-Y1'截取的一些区域的部件的截面图。参照图19A和图19B描述制造图4中所示的集成电路装置200的方法。在图19A和图19B中，与图2A至图2C、图3、图4和图11A至图18B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图19A，可以执行与参照图11A至图13B描述的工艺相似的工艺，以用多个牺牲埋置层SFL2填充多个字线沟槽WT。多个牺牲埋置层SFL2的详细构造与参照图13A和图13B描述的多个牺牲埋置层SFL的详细构造基本上相同。然而，多个牺牲埋置层SFL2中的每一个的顶表面可以位于比衬底102的主表面102M的竖直水平LVT高且比第一竖直水平LV1(例如，导电扩展焊盘116P的顶表面的竖直水平)低的第二竖直水平LV2处。
之后，与参照图14A至图15B描述的形成多个焊盘间隔件图案118A的工艺相似，可以在多个牺牲埋置层SFL2中的每一个的顶表面上形成各自覆盖多个焊盘导电图案116A的侧壁的多个焊盘间隔件图案218A。可以通过多个焊盘间隔件图案218A中的每一个之间的空间来暴露出牺牲埋置层SFL2的顶表面。
参照图19B，可以通过以下步骤来制造图4中所示的集成电路装置200：从图19A的所得结果去除多个牺牲埋置层SFL2，通过执行如参照图17A至图18B描述的工艺形成各自包括导电扩展焊盘116P和一个或多个扩展焊盘间隔件218S的多个扩展焊盘结构XPS2，并且形成多个栅极电介质层220、多条字线WL和多个埋置绝缘层224。
图20A和图20B是顺序地示出根据一些实施例的制造集成电路装置300的方法的截面图。图20A和图20B是顺序地示出沿着图1的线Y1-Y1'截取的一些区域的部件的截面图。参照图20A和图20B描述制造图5中所示的集成电路装置300的方法。在图20A和图20B中，与图2A至图2C、图3、图5和图11A至图18B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图20A，可以执行与参照图11A至图13B描述的工艺相似的工艺，以用多个牺牲埋置层SFL填充多个字线沟槽WT。之后，可以形成覆盖多个焊盘导电图案116A中的每一个的相对侧壁和顶表面的多个焊盘间隔件层318。
在一些实施例中，可以使用外延生长工艺来形成多个焊盘间隔件层318。在一些实施例中，多个焊盘间隔件层318可以包括掺杂的外延生长硅或未掺杂的外延生长硅。可以通过多个焊盘间隔件层318中的每一个之间的空间暴露出牺牲埋置层SFL的顶表面。
参照图20B，可以通过以下步骤来制造图5中所示的集成电路装置300：从图20A的所得结果去除多个牺牲埋置层SFL，并且通过执行与参照图17A至图18B描述的工艺相似的工艺形成各自包括分别从焊盘导电图案116A和焊盘间隔件层318获得的导电扩展焊盘116P和一个或多个扩展焊盘间隔件318S的多个扩展焊盘结构XPS3。
为了制造图6中所示的集成电路装置400，可以执行与参照图20A和图20B描述的制造集成电路装置300的方法的工艺相似的工艺。然而，在参照图20A描述的工艺中，代替多个牺牲埋置层SFL，可以形成多个牺牲埋置层(未示出)，所述多个牺牲埋置层各自具有比衬底102的主表面102M的竖直水平LVT高且比焊盘导电图案116A的顶表面(例如，图6中的第一竖直水平LV31)低的竖直水平LV4(参见图6)的顶表面。结果，可以在后续工艺中形成具有竖直水平LV4的底表面的一个或多个扩展焊盘间隔件418S。
图21A至图22B是顺序地示出根据一些实施例的制造集成电路装置500的方法的截面图。图21A和图22A是顺序地示出沿着图1中的线X1-X1'截取的一些区域的截面图，并且图21B和图22B是顺序地示出沿着图1的线Y1-Y1'截取的一些区域的截面图。参照图21A至图22B描述制造图7A和图7B中所示的集成电路装置500的方法。在图21A至图22B中，与图2A至图2C、图3、图7A、图7B和图11A至图18B中使用的相同的附图标记表示相同的构件，并且在这里省略它们的冗余描述。
参照图21A和图21B，可以执行参照图11A至图12B描述的工艺。之后，可以从图12A和图12B的所得结果去除掩模图案MP，并且可以与参照图17A和图17B描述的相似地在多个字线沟槽WT中的每一个内部形成栅极电介质层520、字线WL和埋置绝缘层524。之后，可以通过从获得的所得结果将栅极电介质层520和埋置绝缘层524中的每一个的顶表面去除部分厚度来暴露出多个焊盘导电图案116A中的每一个的侧壁。栅极电介质层520和埋置绝缘层524中的每一个的顶表面的竖直水平可以与衬底102的主表面102M的竖直水平LVT相同。
参照图22A和图22B，可以以与参照图14A至图15B描述的相同的方式在图21A和图21B的所得结果上形成多个焊盘间隔件图案118A，并且可以形成填充多个焊盘间隔件图案118A之中的两个相邻的焊盘间隔件图案118A之间的空间的多个间隙填充绝缘层540。
之后，与参照图18A和图18B描述的相似，可以通过各向异性干法蚀刻工艺去除多个焊盘导电图案116A和多个焊盘间隔件图案118A中的每一个的部分区域，以形成包括分别由焊盘导电图案116A和多个焊盘间隔件图案118A形成的导电扩展焊盘116P以及一个或多个扩展焊盘间隔件118S的多个扩展焊盘结构XPS(参见图7B)。就这点而言，也可以去除多个间隙填充绝缘层540的一些区域以形成空的空间。
之后，可以在第一水平方向(X方向)上形成填充多个导电扩展焊盘116P中的每一个之间的空的空间、多个扩展焊盘间隔件118S中的每一个之间的空的空间、以及多个间隙填充绝缘层540的空的空间的多个焊盘分离栅栏PF(参见图7A)。
在一些实施例中，当执行用于形成多个导电扩展焊盘116P和多个扩展焊盘间隔件118S的干法蚀刻工艺时，通过适当地控制蚀刻目标材料的蚀刻选择性，间隙填充绝缘层540可以保持原样而不被去除。在此情况下，可以获得具有与图7A中所示的结构不同的结构的集成电路装置。例如，在集成电路装置的最终结构中，与图22A中所示的相似，间隙填充绝缘层540可以在第一水平方向(X方向)上无缝地连续地延伸。
之后，如参照图7A和图7B描述的，可以通过以下步骤来制造集成电路装置500：形成覆盖多个扩展焊盘结构XPS、多个间隙填充绝缘层540和多个焊盘分离栅栏PF中的每一个的顶表面的缓冲绝缘层130，并且执行参照图18A和图18B描述的后续工艺。
如上所述，已经参照图11A至图22B描述制造图1至图7B中所示的集成电路装置100、200、300、400和500的方法，但是本领域普通技术人员之一将理解，通过在本公开的范围内将各种修改和改变应用到参照图11A至图22B描述的那些，可以由此制造图8至图10中所示的集成电路装置600、700和800以及具有各种修改的和改变的结构的集成电路装置。
根据依据一些实施例的制造集成电路装置的方法，多个扩展焊盘结构中的每一个被形成为包括导电扩展焊盘和覆盖导电扩展焊盘的相对侧壁的多个扩展焊盘间隔件。因此，即使当导电扩展焊盘的宽度相对地减小时，也可以通过一个或多个扩展焊盘间隔件来补偿与多个扩展焊盘结构中的导电扩展焊盘的可能不足的接触面积。因此，可以在扩展焊盘结构与设置在扩展焊盘结构上的导电插塞之间确保足够的接触面积，并且可以改善集成电路装置的可靠性。
尽管已经参照本公开的实施例具体示出并描述了本公开，但是将理解，在不脱离所附权利要求的范围的情况下，可以在本文中做出形式和细节上的各种改变。

Claims (20)

1.一种集成电路装置，包括：
衬底，其包括有源区域和在第一水平方向上纵向地延伸跨过所述有源区域的字线沟槽；
字线，其位于所述字线沟槽中，并且在低于所述衬底的主表面的竖直水平处在所述第一水平方向上纵向地延伸；
埋置绝缘层，其位于所述字线沟槽中的所述字线上；
导电插塞，其位于所述衬底上；以及
焊盘结构，其位于所述衬底上，并且具有与所述有源区域的顶表面接触的第一部分和与所述导电插塞接触的第二部分，
其中，所述焊盘结构包括：
导电焊盘，其具有与所述有源区域的顶表面接触的底表面和沿着所述字线沟槽的内侧壁的延伸线延伸的第一侧壁，以及
焊盘间隔件，其与所述导电焊盘的第一侧壁接触，并且在与所述第一水平方向正交的第二水平方向上突出超过所述字线沟槽的内侧壁，使得所述焊盘间隔件与所述字线沟槽中的所述字线的一部分竖直地重叠。
2.根据权利要求1所述的集成电路装置，
其中，所述导电焊盘包括掺杂的多晶硅，并且
所述焊盘间隔件包括掺杂的多晶硅、未掺杂的多晶硅、掺杂的外延生长硅或未掺杂的外延生长硅。
3.根据权利要求1所述的集成电路装置，其中，所述埋置绝缘层的最上表面与所述焊盘结构的最上表面位于相同的竖直水平处。
4.根据权利要求1所述的集成电路装置，
其中，所述焊盘间隔件位于所述导电焊盘的第一侧壁和顶表面上，
所述埋置绝缘层的最上表面位于与所述焊盘间隔件的最上表面相同的竖直水平处，并且
所述导电焊盘的最上表面比所述埋置绝缘层的最上表面更靠近所述衬底。
5.根据权利要求1所述的集成电路装置，其中，所述埋置绝缘层的最上表面比所述焊盘结构的最上表面更靠近所述衬底。
6.根据权利要求1所述的集成电路装置，还包括间隙填充绝缘层，所述间隙填充绝缘层与所述焊盘间隔件以及所述埋置绝缘层的顶表面中的每一个接触，
其中，所述间隙填充绝缘层的最上表面位于与所述焊盘结构的最上表面相同的竖直水平处。
7.根据权利要求1所述的集成电路装置，还包括间隙填充绝缘层，所述间隙填充绝缘层与所述焊盘间隔件以及所述埋置绝缘层的顶表面中的每一个接触，
其中，所述焊盘间隔件位于所述导电焊盘的第一侧壁和顶表面上，并且
所述间隙填充绝缘层的最上表面位于与所述焊盘间隔件的最上表面相同的竖直水平处。
8.根据权利要求1所述的集成电路装置，还包括栅极电介质层，所述栅极电介质层围绕所述字线沟槽中的所述字线和所述埋置绝缘层，并且位于所述埋置绝缘层与所述焊盘结构之间，
其中，所述栅极电介质层的最上表面位于与所述焊盘结构的最上表面相同的竖直水平处。
9.根据权利要求1所述的集成电路装置，还包括栅极电介质层，所述栅极电介质层围绕所述字线沟槽中的所述字线和所述埋置绝缘层，
其中，所述栅极电介质层的顶表面与所述焊盘间隔件的底表面接触。
10.根据权利要求1所述的集成电路装置，还包括：
位线，所述位线在比所述导电焊盘的顶表面的竖直水平高的竖直水平处在所述衬底上在所述第二水平方向上纵向地延伸；以及
直接接触件，其电连接在所述位线与所述有源区域之间，并且与所述焊盘结构间隔开。
11.一种集成电路装置，包括：
衬底，其包括彼此间隔开的多个有源区域和各自在第一水平方向上纵向地延伸跨过所述多个有源区域中的一些有源区域的多个字线沟槽；
多条字线，所述多条字线各自位于所述多个字线沟槽中的相应的字线沟槽内部，并且在低于所述衬底的主表面的竖直水平处在所述第一水平方向上纵向地延伸；
多条位线，所述多条位线在所述衬底上在垂直于所述第一水平方向的第二水平方向上纵向地延伸；
多个导电插塞，所述多个导电插塞分别位于所述多条位线中的每一条之间的空间中，并且电连接到所述多个有源区域中的一个有源区域；以及
多个焊盘结构，所述多个焊盘结构位于所述衬底与所述多个导电插塞之间，
其中，所述多个焊盘结构中的每一个包括：
导电焊盘，其具有在所述第二水平方向上的相对侧壁以及底表面，所述底表面在所述多个字线沟槽中的彼此相邻的成对的字线沟槽之间与所述衬底的主表面接触，并且所述相对侧壁沿着所述成对的字线沟槽中的每一个的内侧壁的延伸线延伸，以及
一个或多个焊盘间隔件，所述一个或多个焊盘间隔件与所述导电焊盘的相对侧壁接触，并且突出超过所述成对的字线沟槽中的每一个的内侧壁，使得所述一个或多个焊盘间隔件在所述成对的字线沟槽中的每一个内部与所述多条字线中的字线的一部分竖直地重叠。
12.根据权利要求11所述的集成电路装置，
其中，所述导电焊盘和所述一个或多个焊盘间隔件中的每一个包括掺杂的多晶硅，并且
所述一个或多个焊盘间隔件中的掺杂浓度等于或小于所述导电焊盘中的掺杂浓度。
13.根据权利要求11所述的集成电路装置，还包括多个埋置绝缘层，所述多个埋置绝缘层各自位于所述多个字线沟槽中的相应的字线沟槽内部，并且位于所述多条字线上，
其中，所述多个埋置绝缘层中的每一个的最上表面位于与所述多个焊盘结构中的每一个的最上表面相同的竖直水平处。
14.根据权利要求11所述的集成电路装置，还包括多个埋置绝缘层，所述多个埋置绝缘层各自位于所述多个字线沟槽中的每一个内部，并且位于所述多条字线上，
其中，所述多个埋置绝缘层中的每一个的最上表面比所述多个焊盘结构中的每一个的最上表面更靠近所述衬底。
15.根据权利要求11所述的集成电路装置，还包括：
多个埋置绝缘层，所述多个埋置绝缘层各自位于所述多个字线沟槽中的相应的字线沟槽内部，并且位于所述多条字线上；以及
多个间隙填充绝缘层，其位于所述多个埋置绝缘层上，并且具有与所述多个焊盘结构之中的彼此相邻的成对的焊盘结构中包括的所述一个或多个焊盘间隔件中的成对的焊盘间隔件接触的相对侧壁，
其中，所述多个间隙填充绝缘层中的每一个的最上表面位于与所述多个焊盘结构中的每一个的最上表面相同的竖直水平处。
16.根据权利要求11所述的集成电路装置，其中，在所述多个焊盘结构中的每一个中，所述一个或多个焊盘间隔件仅位于所述相对侧壁之中的所述导电焊盘的相对侧壁以及所述导电焊盘的顶表面上。
17.根据权利要求11所述的集成电路装置，其中，在所述多个焊盘结构中的每一个中，所述一个或多个焊盘间隔件位于所述导电焊盘的相对侧壁和顶表面上。
18.一种集成电路装置，包括：
衬底，其具有多个有源区域和主表面；
多条字线，所述多条字线在低于所述主表面的竖直水平处埋置在所述衬底中，并且在第一水平方向上纵向地延伸；
多个栅极电介质层，所述多个栅极电介质层分别围绕所述多条字线；
多条位线，所述多条位线在所述衬底上在垂直于所述第一水平方向的第二水平方向上纵向地延伸；
多个直接接触件，所述多个直接接触件各自位于所述多条位线中的一条位线与所述多个有源区域中的一个有源区域之间；
多个导电插塞，所述多个导电插塞各自在所述衬底上位于所述多条位线中的相应的位线之间的空间中；以及
多个焊盘结构，所述多个焊盘结构分别位于所述多个有源区域与所述多个导电插塞之间，并且与所述多个直接接触件间隔开，
其中，所述多个焊盘结构中的每一个具有与所述多个有源区域中的一个有源区域接触的第一部分和与所述多个导电插塞中的一个导电插塞接触的第二部分，
所述多个焊盘结构中的每一个包括：
导电焊盘，其具有与所述衬底的主表面接触的底表面和在所述第二水平方向上的相对侧壁；以及
一个或多个焊盘间隔件，所述一个或多个焊盘间隔件与所述导电焊盘的相对侧壁接触，具有具备等于或高于所述导电焊盘的底表面的竖直水平的竖直水平的底表面，并且包括与所述多个栅极电介质层中的一个栅极电介质层重叠的部分。
19.根据权利要求18所述的集成电路装置，其中，所述一个或多个焊盘间隔件包括各自与所述导电焊盘的相对侧壁中的相应的一个侧壁接触的第一焊盘间隔件和第二焊盘间隔件。
20.根据权利要求18所述的集成电路装置，其中，所述一个或多个焊盘间隔件包括单个焊盘间隔件，所述单个焊盘间隔件与所述导电焊盘的相对侧壁中的每一个接触。
CN202310448291.XA 2022-05-25 2023-04-24 集成电路装置 Pending CN117133709A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0064252 2022-05-25
KR1020220064252A KR20230164471A (ko) 2022-05-25 2022-05-25 집적회로 소자

Publications (1)

Publication Number Publication Date
CN117133709A true CN117133709A (zh) 2023-11-28

Family

ID=88855327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310448291.XA Pending CN117133709A (zh) 2022-05-25 2023-04-24 集成电路装置

Country Status (3)

Country Link
US (1) US20230413538A1 (zh)
KR (1) KR20230164471A (zh)
CN (1) CN117133709A (zh)

Also Published As

Publication number Publication date
US20230413538A1 (en) 2023-12-21
TW202347714A (zh) 2023-12-01
KR20230164471A (ko) 2023-12-04

Similar Documents

Publication Publication Date Title
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
TWI412086B (zh) 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法
KR20190058079A (ko) 수직형 메모리 장치 및 그 제조 방법
US8975173B2 (en) Semiconductor device with buried gate and method for fabricating the same
US10580876B2 (en) Integrated circuit devices
KR102406663B1 (ko) 집적회로 소자의 제조 방법
CN112133701A (zh) 三维半导体存储器件
US11658117B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
CN117042456A (zh) 垂直存储器件
KR20210152849A (ko) 집적회로 소자 및 그 제조 방법
US12009300B2 (en) Wiring structures having intersecting metal patterns
CN115497942A (zh) 半导体器件以及制造该半导体器件的方法
KR20130050160A (ko) 반도체 소자의 제조 방법
TWI851202B (zh) 積體電路裝置
US20230413538A1 (en) Integrated circuit device
KR20130022957A (ko) 반도체 장치의 비트라인 및 그의 제조 방법
US11647627B2 (en) Integrated circuit device
US20230402307A1 (en) Semiconductor devices and methods of manufacturing the same
CN115939098A (zh) 包括含碳接触件栅栏的半导体装置
KR100960445B1 (ko) 수직형 반도체 소자 및 그 형성방법
KR20240139288A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication