CN115223621A - 一种基于7t sram的存内计算单元及装置 - Google Patents

一种基于7t sram的存内计算单元及装置 Download PDF

Info

Publication number
CN115223621A
CN115223621A CN202210923209.XA CN202210923209A CN115223621A CN 115223621 A CN115223621 A CN 115223621A CN 202210923209 A CN202210923209 A CN 202210923209A CN 115223621 A CN115223621 A CN 115223621A
Authority
CN
China
Prior art keywords
tube
transistor
memory computing
bit line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210923209.XA
Other languages
English (en)
Inventor
乔树山
陶皓
尚德龙
周玉梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Nanjing Intelligent Technology Research Institute
Original Assignee
Zhongke Nanjing Intelligent Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Nanjing Intelligent Technology Research Institute filed Critical Zhongke Nanjing Intelligent Technology Research Institute
Priority to CN202210923209.XA priority Critical patent/CN115223621A/zh
Publication of CN115223621A publication Critical patent/CN115223621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Neurology (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种基于7T SRAM的存内计算单元及装置。该单元中管M1的源极和管M2的源极均接VDD，管M1的漏极、管M3的源极、管M5的漏极、管M2的栅极以及管M6的栅极均与Q`点连接，管M1的栅极、管M5的栅极、管M6的漏极、管M2的漏极、管M4的源极以及管M7的栅极均与Q点连接，管M3的栅极与字线WL连接，管M3的漏极与位线BLB连接，管M4的栅极与字线WL连接，管M4的漏极与位线BL连接，管M5的源极与管M6的源极连接，并接VSS，管M7的漏极接IN端，管M7的源极与位线RBL连接。本发明能够降低存内计算的复杂度并减小存内计算的面积，进而提高存内计算的稳定性。

Description

一种基于7T SRAM的存内计算单元及装置
技术领域
本发明涉及存内计算领域，特别是涉及一种基于7T SRAM的存内计算单元及装置。
背景技术
深度卷积神经网络(DCNNs)在人工智能等领域发展迅速，随着它的逐步发展，需要越来越多地考虑尺寸的大小、效率、能耗等方面的问题。传统的计算过程中，权重是在存储器和运算单元之间移动作用的，这不符合低功耗的要求。存内计算(IMC)对DCNN加速越来越有吸引力。传统的存算芯片多采用电压或者电平进行计算，并且单比特计算较多且复杂度高，致使计算的稳定性低。
发明内容
本发明的目的是提供一种基于7TSRAM的存内计算单元及装置，能够降低存内计算的复杂度和减小存内计算的面积，进而提高存内计算的稳定性。
为实现上述目的，本发明提供了如下方案：
一种基于7TSRAM的存内计算单元，包括：管M1、管M2、管M3、管M4、管M5、管M6以及管M7；
所述管M1的源极和所述管M2的源极均接VDD，所述管M1的漏极、所述管M3的源极、所述管M5的漏极、所述管M2的栅极以及所述管M6的栅极均与Q`点连接，所述管M1的栅极、所述管M5的栅极、所述管M6的漏极、所述管M2的漏极、所述管M4的源极以及所述管M7的栅极均与Q点连接，所述管M3的栅极与字线WL连接，所述管M3的漏极与位线BLB连接，所述管M4的栅极与字线WL连接，所述管M4的漏极与位线BL连接，所述管M5的源极与所述管M6的源极连接，并接VSS，所述管M7的漏极接IN端，所述管M7的源极与位线RBL连接。
可选地，所述管M1、管M2、管M3、管M4、管M5以及管M6均用于进行权重的存储。
可选地，所述管M7用于进行乘法运算。
一种基于7T SRAM的存内计算装置，包括：字线驱动模块、位线驱动模块、输入模块、64个存内计算单元阵列、64个ADC模块；所述存内计算单元阵列包括：存内计算单元；
所述存内计算单元阵列均与所述字线驱动模块、位线驱动模块以及所述输入模块连接；每一所述存内计算单元阵列对应连接一所述ADC模块；
所述字线驱动模块用于通过控制字线WL的电平完成控制权重的存储的操作；
所述位线驱动模块用于通过控制位线BL、位线BLB以及位线RBL的电平实现权重数据的输入；
所述输入模块用于将输入数据转换为脉冲信号，输入到IN端；
所述存内计算单元阵列用于进行输入数据和权重的乘累加运算；
所述ADC模块用于将对应的存内计算单元阵列输出的计算结果由模拟值转换为数字值。
可选地，所述存内计算单元阵列包括：120行存内计算单元。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明所提供的一种基于7T SRAM的存内计算单元及装置，采用7TSRAM结构，降低了读写干扰的影响，减少了存内计算单元的晶体管的数量，降低了存内计算单元的面积，最终完成了单比特存内计算。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的一种基于7TSRAM的存内计算单元结构示意图；
图2为本发明所提供的一种基于7TSRAM的存内计算装置结构示意图；
图3为存内计算单元阵列结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种基于7TSRAM的存内计算单元及装置，能够降低存内计算的复杂度和减小存内计算的面积，进而提高存内计算的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明所提供的一种基于7TSRAM的存内计算单元结构示意图，如图1所示，本发明所提供的一种基于7TSRAM的存内计算单元，包括：管M1、管M2、管M3、管M4、管M5、管M6以及管M7；其中，图1中s为晶体管的源极，d为晶体管的漏极，g为晶体管的栅极。
所述管M1的源极和所述管M2的源极均接VDD，所述管M1的漏极、所述管M3的源极、所述管M5的漏极、所述管M2的栅极以及所述管M6的栅极均与Q`点连接，所述管M1的栅极、所述管M5的栅极、所述管M6的漏极、所述管M2的漏极、所述管M4的源极以及所述管M7的栅极均与Q点连接，所述管M3的栅极与字线WL连接，所述管M3的漏极与位线BLB连接，所述管M4的栅极与字线WL连接，所述管M4的漏极与位线BL连接；所述管M5的源极与所述管M6的源极连接，并接VSS；所述管M7的漏极接IN端，所述管M7的源极与位线RBL连接。
所述管M1、管M2、管M3、管M4、管M5以及管M6均用于进行权重的存储。所述管M7用于进行乘法运算。
当权重为1，点Q为高电平，点Q`为低电平；当权重为0时，点Q为低电平，点Q`为高电平。在进行运算前，位线RBL被预充到VDD电压，IN端的电压在不参与运算的时候为高电平状态。权重为1时，管M7开启，当输入数据为1时，此时IN端产生一个脉宽为0.1ns的低电平信号，此时，位线RBL电压降低，最终计算完成后，位线RBL上产生的电压降为最终的计算结果。当输入数据为0时，此时IN端的电压保持高电平，无电压降。权重为0时，管M7断开，无电压降。
如图2所示，基于上述的存内计算单元，本发明提供一种基于7TSRAM的存内计算装置，包括：字线驱动模块、位线驱动模块、输入模块、64个存内计算单元阵列、64个ADC模块；所述存内计算单元阵列包括：如图1所示的存内计算单元。
所述存内计算单元阵列均与所述字线驱动模块、位线驱动模块以及所述输入模块连接；每一所述存内计算单元阵列对应连接一所述ADC模块。
所述字线驱动模块用于通过控制字线WL的电平完成控制权重的存储的操作。
所述位线驱动模块用于通过控制位线BL、位线BLB以及位线RBL的电平实现权重数据的输入。
所述输入模块用于将输入数据转换为脉冲信号，输入到IN端。
所述存内计算单元阵列用于进行输入数据和权重的乘累加运算。
所述ADC模块用于将对应的存内计算单元阵列输出的计算结果由模拟值转换为数字值。
如图3所示，所述存内计算单元阵列包括：120行存内计算单元。12行存内计算单元构成一组阵列，就是每次运算时这12行参与运算，每组结构能够完成12个输入和权重之间完成的乘累加运算。
每一列中的12行进行乘法运算时，对位线RBL产生压降，每个存内计算单元产生的压降累积到位线RBL上，实现了累加运算，最终位线RBL上产生的电压降就是装置进行乘累加运算的计算结果。这个计算结果被输入到ADC模块后，转换为数字值输出。
本发明实现的是单比特输入和单比特权重的乘累加运算，阵列大小为120行，64列。进行乘累加运算时，64列一共有64个乘累加的运算结果输出。120行可以分为10组，每组实现的是12个1bit的输入数据和1bit权重之间的乘累加运算。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种基于7TSRAM的存内计算单元，其特征在于，包括：管M1、管M2、管M3、管M4、管M5、管M6以及管M7；
所述管M1的源极和所述管M2的源极均接VDD，所述管M1的漏极、所述管M3的源极、所述管M5的漏极、所述管M2的栅极以及所述管M6的栅极均与Q`点连接，所述管M1的栅极、所述管M5的栅极、所述管M6的漏极、所述管M2的漏极、所述管M4的源极以及所述管M7的栅极均与Q点连接，所述管M3的栅极与字线WL连接，所述管M3的漏极与位线BLB连接，所述管M4的栅极与字线WL连接，所述管M4的漏极与位线BL连接，所述管M5的源极与所述管M6的源极连接，并接VSS，所述管M7的漏极接IN端，所述管M7的源极与位线RBL连接。
2.根据权利要求1所述的一种基于7TSRAM的存内计算单元，其特征在于，所述管M1、管M2、管M3、管M4、管M5以及管M6均用于进行权重的存储。
3.根据权利要求1所述的一种基于7TSRAM的存内计算单元，其特征在于，所述管M7用于进行乘法运算。
4.一种基于7TSRAM的存内计算装置，其特征在于，包括：字线驱动模块、位线驱动模块、输入模块、64个存内计算单元阵列、64个ADC模块；所述存内计算单元阵列包括：如权利要求1-3任意一项所述的存内计算单元；
所述存内计算单元阵列均与所述字线驱动模块、位线驱动模块以及所述输入模块连接；每一所述存内计算单元阵列对应连接一所述ADC模块；
所述字线驱动模块用于通过控制字线WL的电平完成控制权重的存储的操作；
所述位线驱动模块用于通过控制位线BL、位线BLB以及位线RBL的电平实现权重数据的输入；
所述输入模块用于将输入数据转换为脉冲信号，输入到IN端；
所述存内计算单元阵列用于进行输入数据和权重的乘累加运算；
所述ADC模块用于将对应的存内计算单元阵列输出的计算结果由模拟值转换为数字值。
5.根据权利要求4所述的一种基于7T SRAM的存内计算装置，其特征在于，所述存内计算单元阵列包括：120行存内计算单元。
CN202210923209.XA 2022-08-02 2022-08-02 一种基于7t sram的存内计算单元及装置 Pending CN115223621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210923209.XA CN115223621A (zh) 2022-08-02 2022-08-02 一种基于7t sram的存内计算单元及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210923209.XA CN115223621A (zh) 2022-08-02 2022-08-02 一种基于7t sram的存内计算单元及装置

Publications (1)

Publication Number Publication Date
CN115223621A true CN115223621A (zh) 2022-10-21

Family

ID=83615118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210923209.XA Pending CN115223621A (zh) 2022-08-02 2022-08-02 一种基于7t sram的存内计算单元及装置

Country Status (1)

Country Link
CN (1) CN115223621A (zh)

Similar Documents

Publication Publication Date Title
CN112151091B (zh) 一种8t sram单元及存内计算装置
CN111816231B (zh) 一种双-6t sram结构的存内计算装置
CN112992223B (zh) 一种存内计算单元、阵列及装置
CN112133348B (zh) 一种基于6t单元的存储单元、存储阵列和存内计算装置
CN112884140B (zh) 一种多位存内计算单元、阵列及装置
CN113035251B (zh) 一种数字存内计算阵列装置
CN112992232B (zh) 一种多位正负单比特存内计算单元、阵列及装置
CN112558919B (zh) 一种存内计算位单元及存内计算装置
CN112151092B (zh) 一种基于4管存储的存储单元、存储阵列及存内计算装置
CN113823343B (zh) 一种基于6t-sram的分离的计算装置
CN112599165B (zh) 一种多bit输入与多bit权重乘累加的存内计算单元
CN114300012B (zh) 一种解耦合sram存内计算装置
CN114546335B (zh) 一种多比特输入与多比特权重乘累加的存内计算装置
CN114089950B (zh) 一种多比特乘累加运算单元及存内计算装置
CN110941185B (zh) 一种用于二值神经网络的双字线6tsram单元电路
CN113703718B (zh) 一种可变权重的多位存内计算装置
CN114530176B (zh) 一种分布式位线补偿数模混合存内计算阵列
CN112233712B (zh) 一种6t sram存算装置、存算系统及存算方法
CN114882921B (zh) 一种多比特计算装置
CN114895869B (zh) 一种带符号的多比特存内计算装置
CN113391786B (zh) 一种多位正负权重的计算装置
CN115312093A (zh) 一种基于9tsram的存内计算单元及阵列
CN114944180B (zh) 一种基于复制列的可配权重脉冲发生装置
CN113258910B (zh) 基于脉宽调制的计算装置
CN115223621A (zh) 一种基于7t sram的存内计算单元及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination