CN114899242A - 高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 - Google Patents
高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 Download PDFInfo
- Publication number
- CN114899242A CN114899242A CN202210450045.3A CN202210450045A CN114899242A CN 114899242 A CN114899242 A CN 114899242A CN 202210450045 A CN202210450045 A CN 202210450045A CN 114899242 A CN114899242 A CN 114899242A
- Authority
- CN
- China
- Prior art keywords
- layer
- doped
- schottky diode
- passivation
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 42
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000002161 passivation Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 16
- 230000007246 mechanism Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000008719 thickening Effects 0.000 claims description 6
- -1 phosphorus ions Chemical class 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000007599 discharging Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种高抗浪涌能力的碳化硅结势垒肖特基二极管，包括由下至上依次设置的阴极接触层、衬底、位于衬底上方的具有第一导电类型的漂移层以及阳极金属层；漂移层其远离衬底的一面设有若干个间隔设置的第一P+掺杂层以及若干个间隔设置的第二P+掺杂层，第一P+掺杂层的结深相同，第二P+掺杂层的结深也相同但第一P+掺杂层的结深与第二P+掺杂层的结深不同；第一P+掺杂层与第二P+掺杂层的导电类型与漂移层不同。本发明还公开了高抗浪涌能力的碳化硅结势垒肖特基二极管的生产工艺，标记刻蚀、离子注入掩膜形成、第一P+掺杂层或第二P+掺杂层的P+离子注入、注入掩膜去除且退火掩膜形成、退火掩膜去除、生长钝化膜及欧姆金属层形成等。
Description
技术领域
本发明涉及一种高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺。
背景技术
随着电力电子技术的的迅速发展,肖特基二极管(SBD)和PiN二极管为主的传统二极管己无法满足高频、大功率、低功耗的市场需求,前者击穿电压低、反向漏电大,而后者高频特性较差。由此结势垒肖特基二极管(JBS)应运而生,该结构将SBD结构和PiN结构巧妙地结合在一起,具有高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力。被广泛应用于开关电源(SMPS)、功率因数校正(PFC)、变压器次级以及漏电保护(RCD)等电路中,具有巨大的应用价值和广阔的市场前景。作为第三代功率半导体器件家族中的一个重要成员，碳化硅二极管的应用领域非常广阔。现阶段碳化硅二极管的研究主要朱中在碳化硅二极管，碳化硅肖特基势垒二极管(schottkybarrierdiode,简称SBD)以及碳化硅结势垒肖特基二极管(junction barrierschottky diode，简称JBS)。SiC SBD结构逐渐演变为结势垒肖特基(JBS)结构。JBS是在普通SBD的漂移区中集成多个梳状的PN结栅。SiC JBS具有高耐压低漏电的阻断特性和低功耗快恢复的开关特性，更是具有适应高压、高温、高频的巨大潜力。碳化硅器件的可靠性是在设计中非常重要的点，因为碳化硅器件通常设计为在恶劣环境中的高压/电流条件下工作。浪涌电流能力代表了功率设备在大电流脉冲下的坚固性，是设备可靠性的关键指标之一，因为在电气设备启动或意外电路故障期间，大电流脉冲很常见。浪涌现象的物理机制和提高浪涌能力的器件设计方法是SiC二极管研究的重点课题之一。
发明内容
本发明的目的在于，克服现有技术中存在的缺陷，提供一种高抗浪涌能力的碳化硅结势垒肖特基二极管，第一P+掺杂层的结深与第二P+掺杂层的结深不同；反偏时，能够避免电场线集中分布，有利于提高场限环的耐压能力。
为实现上述目的，本发明的技术方案是设计一种高抗浪涌能力的碳化硅结势垒肖特基二极管，包括由下至上依次设置的阴极接触层、衬底、位于衬底上方的具有第一导电类型的漂移层以及阳极金属层；
漂移层其远离衬底的一面设有若干个间隔设置的第一P+掺杂层以及若干个间隔设置的第二P+掺杂层，第一P+掺杂层的结深相同，第二P+掺杂层的结深也相同但第一P+掺杂层的结深与第二P+掺杂层的结深不同；第一P+掺杂层与第二P+掺杂层的导电类型与漂移层不同。第一P+掺杂层的结深与第二P+掺杂层的结深不同，可以使得本发明具有结深更深的欧姆接触P+注入区，这样在受浪涌电流冲击时提高空穴注入效率，能够提高碳化硅功率二极管的抗浪涌电流能力。
进一步的技术方案是，漂移层其远离阴极接触层的一面设有有源区与位于有源区外围的终端区，所述第一P+掺杂层与第二P+掺杂层即设置在有源区；
终端区内设有场限环且场限环的数量为30～50个；终端区的顶面高度上低于有源区的顶面。这样设置后反偏时，能够避免电场线集中分布，有利于提高场限环的耐压能力。场限环的个数及各环的间距会影响器件的反向击穿电压水平，设置30～50个为较佳的选择。
进一步的技术方案是，终端区其靠近有源区的边缘处设有宽度上大于第一P+掺杂层宽度的边界注入层，边界注入层与第一P+掺杂层设有间距。由于边界注入层的宽度大于第一P+掺杂层的宽度，电流在边界注入层底部的横向路径变长，电流路径上的压降提高；因此使得第一P+掺杂层(或第二P+掺杂层)和漂移层之间的PN结容易导通，容易实现第一P+掺杂层、漂移层和衬底形成的PIN二极管的抗浪涌能力。
进一步的技术方案为，第一P+掺杂层的宽度与第二P+掺杂层宽度一致；有源区中靠近终端区的为第一P+掺杂层；
边界注入层顶面设有位于阳极金属层内的欧姆金属层；欧姆金属层宽度上小于边界注入层的宽度。这样设置后避免欧姆金属层由于位置偏移而导致边缘漏电。
进一步的技术方案为，欧姆金属层与任何一个第一P+掺杂层或第二P+掺杂层设有间距。这样设置后使得欧姆金属层在阴极金属层上的投影区域与第一P+掺杂层(或第二P+掺杂层)在阴极金属层上的投影区域没有重合的部分。
进一步的技术方案为，漂移层厚度为30微米，掺杂浓度为3×1015cm-3；第一P+掺杂层与第二P+掺杂层的宽度为2微米。
进一步的技术方案为，衬底采用N型4H-SiC材料；所述漂移层为注入有磷离子的SiC；所述边界注入层呈圆环状。
本发明还提供的技术方案为，生产高抗浪涌能力的碳化硅结势垒肖特基二极管的工艺，包括如下工艺步骤：标记刻蚀、离子注入掩膜形成、第一P+掺杂层或第二P+掺杂层的P+离子注入、注入掩膜去除且退火掩膜形成、退火掩膜去除、生长钝化膜及欧姆金属层形成、光刻形成肖特基窗口、沉积肖特基金属、肖特基退火、金属加厚、光刻胶正面钝化保护及背面金属加厚。
进一步的技术方案为，场限环为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层开孔后，再沉积生长金属Ni，金属剥离并在钝化层的一侧贴覆用于标识肖特基二极管阴阳极的标识层；
钝化层设置在漂移层上方，钝化层位于漂移层其终端区的上方。在钝化层的一侧贴覆标识层，可以便于安装时识别，避免出现封装组装好二极管后发现阴阳极搞反的情况，减少安装组装人员识别的繁琐程度，无需借助其他工具判别再进行组装封装或安装工作。
另一种技术方案为，场限环为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层开孔后，再沉积生长金属Ni，金属剥离；在前述在钝化层上旋涂光刻胶这一步骤中，采用同步调节间距机构调整钝化层上相邻光刻胶条的间距。采用同步调节间距机构可以实现等间距第一P+掺杂层(或第二P+掺杂层)的光刻胶的迅速涂布，提高工作效率；同步调节间距机构在光刻机上的应用还可以同样借鉴到等间距的场限环的设置，同时调整使得旋涂的光刻胶环的各环间距同时变化，操作简便。
本发明的优点和有益效果在于：第P+掺杂层的结深与第二P+掺杂层的结深不同，可以使得本发明具有结深更深的欧姆接触P+注入区，这样在受浪涌电流冲击时提高空穴注入效率，能够提高碳化硅功率二极管的抗浪涌电流能力。
终端区的顶面高度上低于有源区的顶面。这样设置后反偏时，能够避免电场线集中分布，有利于提高场限环的耐压能力。
由于边界注入层的宽度大于第一P+掺杂层的宽度，电流在边界注入层底部的横向路径变长，电流路径上的压降提高；因此使得第一P+掺杂层(或第二P+掺杂层)和漂移层之间的PN结容易导通，容易实现第一P+掺杂层、漂移层和衬底形成的PIN二极管的抗浪涌能力。
边界注入层顶面设有位于阳极金属层内的欧姆金属层；欧姆金属层宽度上小于边界注入层的宽度。这样设置后避免欧姆金属层由于位置偏移而导致边缘漏电。
欧姆金属层与任何一个第一P+掺杂层或第二P+掺杂层设有间距。这样设置后使得欧姆金属层在阴极金属层上的投影区域与第一P+掺杂层(或第二P+掺杂层)在阴极金属层上的投影区域没有重合的部分。
附图说明
图1是本发明一种高抗浪涌能力的碳化硅结势垒肖特基二极管实施例一的示意图；
图2是本发明实施例二中同步调节间距机构的示意图；
图3是图2去除座板及第二减速电机后的立体示意图；
图4是图3的仰视图。
图中：1、阴极接触层；2、衬底；3、漂移层；4、阳极金属层；5、第一P+掺杂层；6、第二P+掺杂层；7、有源区；8、终端区；9、场限环；10、边界注入层；11、欧姆金属层；12、标识层；13、钝化层；14、出胶头；15、齿条；16、折板；17、齿轮；18、减速电机；19、滑板；20、座板；21、第二减速电机。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例一：
如图1所示，本发明是一种高抗浪涌能力的碳化硅结势垒肖特基二极管，包括由下至上依次设置的阴极接触层1、衬底2、位于衬底2上方的具有第一导电类型的漂移层3以及阳极金属层4；
漂移层3其远离衬底2的一面设有若干个间隔设置的第一P+掺杂层5以及若干个间隔设置的第二P+掺杂层6，第一P+掺杂层5的结深相同，第二P+掺杂层6的结深也相同但第一P+掺杂层5的结深与第二P+掺杂层6的结深不同；第一P+掺杂层5与第二P+掺杂层6的导电类型与漂移层3不同。漂移层3其远离阴极接触层1的一面设有有源区7与位于有源区7外围的终端区8，所述第一P+掺杂层5与第二P+掺杂层6即设置在有源区7；终端区8内设有场限环9且场限环9的数量为30～50个；终端区8的顶面高度上低于有源区7的顶面。终端区8其靠近有源区7的边缘处设有宽度上大于第一P+掺杂层5宽度的边界注入层10，边界注入层10与第一P+掺杂层5设有间距。第一P+掺杂层5的宽度与第二P+掺杂层6宽度一致；有源区7中靠近终端区8的为第一P+掺杂层5；边界注入层10顶面设有位于阳极金属层4内的欧姆金属层11；欧姆金属层11宽度上小于边界注入层10的宽度。欧姆金属层11与任何一个第一P+掺杂层5或第二P+掺杂层6设有间距。漂移层3厚度为30微米，掺杂浓度为3×1015cm-3；第一P+掺杂层5与第二P+掺杂层6的宽度为2微米。衬底2采用N型4H-SiC材料；所述漂移层3为注入有磷离子的SiC；所述边界注入层10呈圆环状。
生产高抗浪涌能力的碳化硅结势垒肖特基二极管的工艺，包括如下工艺步骤：标记刻蚀、离子注入掩膜形成、第一P+掺杂层5或第二P+掺杂层6的P+离子注入、注入掩膜去除且退火掩膜形成、退火掩膜去除、生长钝化膜及欧姆金属层11形成、光刻形成肖特基窗口、沉积肖特基金属、肖特基退火、金属加厚、光刻胶正面钝化保护及背面金属加厚。场限环9为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层13上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层13开孔后，再沉积生长金属Ni，金属剥离并在钝化层13的一侧贴覆用于标识肖特基二极管阴阳极的标识层12；钝化层13设置在漂移层3上方，钝化层13位于漂移层3其终端区8的上方。
实施例二：
与实施例一的不同在于，如图2至图4所示，场限环为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层开孔后，再沉积生长金属Ni，金属剥离；在前述在钝化层上旋涂光刻胶这一步骤中，采用同步调节间距机构调整钝化层上相邻光刻胶条的间距。
同步调节间距机构包括一对出胶头14与两根平行设置的齿条15，两个出胶头14位于同一根齿条15下端面下方，两个出胶头14其中一个固定设置在一根齿条15的下端面上，另一个固定设置在另一根齿条15下方的折板16下表面上，折板16呈L形且其中一段的长度与两根齿条15的间距相匹配，两根齿条15其相对的侧面上均设有齿形，与两根齿条15啮合设有齿轮17，齿轮17的轮轴与减速电机18的输出轴固定相连，减速电机18固定连接在滑板19上，滑板19上向上突出设有滑块，滑板19上方设有包含与滑块适配设置滑槽的座板20，滑槽呈矩形槽状且其长度方向与齿条15的长度方向垂直，滑板19通过第二减速电机21驱动而沿座板20的滑槽滑动，实现长条状第一P+掺杂层5或第二P+掺杂层6的光刻胶的旋涂，第二减速电机21固定连接在座板20上，第二减速电机21的输出轴与丝杠螺母机构的丝杠相连，以驱动螺母往复移动，由此带动与螺母固定相连的滑板19的往复滑动。具体调节过程如下：根据不同要求(相邻第一P+掺杂层的间距或相邻第二P+掺杂层的间距)启动减速电机正转或反转(这样齿轮转动，与齿轮啮合的两根齿条反向移动)以使得两个胶头的间距调整到需要的要求(为更好实现本方案，可以在减速电机的输出轴处设置阻尼套，使得齿条无法在减速电机不动作时而自由移动)，然后第二减速电机21动作，驱动丝杠转动，由此带动螺母平移，螺母再带动滑板19横向移动，第二减速电机21反转则驱动滑板反向移动以实现滑板的往复运动，以实现光刻胶的涂布。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，包括由下至上依次设置的阴极接触层、衬底、位于衬底上方的具有第一导电类型的漂移层以及阳极金属层；
漂移层其远离衬底的一面设有若干个间隔设置的第一P+掺杂层以及若干个间隔设置的第二P+掺杂层，第一P+掺杂层的结深相同，第二P+掺杂层的结深也相同但第一P+掺杂层的结深与第二P+掺杂层的结深不同；第一P+掺杂层与第二P+掺杂层的导电类型与漂移层不同。
2.根据权利要求1所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述漂移层其远离阴极接触层的一面设有有源区与位于有源区外围的终端区，所述第一P+掺杂层与第二P+掺杂层即设置在有源区；
终端区内设有场限环且场限环的数量为30～50个；终端区的顶面高度上低于有源区的顶面。
3.根据权利要求2所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述终端区其靠近有源区的边缘处设有宽度上大于第一P+掺杂层宽度的边界注入层，边界注入层与第一P+掺杂层设有间距。
4.根据权利要求3所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述第一P+掺杂层的宽度与第二P+掺杂层宽度一致；有源区中靠近终端区的为第一P+掺杂层；
边界注入层顶面设有位于阳极金属层内的欧姆金属层；欧姆金属层宽度上小于边界注入层的宽度。
5.根据权利要求4所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述欧姆金属层与任何一个第一P+掺杂层或第二P+掺杂层设有间距。
6.根据权利要求5所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述漂移层厚度为30微米，掺杂浓度为3×1015cm-3；第一P+掺杂层与第二P+掺杂层的宽度为2微米。
7.根据权利要求6所述的高抗浪涌能力的碳化硅结势垒肖特基二极管，其特征在于，所述衬底采用N型4H-SiC材料；所述漂移层为注入有磷离子的SiC；所述边界注入层呈圆环状。
8.生产如权利要求1至7中任一项所述高抗浪涌能力的碳化硅结势垒肖特基二极管的工艺，其特征在于，包括如下工艺步骤：标记刻蚀、离子注入掩膜形成、第一P+掺杂层或第二P+掺杂层的P+离子注入、注入掩膜去除且退火掩膜形成、退火掩膜去除、生长钝化膜及欧姆金属层形成、光刻形成肖特基窗口、沉积肖特基金属、肖特基退火、金属加厚、光刻胶正面钝化保护及背面金属加厚。
9.根据权利要求8所述的高抗浪涌能力的碳化硅结势垒肖特基二极管的生产工艺，其特征在于，所述场限环为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层开孔后，再沉积生长金属Ni，金属剥离并在钝化层的一侧贴覆用于标识肖特基二极管阴阳极的标识层；
钝化层设置在漂移层上方，钝化层位于漂移层其终端区的上方。
10.根据权利要求8所述的高抗浪涌能力的碳化硅结势垒肖特基二极管的生产工艺，其特征在于，所述场限环为P+掺杂层，采用刻蚀工艺制成；在所述光刻胶正面钝化保护工序中，在钝化层上旋涂光刻胶，旋涂的光刻胶形成的形状与肖特基接触图案相一致，腐蚀钝化层开孔后，再沉积生长金属Ni，金属剥离；在前述在钝化层上旋涂光刻胶这一步骤中，采用同步调节间距机构调整钝化层上相邻光刻胶条的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210450045.3A CN114899242B (zh) | 2022-04-27 | 2022-04-27 | 高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210450045.3A CN114899242B (zh) | 2022-04-27 | 2022-04-27 | 高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114899242A true CN114899242A (zh) | 2022-08-12 |
| CN114899242B CN114899242B (zh) | 2024-04-30 |
Family
ID=82720573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210450045.3A Active CN114899242B (zh) | 2022-04-27 | 2022-04-27 | 高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899242B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116722032A (zh) * | 2023-08-11 | 2023-09-08 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190027616A1 (en) * | 2016-08-10 | 2019-01-24 | PowerCubeSemi, INC. | Sic wide trench-type junction barrier schottky diode and manufacturing method therefor |
| CN212820836U (zh) * | 2020-07-24 | 2021-03-30 | 海迪曼智能技术（深圳）有限公司 | 一种层压板生产用上胶装置 |
| CN113437132A (zh) * | 2020-03-23 | 2021-09-24 | 珠海零边界集成电路有限公司 | 一种碳化硅功率二极管及其制备方法 |
| CN214320748U (zh) * | 2021-01-11 | 2021-10-01 | 深圳市恒湖科技有限公司 | 可调间距喷射点胶装置 |
| CN216084895U (zh) * | 2021-07-14 | 2022-03-18 | 矽臻智诚半导体科技(上海)有限公司 | 一种结势垒肖特基二极管 |
| CN114296319A (zh) * | 2021-12-29 | 2022-04-08 | 江苏布里其曼科技股份有限公司 | 一种氮化镓hemt器件的制造加工设备及制造方法 |
-
2022
- 2022-04-27 CN CN202210450045.3A patent/CN114899242B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190027616A1 (en) * | 2016-08-10 | 2019-01-24 | PowerCubeSemi, INC. | Sic wide trench-type junction barrier schottky diode and manufacturing method therefor |
| CN113437132A (zh) * | 2020-03-23 | 2021-09-24 | 珠海零边界集成电路有限公司 | 一种碳化硅功率二极管及其制备方法 |
| CN212820836U (zh) * | 2020-07-24 | 2021-03-30 | 海迪曼智能技术（深圳）有限公司 | 一种层压板生产用上胶装置 |
| CN214320748U (zh) * | 2021-01-11 | 2021-10-01 | 深圳市恒湖科技有限公司 | 可调间距喷射点胶装置 |
| CN216084895U (zh) * | 2021-07-14 | 2022-03-18 | 矽臻智诚半导体科技(上海)有限公司 | 一种结势垒肖特基二极管 |
| CN114296319A (zh) * | 2021-12-29 | 2022-04-08 | 江苏布里其曼科技股份有限公司 | 一种氮化镓hemt器件的制造加工设备及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116722032A (zh) * | 2023-08-11 | 2023-09-08 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
| CN116722032B (zh) * | 2023-08-11 | 2023-11-03 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114899242B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0847598B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION WITH A VOLTAGE ABSORBING EDGE | |
| US20110095301A1 (en) | Silicon carbide semiconductor device | |
| CN105826399A (zh) | 一种多混合结构的软快恢复二极管及其制备方法 | |
| CN114899242B (zh) | 高抗浪涌能力的碳化硅结势垒肖特基二极管及其生产工艺 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| KR20130049916A (ko) | 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| CN104051546A (zh) | 一种功率二极管及其制备方法 | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN113161408B (zh) | 高压SiC肖特基二极管的结终端结构及其制备方法 | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN108336129A (zh) | 超级结肖特基二极管与其制作方法 | |
| CN114334953A (zh) | 一种低电容的单向esd保护器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |