CN114864686A - 氮化镓器件及其制备方法 - Google Patents
氮化镓器件及其制备方法 Download PDFInfo
- Publication number
- CN114864686A CN114864686A CN202210337464.6A CN202210337464A CN114864686A CN 114864686 A CN114864686 A CN 114864686A CN 202210337464 A CN202210337464 A CN 202210337464A CN 114864686 A CN114864686 A CN 114864686A
- Authority
- CN
- China
- Prior art keywords
- layer
- original
- passivation layer
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 74
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002161 passivation Methods 0.000 claims abstract description 166
- 239000010409 thin film Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 11
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims 1
- 229910017083 AlN Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 32
- 238000009826 distribution Methods 0.000 abstract description 19
- 239000010408 film Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 300
- 239000000463 material Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了氮化镓器件及其制备方法。氮化镓器件包括：衬底；缓冲层，缓冲层设置在衬底的一侧；沟道层，沟道层设置在缓冲层远离衬底的表面上；势垒层，势垒层设置在沟道层远离衬底的表面上；第一钝化层；至少两层薄膜场板，至少两层薄膜场板设置在第一钝化层远离衬底的一侧，薄膜场板的电阻率为104‑1011欧姆·厘米；至少一层第二钝化层，每层第二钝化层设置在两层薄膜场板之间；第三钝化层；源极，源极通过第一通孔与沟道层接触；漏极，漏极通过第二通孔与沟道层接触；栅极，栅极设置在第三通孔中，第三通孔贯穿第三钝化层、至少两层薄膜场板和第二钝化层。利用至少两层薄膜场板可以起到优化电场分布的作用，能够使氮化镓器件的耐压能力得到大幅改善。
Description
技术领域
本发明涉及半导体器件领域，具体地，涉及氮化镓器件及其制备方法。
背景技术
以氮化镓(GaN)为代表的第三代半导体材料具有许多优良的特性，例如，宽禁带、耐高压、耐高温、电子饱和速度高、抗辐射等。不仅如此，氮化铝镓(AlGaN)与GaN可以形成异质结结构AlGaN/GaN，在该异质结结构的界面可以产生高浓度的二维电子气，可以制作导通电阻非常低的沟道结构。这些特性使得GaN材料相比于Si等第一代半导体材料具有更好的性能参数，例如，GaN的Baliga FOM(巴利加优值，衡量材料大功率特性的优值因子；FOM即Figure of Merit，优值)是Si材料的800倍以上，并且，GaN半导体器件理论上可以实现比Si基半导体器件高100倍以上的开关速度。
尽管GaN材料具有上述优势，但是GaN半导体器件在实际使用中仍然存在一些问题。例如，如何优化器件表面电场分布，如何提高导电沟道的电子浓度，如何优化器件的电流崩塌效应，以及如何改进器件可靠性等。其中，器件导电沟道附近的电场分布对GaN半导体器件的性能影响非常大，局部电场过于集中会使得器件耐压特性变差；电场分布不均匀以及电场局部过高等问题，会导致器件动态电阻变差；同时，不均匀的电场分布可能导致器件关态漏电增加，进而引起器件开关功耗的增加。
因此，目前的氮化镓器件及其制备方法仍有待进一步改进。
发明内容
本发明旨在至少一定程度上缓解或解决上述提及问题中的至少一个。有鉴于此，本发明的一个目的在于，提供一种氮化镓器件，该氮化镓器件的电场分布得到改善，不易被击穿。
在本发明的一方面，本发明提出了一种氮化镓器件，所述氮化镓器件包括：衬底；缓冲层，所述缓冲层设置在所述衬底的一侧；沟道层，所述沟道层设置在所述缓冲层远离所述衬底的表面上；势垒层，所述势垒层设置在所述沟道层远离所述衬底的表面上；第一钝化层，所述第一钝化层覆盖所述势垒层远离所述衬底的表面、所述沟道层的边缘侧面；至少两层薄膜场板，至少两层所述薄膜场板设置在所述第一钝化层远离所述衬底的一侧，所述薄膜场板的电阻率为104-1011欧姆·厘米；至少一层第二钝化层，每层所述第二钝化层设置在两层所述薄膜场板之间；第三钝化层，所述第三钝化层覆盖最远离所述衬底的一层所述薄膜场板远离所述衬底的表面、至少两层薄膜场板的边缘侧面、至少一层所述第二钝化层的边缘侧面；源极，所述源极通过第一通孔与所述沟道层接触，所述第一通孔贯穿所述第三钝化层、至少两层所述薄膜场板、所述第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；漏极，所述漏极通过第二通孔与所述沟道层接触，所述第二通孔贯穿所述第三钝化层、至少两层所述薄膜场板、所述第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；栅极，所述栅极设置在第三通孔中，所述第三通孔贯穿所述第三钝化层、至少两层所述薄膜场板和所述第二钝化层。由此，利用至少两层电阻率为104-1011欧姆·厘米的薄膜场板可以起到优化电场分布的作用，能够使氮化镓器件的耐压能力得到大幅改善，使氮化镓器件不易被击穿。
根据本发明的实施例，所述氮化镓器件包括第一薄膜场板和第二薄膜场板，所述第一薄膜场板设置在所述第一钝化层远离所述衬底的表面上，所述第二钝化层设置在所述第一薄膜场板远离所述衬底的表面上，所述第二薄膜场板设置在所述第二钝化层远离所述衬底的表面上，所述第三钝化层覆盖所述第二薄膜场板远离所述衬底的表面、所述第二薄膜场板的边缘侧面、所述第一薄膜场板的边缘侧面、所述第二钝化层的边缘侧面。由此，通过设置两层电阻率较高的薄膜场板可以对氮化镓器件的电场分布起到两次优化的作用，使得源极、漏极和栅极的边缘电场分布均匀，进而使得氮化镓器件的耐压能力。
根据本发明的实施例，所述氮化镓器件进一步包括过渡层，所述过渡层设置在所述衬底和所述缓冲层之间。由此，可以进一步提高氮化镓器件的使用性能。
根据本发明的实施例，所述薄膜场板的材质包括半绝缘多晶硅、AlN和Ga2O3中的至少之一。由此，上述材质具有较高的电阻率，采用上述材质形成薄膜场板能够有效改善源极、漏极和栅极边缘的电场分布，进而提高氮化镓器件的整体性能。
根据本发明的实施例，每层所述薄膜场板的厚度为10nm-1000nm。由此，可以进一步改善源极、漏极和栅极边缘的电场分布。
根据本发明的实施例，所述沟道层的材质为GaN，所述势垒层的材质为AlGaN。由此，氮化镓器件具有较好的使用性能。
本发明的实施例，所述源极、漏极和栅极的材质各自独立的包括Ti、Au、Cu、Ni、Al、Cr中的至少之一。由此，上述材质具有较好的导电性，由上述材质形成源极、漏极和栅极能够使得氮化镓器件具有良好的使用性能。
本发明的实施例，所述第一钝化层、所述第二钝化层和所述第三钝化层的材质各自独立的包括氧化硅和氮化硅中的至少之一。由此，各钝化层均具有较好的绝缘性能，有利于氮化镓器件整体性能的提高。
在本发明的另一方面，本发明提出了一种制备前面所述的氮化镓器件的方法，所述方法包括：形成衬底；形成原始缓冲层，所述原始缓冲层设置在所述衬底的一侧；形成原始沟道层，所述原始沟道层设置在所述原始缓冲层远离所述衬底的表面上；形成原始势垒层，所述原始势垒层设置在所述原始沟道层远离所述衬底的表面上，对所述原始缓冲层、原始沟道层和原始势垒层进行刻蚀处理，形成具有台阶结构的缓冲层；形成原始第一钝化层，所述原始第一钝化层覆盖所述原始势垒层远离所述衬底的表面、所述原始沟道层的边缘侧面；形成至少两层原始薄膜场板和至少一层原始第二钝化层，至少两层所述原始薄膜场板设置在所述原始第一钝化层远离所述衬底的一侧，每层所述原始第二钝化层设置在两层所述薄膜场板之间；形成原始第三钝化层，所述原始第三钝化层覆盖最远离所述衬底的一层所述原始薄膜场板远离所述衬底的表面、至少两层原始薄膜场板的边缘侧面和至少一层所述原始第二钝化层的边缘侧面；形成第一通孔和第二通孔，使所述原始沟道层形成沟道层，所述原始势垒层形成势垒层，所述原始第一钝化层形成第一钝化层，并在所述第一通孔中形成源极，在所述第二通孔中形成漏极，其中，所述源极与所述沟道层接触，所述第一通孔贯穿所述原始第三钝化层、至少两层所述原始薄膜场板、所述原始第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层，所述漏极与所述沟道层接触，所述第二通孔贯穿所述原始第三钝化层、至少两层所述原始薄膜场板、所述原始第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；形成第三通孔，使至少两层所述原始薄膜场板形成至少两层薄膜场板，所述原始第二钝化层形成第二钝化层，所述原始第三钝化层形成第三钝化层，并在所述第三通孔中形成栅极，所述第三通孔贯穿所述第三钝化层、至少两层所述薄膜场板和所述第二钝化层。由此，利用上述方法制备得到的氮化镓器件具有前面所述的氮化镓器件所具有的全部特征以及优点，在此不再赘述。总的来说，利用该方法制备得到的氮化镓器件具有均匀的电场分布，耐压性能良好。并且，该方法操作简便，有利于节约制作成本，并且，有利于提高产品的良品率。
根据本发明的实施例，在形成所述缓冲层之前，制备氮化镓器件的方法进一步包括：形成过渡层，所述过渡层设置在所述衬底的一侧，其中，所述缓冲层形成在所述过渡层远离所述衬底的表面上。由此，有利于进一步提高氮化镓器件的使用性能。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的氮化镓器件的结构示意图；
图2显示了根据本发明另一个实施例的氮化镓器件的结构示意图；
图3显示了现有技术中的氮化镓器件的结构示意图；
图4显示了根据本发明实施例的氮化镓器件的部分结构示意图；
图5显示了根据本发明实施例的氮化镓器件的部分结构示意图；
图6显示了根据本发明实施例的氮化镓器件的部分结构示意图；
图7显示了根据本发明实施例的氮化镓器件的部分结构示意图；
图8显示了根据本发明实施例的氮化镓器件的部分结构示意图；
图9显示了根据本发明实施例的氮化镓器件的部分结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一方面，本发明提出了一种氮化镓器件，参考图1和图2，氮化镓器件包括：衬底100、缓冲层200、沟道层300、势垒层400、第一钝化层510、至少两层薄膜场板600、至少一层第二钝化层520、第三钝化层530、源极710、漏极720以及栅极800，其中，缓冲层200设置在衬底100的一侧，沟道层300设置在缓冲层200远离衬底100的表面上，势垒层400设置在沟道层300远离衬底100的表面上，第一钝化层510覆盖势垒层400远离衬底100的表面、沟道层300的边缘侧面；至少两层薄膜场板600设置在第一钝化层510远离衬底100的一侧，且薄膜场板600的电阻率为104-1011欧姆·厘米；第二钝化层520设置在两层薄膜场板600之间；第三钝化层530覆盖最远离衬底100的一层薄膜场板600远离衬底100的表面、至少两层薄膜场板600的边缘侧面、至少一层第二钝化层520的边缘侧面；源极710通过第一通孔10与沟道层300接触，第一通孔10贯穿第三钝化层530、至少两层薄膜场板600、第二钝化层520、第一钝化层510和势垒层400，并延伸至沟道层300；漏极720通过第二通孔20与沟道层300接触，第二通孔20贯穿第三钝化层530、至少两层薄膜场板600、第二钝化层520、第一钝化层510和势垒层400，并延伸至沟道层300；栅极800设置在第三通孔30中，第三通孔30贯穿第三钝化层530、至少两层薄膜场板600和第二钝化层520。由此，薄膜场板具有较高的电阻率，设置至少两层薄膜场板可以有效改善源极、漏极以及栅极边缘的电场，使电场分布均匀，进而提高氮化镓半导体器件的耐压性能，提高氮化镓器件的使用寿命。
下面通过与现有技术对比来说明本发明提出的氮化镓器件结构的优势：现有技术的氮化镓器件的结构可参考图3，其中，为了改善源极和栅极边缘的电场分布，避免电场集中，现有技术中分别设置了与源极710相接触的源极场板50以及与栅极800相接触的栅极场板40，并且，源极场板50和栅极场板40均为金属材质，也就是说源极场板50和栅极场板40均为金属场板，单层的金属场板对电场的调制作用有限，因此需要采用多级金属场板(例如采用两层栅极场板40，如图3所示)，多级金属场板可以在一定程度上提高对电场的调制作用，同时，为了避免金属场板与漏极720击穿，金属场板在设置时要与漏极720之间间隔一段距离，而间隔的这一段区域的电场无法得到有效调制，导致该部分区域仍然容易出现电场集中的现象，在使用过程中，如对漏极720施加关断高压时，氮化镓器件仍容易被击穿，导致器件失效。而本申请中的薄膜场板600电阻率较高，可以设置在源极710、漏极720和栅极800周围，不需要与漏极720间隔一段距离，能够有效调节源极710、漏极720和栅极800的电场分布，避免半导体器件被击穿。
根据本发明的实施例，薄膜场板600的电阻率为104-1011欧姆·厘米，例如可以为104欧姆·厘米、105欧姆·厘米、107欧姆·厘米、109欧姆·厘米、1011欧姆·厘米等。
本发明中设置至少两层薄膜场板600是指可以仅设置两层薄膜场板，也可以设置三层或更多层薄膜场板，当设置两层薄膜场板时相应设置一层第二钝化层，当设置三层薄膜场板时相应设置两层第二钝化层，当设置四层薄膜场板时相应设置三层第二钝化层，以此类推。根据本发明的一些实施例，参考图1和图2，氮化镓器件可以包括第一薄膜场板610和第二薄膜场板620，即设置两层薄膜场板600，第一薄膜场板610设置在第一钝化层510远离衬底100的表面上，设置一层第二钝化层520，第二钝化层520设置在第一薄膜场板610远离衬底100的表面上，第二薄膜场板610设置在第二钝化层520远离衬底100的表面上，第三钝化层530覆盖第二薄膜场板620远离衬底100的表面、第二薄膜场板620的边缘侧面、第一薄膜场板610的边缘侧面、第二钝化层520的边缘侧面和第一钝化层510的部分表面。由此，两层电阻率较高的薄膜场板可以对源极、漏极以及栅极周围的电场进行两次优化，能够进一步提高电场分布的均匀性，进而提高氮化镓器件的耐压能力。
根据本发明的实施例，薄膜场板600的材质包括半绝缘多晶硅(SIPOS)、AlN(氮化铝)和Ga2O3(氧化镓)中的至少之一。根据本发明的一些实施例，薄膜场板可以仅由半绝缘多晶硅、AlN或Ga2O3形成。根据本发明的另一些实施例，薄膜场板的材质可以半绝缘多晶硅、AlN和Ga2O3中的至少两种。半绝缘多晶硅、AlN和Ga2O3的电阻率较高，且上述材料均具有均匀的电阻率，理论上其电势分布也是线性的，根据
为电压的变化量，E为电场，当漏极施加关断高压的时候，由SIPOS、AlN和Ga2O3中的至少之一形成的薄膜场板将具有均匀的电场分布，从而起到有效改善源极、漏极以及栅极周围电场分布不均的作用。
根据本发明的实施例，每层薄膜场板600的厚度可以为10nm-1000nm，即第一薄膜场板610的厚度、第二薄膜场板620的厚度均可以为10nm-1000nm，例如可以为10nm、30nm、50nm、80nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm等。由此，上述厚度的薄膜场板便于制备，且不会明显增加氮化镓器件的厚度，同时能够起到有效改善电场分布的作用。
根据本发明的实施例，参考图2，氮化镓器件可以进一步包括过渡层900，过渡层900设置在衬底100和缓冲层200之间。由此，可以进一步提高氮化镓器件的使用性能。
根据本发明的实施例，衬底100的材质包括硅、蓝宝石、碳化硅、GaN、AlN等中的至少之一，由上述材料形成衬底，可以便于在衬底上形成其他层结构。
根据本发明的实施例，过渡层900的材质可以为AlN等，缓冲层200可以由AlGaN、GaN等多层材料形成，由此，有利于进一步提高氮化镓器件的整体性能。
根据本发明的实施例，沟道层300的材质可以为GaN，势垒层400的材质可以为AlGaN。由此，可以进一步提高氮化镓器件的整体性能。
根据本发明的实施例，源极710、漏极720和栅极800的材质可以各自独立的包括Ti、Au、Cu、Ni、Al、Cr中的至少之一，即源极710、漏极720和栅极800均可以由上述材质中的一种形成，也可以由上述材质中的两种或更多种形成。由此，上述材质形成的源极、漏极和栅极均具有良好的导电性，有利于进一步提高氮化镓器件的整体性能。
根据本发明的实施例，第一钝化层510、第二钝化层520和第三钝化层530的材质可以各自独立的包括氧化硅和氮化硅中的至少之一，即第一钝化层510、第二钝化层520和第三钝化层530均可以由氧化硅或氮化硅形成，也可以由氧化硅和氮化硅这两种材料共同形成。
在本发明的另一方面，本发明提出了一种制备前面所述的氮化镓器件的方法，所述方法包括以下步骤：
S100：形成衬底100。
首先，形成衬底100，关于衬底的材质已在前面做了详细的介绍，在此不再赘述。
S200：形成原始缓冲层200’。
在该步骤中，形成原始缓冲层200’，原始缓冲层200’设置在衬底100的一侧，参考图4。原始缓冲层200’可以通过后续的刻蚀形成缓冲层200，关于缓冲层200的材质，已在前面做了介绍，在此不再赘述。
根据本发明的一些实施例，在形成原始缓冲层200’之前，可以先在衬底100的表面上形成过渡层900，之后，在过渡层900远离衬底100的表面上形成原始缓冲层200’，参考图4。
S300：形成原始沟道层300’。
在该步骤中，形成原始沟道层300’，原始沟道层300’设置在原始缓冲层200’远离衬底100的表面上，参考图4。根据本发明的实施例，形成原始缓冲层200’之后，在原始缓冲层200’远离衬底100的表面上形成原始沟道层300’。原始沟道层300’通过后续刻蚀可形成沟道层300。沟道层300的材质已在前面做了详细的说明，在此不再赘述。
S400：形成原始势垒层400’，对原始缓冲层200’、原始沟道层300’和原始势垒层400’进行刻蚀处理，形成具有台阶结构的缓冲层200。
根据本发明的实施例，形成原始沟道层300’之后，在原始沟道层300’远离衬底100的表面上形成原始势垒层400’，如图4所示。原始势垒层400’可通过后续刻蚀形成势垒层400。势垒层400的材质也已在前面做了介绍，在此不再赘述。
根据本发明的实施例，对原始缓冲层200’、原始沟道层300’和原始势垒层400’进行刻蚀处理，形成具有台阶结构的缓冲层200，如图5所示，其中，缓冲层200远离衬底100的部分表面未被原始沟道层300’覆盖。
S500：形成原始第一钝化层510’。
根据本发明的实施例，形成原始势垒层400’之后，形成原始第一钝化层510’，可参考图5，原始第一钝化层510’覆盖原始势垒层400’远离衬底100的表面、原始沟道层300’的边缘侧面以及缓冲层200的部分表面。原始第一钝化层510’可通过后续刻蚀形成第一钝化层510。其中，第一钝化层510的材质也已在前面做了介绍，在此不再赘述。
根据本发明的实施例，原始第一钝化层510’可以通过PVD(物理气相沉积)、PECVD(等离子体增强化学气相沉积)、ALD(原子层沉积)等方法形成，由此可以形成均匀的层结构，有利于提高氮化镓器件的性能。
S600：形成至少两层原始薄膜场板和至少一层原始第二钝化层520’。
根据本发明的实施例，在原始第一钝化层510’远离衬底100的一侧形成至少两层原始薄膜场板和至少一层原始第二钝化层520’，其中，每层原始第二钝化层520’设置在两层薄膜场板之间。根据本发明的一些具体实施例，可以在原始第一钝化层510’远离衬底100的一侧形成两层原始薄膜场板，即第一原始薄膜场板610’和第二原始薄膜场板620’，并在第一原始薄膜场板610’和第二原始薄膜场板620’之间形成一层原始第二钝化层520’，如图6所示；根据本发明的另一些具体实施例，也可以在原始第一钝化层510’远离衬底100的一侧形成三层原始薄膜场板，并在每两层原始薄膜场板之间形成一层原始第二钝化层520’。当然，也可以形成四层或更多层原始薄膜场板，并在每两层原始薄膜场板之间形成一层原始第二钝化层520’。其中，原始薄膜场板可以通过后续刻蚀形成薄膜场板，而原始第二钝化层520’也可以通过后续刻蚀形成第二钝化层520。关于薄膜场板600和第二钝化层520的材质也已在前面做了介绍，在此不再赘述。
根据本发明的实施例，原始薄膜场板、原始第二钝化层520’也可以通过PVD、PECVD、ALD等方法形成，由此可以形成均匀的层结构，有利于提高氮化镓器件的性能。
S700：形成原始第三钝化层530’。
根据本发明的实施例，在形成至少两层原始薄膜场板和至少一层原始第二钝化层520’之后，形成原始第三钝化层530’，如图6所示，原始第三钝化层530’覆盖最远离衬底100的一层原始薄膜场板远离衬底100的表面、至少两层原始薄膜场板的边缘侧面和至少一层原始第二钝化层520’的边缘侧面。根据本发明的实施例，当仅设置第一原始薄膜场板610’和第二原始薄膜场板620’的时候，则原始第三钝化层530’覆盖第二原始薄膜场板620’远离衬底100的表面、第二原始薄膜场板620’的边缘侧面、第一原始薄膜场板610’的边缘侧面、原始第二钝化层520’的边缘侧面以及第一原始钝化层510’远离衬底100的部分表面。
根据本发明的实施例，原始第三钝化层530’也可以通过PVD、PECVD、ALD等方法形成，由此可以形成均匀的层结构，有利于进一步提高氮化镓器件的性能。
S800：形成第一通孔10和第二通孔20，并在第一通孔10中形成源极710，在第二通孔20中形成漏极720。
根据本发明的实施例，在形成原始第三钝化层530’之后，形成第一通孔10和第二通孔20，如图7所示，使原始沟道层300’形成沟道层300，使原始势垒层400’形成势垒层400，使原始第一钝化层510’形成第一钝化层510。根据本发明的一些实施例，参考图8，在第一通孔10中形成源极710，在第二通孔20中形成漏极720，其中，源极710与沟道层300接触，第一通孔10贯穿原始第三钝化层530’、至少两层原始薄膜场板、原始第二钝化层520’、第一钝化层510和势垒层400，并延伸至沟道层300，漏极720与沟道层300接触，第二通孔10贯穿原始第三钝化层530’、至少两层原始薄膜场板、原始第二钝化层520’、第一钝化层510和势垒层400，并延伸至沟道层300。需要说明的是，图7和图8中仅示出了形成两层原始薄膜场板的情况，即仅形成第一原始薄膜场板610’和第二原始薄膜场板620’的情况。
根据本发明的实施例，第一通孔10和第二通孔20可以使通过刻蚀形成的，例如可以通过干法刻蚀、光刻等方法形成。
根据本发明的实施例，源极710和漏极720可以是通过在第一通孔10和第二通孔20中沉积金属形成的，具体沉积方法本领域技术人员可以根据实际情况进行选择。关于源极710和漏极720的具体材质也已在前面做了介绍，在此不再赘述。
S900：形成第三通孔30，并在第三通孔30中形成栅极800。
在该步骤中，参考图9，形成第三通孔30，使至少两层原始薄膜场板形成至少两层薄膜场板600，使原始第二钝化层520’形成第二钝化层520，使原始第三钝化层530’形成第三钝化层530，并在第三通孔30中形成栅极800(参考图2)，其中，第三通孔30贯穿第三钝化层530、至少两层薄膜场板和第二钝化层520。
现有技术中，参考图3，需要设置多层栅极场板，在制备器件的过程中，需要更多的进行金属沉积步骤以及复杂的刻蚀过程(沉积金属膜层之后，需要将场板区域以外的金属膜层刻蚀掉)，不利于产品良率的提高，栅极场板和源极场板级数越多，工艺越复杂，加工周期越长，制作成本越高；并且，采用金属材料形成栅极场板和源极场板，金属材料调节电场分布的作用有限，同时，为了避免漏极击穿，金属材料形成的场板还需要与漏极保持一定的距离，使得形成的金属场板无法对漏极周围的电场进行调节，进而导致器件耐压性能一般。而本申请中，采用上述方法形成氮化镓器件，不需要形成金属场板的多次金属沉积以及刻蚀步骤，制备方法更为简便，并且可以通过形成两层或多层电阻率较高的薄膜场板对源极、栅极以及漏极周围的电场进行有效的调节，使得电场分布均匀，进而显著提高氮化镓器件的耐压性能，使得氮化镓器件在开关过程中不易被击穿，使用安全性更高，使用寿命更长。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”、“一些实施例”、“另一些实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种氮化镓器件，其特征在于，包括：
衬底；
缓冲层，所述缓冲层设置在所述衬底的一侧；
沟道层，所述沟道层设置在所述缓冲层远离所述衬底的表面上；
势垒层，所述势垒层设置在所述沟道层远离所述衬底的表面上；
第一钝化层，所述第一钝化层覆盖所述势垒层远离所述衬底的表面、所述沟道层的边缘侧面；
至少两层薄膜场板，至少两层所述薄膜场板设置在所述第一钝化层远离所述衬底的一侧，所述薄膜场板的电阻率为104-1011欧姆·厘米；
至少一层第二钝化层，每层所述第二钝化层设置在两层所述薄膜场板之间；
第三钝化层，所述第三钝化层覆盖最远离所述衬底的一层所述薄膜场板远离所述衬底的表面、至少两层薄膜场板的边缘侧面、至少一层所述第二钝化层的边缘侧面；
源极，所述源极通过第一通孔与所述沟道层接触，所述第一通孔贯穿所述第三钝化层、至少两层所述薄膜场板、所述第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；
漏极，所述漏极通过第二通孔与所述沟道层接触，所述第二通孔贯穿所述第三钝化层、至少两层所述薄膜场板、所述第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；
栅极，所述栅极设置在第三通孔中，所述第三通孔贯穿所述第三钝化层、至少两层所述薄膜场板和所述第二钝化层。
2.根据权利要求1所述的氮化镓器件，其特征在于，包括第一薄膜场板和第二薄膜场板，所述第一薄膜场板设置在所述第一钝化层远离所述衬底的表面上，所述第二钝化层设置在所述第一薄膜场板远离所述衬底的表面上，所述第二薄膜场板设置在所述第二钝化层远离所述衬底的表面上，所述第三钝化层覆盖所述第二薄膜场板远离所述衬底的表面、所述第二薄膜场板的边缘侧面、所述第一薄膜场板的边缘侧面、所述第二钝化层的边缘侧面。
3.根据权利要求1或2所述的氮化镓器件，其特征在于，进一步包括过渡层，所述过渡层设置在所述衬底和所述缓冲层之间。
4.根据权利要求1或2所述的氮化镓器件，其特征在于，所述薄膜场板的材质包括半绝缘多晶硅、AlN和Ga2O3中的至少之一。
5.根据权利要求1或2所述的氮化镓器件，其特征在于，每层所述薄膜场板的厚度为10nm-1000nm。
6.根据权利要求1或2所述的氮化镓器件，其特征在于，所述沟道层的材质为GaN，所述势垒层的材质为AlGaN。
7.根据权利要求1或2所述的氮化镓器件，其特征在于，所述源极、漏极和栅极的材质各自独立的包括Ti、Au、Cu、Ni、Al、Cr中的至少之一。
8.根据权利要求1或2所述的氮化镓器件，其特征在于，所述第一钝化层、所述第二钝化层和所述第三钝化层的材质各自独立的包括氧化硅和氮化硅中的至少之一。
9.一种制备权利要求1-8中任一项所述的氮化镓器件的方法，其特征在于，包括：
形成衬底；
形成原始缓冲层，所述原始缓冲层设置在所述衬底的一侧；
形成原始沟道层，所述原始沟道层设置在所述原始缓冲层远离所述衬底的表面上；
形成原始势垒层，所述原始势垒层设置在所述原始沟道层远离所述衬底的表面上，对所述原始缓冲层、原始沟道层和原始势垒层进行刻蚀处理，形成具有台阶结构的缓冲层；
形成原始第一钝化层，所述原始第一钝化层覆盖所述原始势垒层远离所述衬底的表面、所述原始沟道层的边缘侧面；
形成至少两层原始薄膜场板和至少一层原始第二钝化层，至少两层所述原始薄膜场板设置在所述原始第一钝化层远离所述衬底的一侧，每层所述原始第二钝化层设置在两层所述原始薄膜场板之间；
形成原始第三钝化层，所述原始第三钝化层覆盖最远离所述衬底的一层所述原始薄膜场板远离所述衬底的表面、至少两层所述原始薄膜场板的边缘侧面和至少一层所述原始第二钝化层的边缘侧面；
形成第一通孔和第二通孔，使所述原始沟道层形成沟道层，所述原始势垒层形成势垒层，所述原始第一钝化层形成第一钝化层，并在所述第一通孔中形成源极，在所述第二通孔中形成漏极，其中，所述源极与所述沟道层接触，所述第一通孔贯穿所述原始第三钝化层、至少两层所述原始薄膜场板、所述原始第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层，所述漏极与所述沟道层接触，所述第二通孔贯穿所述原始第三钝化层、至少两层所述原始薄膜场板、所述原始第二钝化层、所述第一钝化层和所述势垒层，并延伸至所述沟道层；
形成第三通孔，使至少两层所述原始薄膜场板形成至少两层薄膜场板，所述原始第二钝化层形成第二钝化层，所述原始第三钝化层形成第三钝化层，并在所述第三通孔中形成栅极，所述第三通孔贯穿所述第三钝化层、至少两层所述薄膜场板和所述第二钝化层。
10.根据权利要求9所述的方法，其特征在于，在形成所述缓冲层之前，进一步包括：形成过渡层，所述过渡层设置在所述衬底的一侧，
其中，所述缓冲层形成在所述过渡层远离所述衬底的表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210337464.6A CN114864686A (zh) | 2022-03-31 | 2022-03-31 | 氮化镓器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210337464.6A CN114864686A (zh) | 2022-03-31 | 2022-03-31 | 氮化镓器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864686A true CN114864686A (zh) | 2022-08-05 |
Family
ID=82629589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210337464.6A Pending CN114864686A (zh) | 2022-03-31 | 2022-03-31 | 氮化镓器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864686A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425091A (zh) * | 2022-10-09 | 2022-12-02 | 晋芯电子制造(山西)有限公司 | 一种半导体器件薄膜结构及制备方法 |
-
2022
- 2022-03-31 CN CN202210337464.6A patent/CN114864686A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425091A (zh) * | 2022-10-09 | 2022-12-02 | 晋芯电子制造(山西)有限公司 | 一种半导体器件薄膜结构及制备方法 |
| CN115425091B (zh) * | 2022-10-09 | 2023-10-10 | 弘大芯源(深圳)半导体有限公司 | 一种半导体器件薄膜结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101320751B (zh) | Hemt器件及其制造方法 | |
| JP5693831B2 (ja) | トランジスタ | |
| JP5302553B2 (ja) | 半導体装置とその製造方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN108258035B (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| CN103441144A (zh) | Hemt器件及其制造方法 | |
| CN111952355A (zh) | 基于多漏指结构的GaN HEMT器件及其制备方法 | |
| CN114864686A (zh) | 氮化镓器件及其制备方法 | |
| US11316052B2 (en) | Junction barrier schottky diode | |
| CN116581144A (zh) | 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法 | |
| CN113394284B (zh) | 具有复合层结构的高压mis-hemt器件 | |
| CN112825330B (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| WO2017190511A1 (zh) | 场发射器件及其制作方法 | |
| CN111430459B (zh) | AlGaAs/GaAs高电子迁移率晶体管及制备方法 | |
| CN112289859B (zh) | GaN功率半导体器件及其制造方法 | |
| WO2020177174A1 (zh) | 半导体结构及其制造方法 | |
| CN108242466B (zh) | 场发射器件及其制作方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| CN112825329A (zh) | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 | |
| CN210897290U (zh) | 一种半导体器件 | |
| CN110875384A (zh) | 半导体器件及其制造方法 | |
| CN220086049U (zh) | 一种GaN HEMT器件 | |
| CN116314321B (zh) | 一种hemt射频器件及其制作方法 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| CN218414587U (zh) | 插指栅结构的hemt射频器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |