CN114823736A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN114823736A
CN114823736A CN202210516996.6A CN202210516996A CN114823736A CN 114823736 A CN114823736 A CN 114823736A CN 202210516996 A CN202210516996 A CN 202210516996A CN 114823736 A CN114823736 A CN 114823736A
Authority
CN
China
Prior art keywords
data line
sub
substrate
adjacent
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210516996.6A
Other languages
English (en)
Inventor
余文强
王超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202210516996.6A priority Critical patent/CN114823736A/zh
Priority to PCT/CN2022/094365 priority patent/WO2023216309A1/zh
Publication of CN114823736A publication Critical patent/CN114823736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种电子装置。其包括第一基板、半导体层、第一金属层以及第二金属层；半导体层包括多个有源部，各有源部包括源极接触子部和漏极接触子部；第一金属层设置于半导体层远离第一基板的一侧，并包括多个源极和多个数据线，一源极的一端与一数据线电性连接，另一端与一有源部的源极接触子部电性连接；第二金属层设置于半导体层远离第一基板的一侧并与第一金属层异层设置，第二金属层包括多个漏极，一漏极与一有源部的漏极接触子部电性连接；其中，第一金属层包括多个数据线组，各数据线组包括多个数据线，任意相邻两数据线组之间的距离小于任一数据线组内任意相邻两数据线之间的距离。本发明可以提高电子装置的分辨率并降低工艺难度。

Description

电子装置
技术领域
本发明涉及显示技术领域，尤其涉及一种电子装置。
背景技术
在目前的电子设备中，尤其是虚拟现实(Virtual Reality，VR)设备中，由于分辨率的限制，将严重影响观看效果，且会使得用户产生眩晕感。
目前，在电子设备的阵列基板上，由于同一金属层需要设置薄膜晶体管的源极、漏极以及数据线，且现有的面板厂曝光设备制得的线宽和线距皆有限制，并需要在源极、漏极以及数据线之间保留一定的距离，以预留空间并降低寄生电容，因此，阵列基板一侧难以再压缩空间以提高分辨率。
发明内容
本发明实施例提供一种电子装置，可以节省布线的空间，提高电子装置的分辨率。
本发明实施例提供一种电子装置，其包括：
第一基板；
半导体层，设置于所述第一基板的一侧，所述半导体层包括多个有源部，各所述有源部包括源极接触子部、漏极接触子部以及位于所述源极接触子部和所述漏极接触子部之间的沟道子部；
第一金属层，设置于所述半导体层远离所述第一基板的一侧，并包括多个源极以及多个数据线，一所述源极的一端与对应的一所述数据线电性连接，另一端与一所述有源部的所述源极接触子部电性连接；
第二金属层，设置于所述半导体层远离所述第一基板的一侧并与所述第一金属层异层设置，所述第二金属层包括多个漏极，一所述漏极与一所述有源部的所述漏极接触子部电性连接；
其中，所述第一金属层包括多个数据线组，且各所述数据线组包括多个所述数据线，任意相邻两所述数据线组之间的距离小于任一所述数据线组内任意相邻两所述数据线之间的距离。
在本发明的一种实施例中，所述第二金属层设置于所述第一金属层远离所述半导体层的一侧，所述电子装置还包括设置于所述第一金属层和所述第二金属层之间的间隔层。
在本发明的一种实施例中，多个所述数据线沿第一方向排列且沿第二方向延伸，所述第一方向与所述第二方向相异，一所述漏极在所述第一基板上的正投影对应位于一所述数据线组内的相邻两所述数据线在所述第一基板上的正投影之间。
在本发明的一种实施例中，各所述漏极沿所述第一方向上的宽度大于或等于2微米。
在本发明的一种实施例中，一所述漏极沿所述第一方向上的宽度等于对应的一所述数据线组内的相邻两所述数据线之间的间距。
在本发明的一种实施例中，一所述漏极沿所述第一方向上的宽度小于对应的一所述数据线组内的相邻两所述数据线之间的间距。
在本发明的一种实施例中，所述电子装置包括多个像素区，且一所述像素区与一所述数据线组相对应，每一所述像素区皆包括第一子像素区、沿所述第一方向与所述第一子像素区相邻的第二子像素区、以及沿所述第二方向与所述第一子像素区相邻的第三子像素区；
各所述数据线组包括第一数据线、第二数据线以及第三数据线，一所述像素区内的所述第一子像素区和所述第三子像素区皆位于对应的一所述数据线组内的所述第一数据线和所述第二数据线之间，一所述像素区内的所述第二子像素区位于对应的一所述数据线组内的所述第二数据线和所述第三数据线之间。
在本发明的一种实施例中，一所述数据线组内的所述第一数据线与相邻的一所述数据线组内的一所述第三数据线相邻，相邻两所述数据线组中且相邻的所述第一数据线与所述第三数据线之间的距离小于一所述数据线组内的所述第一数据线与所述第二数据线之间的距离，或小于一所述数据线组内的所述第二数据线与所述第三数据线之间的距离。
在本发明的一种实施例中，所述电子装置还包括设置于所述第一金属层与所述第二金属层皆远离所述第一基板一侧的第二基板、以及设置于所述第二基板靠近所述第一基板一侧的色阻层，所述色阻层包括与各所述像素区对应设置的多个第一色阻块、多个第二色阻块以及多个第三色阻块；
其中，一所述第一色阻块对应设置于一所述第一子像素区内并与相邻的所述第一数据线以及所述第二数据线部分重叠，一所述第二色阻块对应设置于一所述第二子像素区内并与相邻的所述第二数据线以及所述第三数据线部分重叠，一所述第三色阻块对应设置于一所述第三子像素区内并与相邻的所述第一数据线以及所述第二数据线部分重叠。
在本发明的一种实施例中，所述第一色阻块与所述第一数据线的重叠部分沿所述第一方向上的长度等于所述第一数据线沿所述第一方向上的宽度，所述第一色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于所述第二数据线沿所述第一方向上的宽度；
所述第二色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于所述第二数据线沿所述第一方向上的宽度，所述第二色阻块与所述第三数据线的重叠部分沿所述第一方向上的长度等于所述第三数据线沿所述第一方向上的宽度；
所述第三色阻块与所述第一数据线的重叠部分沿所述第一方向上的长度等于所述第一数据线沿所述第一方向上的宽度，所述第三色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于或等于所述第二数据线沿所述第一方向上的宽度。
在本发明的一种实施例中，每一所述像素区还包括沿所述第一方向与所述第三子像素区相邻以及沿所述第二方向与所述第二子像素区相邻的第四子像素区，所述第三色阻块设置于所述第三子像素区内并部分延伸至所述第四子像素区。
在本发明的一种实施例中，每一所述源极与一所述数据线对应连接，且每一所述源极通过对应的一所述有源部连接于对应的一所述漏极，多个所述漏极包括与所述第一数据线对应的第一漏极，在每一所述像素区内，所述第一漏极设置于所述第四子像素区内。
在本发明的一种实施例中，多个所述漏极还包括与所述第二数据线对应的第二漏极，多个所述源极包括与所述第三数据线对应的第三源极，且所述第一漏极、所述第二漏极以及所述第三源极沿所述第一方向排列，并位于沿所述第二方向相邻的两所述像素区之间。
在本发明的一种实施例中，所述电子装置还包括设置于所述第一金属层与所述第二金属层皆靠近所述半导体层一侧的第三金属层，且所述第三金属层包括沿所述第一方向延伸且沿所述第二方向排列的多个扫描线，各所述扫描线位于沿所述第二方向排列的相邻两所述像素区之间，所述第一漏极、所述第二漏极以及所述第三源极皆位于所述扫描线远离所述第一基板的一侧。
在本发明的一种实施例中，所述电子装置还包括设置于所述第二基板靠近所述第一基板一侧的黑色矩阵层，且所述黑色矩阵层围绕各所述第一子像素区、各所述第二子像素区以及各所述第三子像素区设置；
其中，所述扫描线在所述第一基板上的正投影、所述第一漏极在所述第一基板上的正投影、所述第二漏极在所述第一基板上的正投影以及所述第三源极在所述第一基板上的正投影皆位于所述黑色矩阵层在所述第一基板上的正投影的覆盖范围以内。
在本发明的一种实施例中，所述黑色矩阵层包括设置于所述第一子像素区和所述第三子像素区之间并位于相邻两所述扫描线之间的第一子部、以及设置于沿所述第二方向上相邻的两个所述像素区之间的第二子部，且所述第一子部沿所述第二方向上的长度小于所述第二子部沿所述第二方向上的长度；
其中，所述扫描线在所述第一基板上的正投影、所述第一漏极在所述第一基板上的正投影、所述第二漏极在所述第一基板上的正投影以及所述第三源极在所述第一基板上的正投影皆位于所述第二子部在所述第一基板上的正投影的覆盖范围以内。
本发明的有益效果：本发明通过将源极和数据线设置于第一金属层，将漏极设置于第二金属层，进而漏极与源极、数据线不同层设置，则第一金属层和第二金属层都可以具有更多的布线空间，减低工艺制程的难度，提高电子装置的分辨率，且各数据线组包括多个数据线，任意相邻两数据线组之间的距离小于任一数据线组内任意相邻两数据线之间的距离，即至少可以缩减相邻两数据线组之间的间距，节省更多的布线空间，提高电子装置的分辨率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的结构示意图；
图2为本发明实施例提供的显示面板中数据线的分布结构示意图；
图3为现有的显示面板的数据线的分布结构示意图；
图4为现有的数据线与漏极的分布结构示意图；
图5为本发明实施例提供的一种数据线与漏极的分布结构示意图；
图6为本发明实施例提供的另一种数据线与漏极的分布结构示意图；
图7为本发明实施例提供的显示面板的平面布线示意图；
图8为本发明实施例提供的显示面板的一像素区的平面分布示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例提供一种电子装置，请结合图1以及图2，该电子装置包括第一基板10、半导体层20、第一金属层30以及第二金属层40。
其中，半导体层20设置于第一基板10的一侧，半导体层20包括多个有源部21，各有源部21包括源极接触子部211、漏极接触子部212以及位于源极接触子部211和漏极接触子部212之间的沟道子部213；第一金属层30设置于半导体层20远离第一基板10的一侧，并包括多个源极31和多个数据线32，一源极31的一端对应与一数据线32电性连接，另一端与一有源部21的源极接触子部211电性连接；第二金属层40设置于半导体层20远离第一基板10的一侧并与第一金属层30异层设置，第二金属层40包括多个漏极41，一漏极41与一有源部21的漏极接触子部212电性连接。
进一步地，第一金属层30包括多个数据线组33，且各数据线组33包括多个数据线32，任一项相邻两数据线组33之间的距离小于任意数据线组33内任意相邻两数据线32之家内的距离。
在实施应用过程中，请参照图3，在现有的显示面板中，其包括沿竖直方向排列的多个数据信号线1和沿水平方向排列的多个扫描信号线2，以及由数据信号线1和扫描信号线2交叉限定出的多个子像素区5，每个子像素区5皆对应一源极3和一漏极4，其中源极3与数据信号线1电性连接，以将数据信号通过漏极4传输对应的子像素区5内。其中，数据信号线1、源极3以及漏极4皆位于同一金属层，而现有的曝光设备所制得的线宽线距在1.5微米左右，且漏极4与源极3、数据信号线1之间皆需要预留间距以提供制程空间并降低寄生电容，进而在显示面板面积一定的前提下，难以有效提高分辨率。但是，请参照图2，本发明实施例中通过将源极31和数据线32设置于第一金属层30，将漏极41设置于第二金属层40，进而漏极41与源极31、数据线32不同层设置，使得第一金属层30和第二金属层40具有更多的布线空间，减低工艺制程难度，提高电子装置的分辨率，且各数据线组33包括多个数据线32，任意相邻两数据线组33之间的距离小于任一数据线组33内任意相邻两数据线32之间的距离，即至少可以缩减相邻两数据线组33之间的间距，节省更多的布线空间，第一金属层30和第二金属层40皆有更多的空间进行布线，提高电子装置的分辨率。
具体地，请继续参照图1以及图2，本发明实施例提供的电子装置包括显示区101以及非显示区102，且电子装置还包括第一基板10、设置于第一基板10上的遮光层61、设置于第一基板10上并覆盖遮光层61的第一绝缘层71、设置于第一绝缘层71上的半导体层20、设置于第一绝缘层71上并覆盖半导体层20的第二绝缘层72、设置于第二绝缘层72上的第三金属层50、设置于第二绝缘层72上并覆盖第三金属层50的第三绝缘层73、设置于第三绝缘层73上的第一金属层30、设置于第三绝缘层73上并覆盖第一金属层30的间隔层74、设置于间隔层74上的第二金属层40、设置于间隔层74上并覆盖第二金属层40的层间介质层75、设置于层间介质层75上的像素电极层、设置于层间介质层75上并覆盖像素电极层的钝化层76、以及设置于钝化层76上的公共电极层。
可选的，第一绝缘层71、第二绝缘层72、第三绝缘层73、间隔层74、层间介质层75以及钝化层76的材料皆可为有机绝缘材料或无机绝缘材料，例如有机绝缘材料可以聚酰亚胺，无机绝缘材料可以氮化硅或氧化硅等，在此不作限定。
需要说明的是，在上述膜层结构中，半导体层20包括设置于显示区101内的多个有源部21，第三金属层50包括设置于显示区101内的多个栅极51、多个扫描线52以及设置于非显示区102内的第一连接部53，第一金属层30包括设置于显示区101内的多个源极31以及多个数据线32，第二金属层40包括设置于显示区101内的多个漏极41以及设置于非显示区102内的第二连接部42，像素电极层包括设置于显示区101内的像素电极62以及设置于非显示区102内的第三连接部64，公共电极层包括设置于显示区101内的公共电极以及设置于非显示区102内的第四连接部65。
进一步地，每一有源部21对应位于一遮光层61上方，一源极31、一漏极41、一栅极51以及一有源部21相对应，并构成一薄膜晶体管器件，其中，每一有源部21包括源极接触子部211、漏极接触子部212以及位于源极接触子部211和漏极接触子部212之间的沟道子部213，且每一源极31与对应的一有源部21的源极接触子部211电性连接，每一漏极41与对应的一有源部21的漏极接触子部212电性连接。具体地，每一源极31通过设置于第一金属层30与半导体层20之间的第一过孔与对应的源极接触子部211电性连接，每一漏极通过设置于第二金属层40与半导体层20之间的第二过孔与对应的漏极接触子部212电性连接，每一栅极51位于对应的一有源部21的上方。
此外，多个数据线32沿第一方向X进行排列并沿第二方向Y进行延伸，每一源极31皆与对应的一数据线32电性连接，进而每一数据线32通过对应的一源极31、以及该源极31对应的一有源部21和一漏极41进行数据信号的传输。
在本发明实施例中，像素电极62通过穿过层间介质层75的第三过孔与漏极41搭接，进而漏极41可将对应的一数据线32中的数据信号传输至像素电极62中。
而钝化层76保形地覆盖第三过孔，公共电极63同样保形地覆盖第三过孔并可与像素电极62之间形成电场。此外，本发明实施例提供的电子装置还包括设置于第三过孔内的填充部66，以对第三过孔进行填平，提高膜层平整性。
请参照图4，在现有技术中，漏极4位于相邻的两数据信号线1之间，且数据信号线1的线宽为L，而线距为L+3S，其中，由于制程工艺的限制以及空间的限制，L和S皆有极限值，且达到极限值之后，L和S将无法进一步减小，进而限制了数据信号线1数量的增加，限制了电子装置的分辨率的增加。此外，在现有技术中，由于漏极4和数据信号线1同层设置，若为了提高分辨率，而将数据信号线1的线宽和线距进行缩减，以达到极限值，容易使得同层电极和信号线之间发生电路或断路，严重影响电子装置的良品率。
但是在本发明实施例中，请参照图5和图6，由于漏极41与数据线32位于不同的膜层，进而不需要考虑漏极41和数据线32之间的间距和宽度的影响，即漏极41沿第一方向X上的宽度可以小于相邻两数据线32之间的间距，如图5所示，或等于相邻两数据线32之间的间距，如图6所示。而本发明实施例中漏极41与数据线32不同层设置，进而可以预留大量的空间进行布线，在提高分辨率的同时，还可以保证电子装置的良品率。
其中，第一金属层30包括沿第一方向X排列的多个数据线组33，而每一数据线组33内包括多个数据线32，在本发明实施例中，相邻数据线组33之间的距离小于任意所述数据线组33内的任意相邻两数据线32之间的距离。且在本发明实施例中，各漏极41在第一基板10上的正投影位于各数据线组33内的相邻两数据线32在第一基板10上的正投影之间，即相邻的两数据线组33之间不设置漏极41。
需要说明的是，现有技术中由于布线空间以及工艺的限制，漏极沿水平方向上的宽度的极限值一般为1.5微米，而本发明实施例中，漏极41沿第一方向X上的宽度可大于或等于2微米。
承上，请继续参照图1以及图2，本发明实施例提供的电子装置还包括设置于显示区101内的多个像素区，且每个像素区包括第一子像素区1011、第二子像素区1012以及第三子像素区1013，其中，第二子像素区1012沿第一方向X与第一子像素区1011相邻，第三子像素区1013沿第二方向Y与第一子像素区1011相邻。其中，每一子像素区内皆设置有像素电极以及对应的薄膜晶体管器件，而每一子像素区皆对应一数据线32，即对应的数据线32电性连接于各子像素区对应的源极31、并通过对应的有源部21和漏极41将数据信号传输该子像素区内的像素电极中。
在本发明实施例中，每一数据线组33对应一个子像素区，即每一数据线组33包括第一数据线321、第二数据线322以及第三数据线323。
进一步地，每一第一子像素区1011与每一第三子像素区1013皆位于第一数据线321和第二数据线322之间，每一第二子像素区1012皆位于第二数据线322和第三数据线323之间。
进而在每一数据线组33内，第一数据线321、第二数据线322以及第三数据线323沿第一方向X依次排列，且一数据线组33中的第一数据线321与相邻的一数据线组33内的第三数据线323相邻，与相邻的另一数据线组33内的第三数据线323相间隔，且间隔有一第一数据线321、两第二数据线322以及一第三数据线323。其中，相邻的两个数据线组33中且相邻的第一数据线321和第三数据线323之间的距离小于任一数据线组33内第一数据线321与第二数据线322之间的距离，或小于任一数据线组33内第二数据线322与第三数据线323之间的距离，且任一数据线组33内的第一数据线321与第二数据线322之间的距离等于任一数据线组33内第二数据线322与第三数据线323之间的距离。
可选的，在同一数据线组33内，第一数据线321和第二数据线322之间的距离、第二数据线322和第三数据线323之间的距离皆可为5微米，而相邻两数据线组33之间且相邻的第一数据线321和第三数据线323之间的距离可为1.5微米。
在本发明实施例中，第一数据线321通过对应的源极31、该源极31对应的有源部21和漏极41将数据线信号传输至第一子像素区1011内的像素电极中，第二数据线322通过对应的源极31、该源极31对应的有源部21和漏极41将数据线信号传输至第二子像素区1012内的像素电极中，第三数据线323通过对应的源极31、该源极31对应的有源部21和漏极41将数据线信号传输至第三子像素区1013内的像素电极中。多个源极31包括与第一数据线321对应的第一源极311、与第二数据线322对应的第二源极312以及与第三数据线323对应的第三源极313，多个漏极41包括与第一数据线321对应的第一漏极411、与第二数据线322对应的第二漏极412以及与第三数据线323对应的第三漏极413。
请结合图1、图2以及图7，第一源极311、第二源极312以及第三源极313在第一基板10上的正投影皆位于数据线32在第一基板10上的正投影的覆盖范围以内，此外，同一像素区对应的第一漏极411、第二漏极412以及第一源极311沿第一方向排列，并位于沿第二方向Y排列的相邻两个像素区之间。
在本发明实施例中，多个扫描线52沿第一方向X延伸且沿第二方向Y进行排列，且任一扫描线52位于沿第二方向Y排列的相邻两个像素区之间，即第一漏极411、第二漏极412以及第一源极311位于扫描线52远离第一基板10的一侧。
可选的，沿第二方向Y相邻的两个扫描线52之间的距离可等于16微米。
此外，各像素区还包括沿第一方向X与第三子像素区1013相邻以及沿第二方向Y与第二子像素区1012相邻的第四子像素区1014，而第三漏极413设置于第四子像素区1014内。
承上，本发明实施例提供的电子装置还包括设置于第一金属层30和第二金属层40皆远离第一基板10一侧的第二基板(图中并未示出)，且本发明实施例中以第二基板位于第二金属层40远离第一金属层30的一侧为例，进行说明。
需要说明的是，在本发明的其他实施例中，第二金属层也可设置于第一金属层与半导体层之间，其目的在于将漏极与数据线、源极异层设置，以提供更多的布线空间，且其他设置例如子像素区、数据线、源极以及漏极的分布皆可参照本发明实施例进行设置，在此不再赘述。
在本发明实施例中，电子装置还包括设置于第二基板靠近第一基板10一侧的黑色矩阵层80以及色阻层90；其中，黑色矩阵层80围绕各子像素区设置并包括多个开口，色阻层90包括多个色阻块，且一子像素区对应一开口，一开口对应一色阻块，即一子像素区可对应一色阻块。
扫描线52在第一基板10上的正投影、第一漏极411在第一基板10上的正投影、第二漏极412在第一基板10上的正投影以及第三源极313在第一基板10上的正投影皆位于黑色矩阵层80在第一基板10上的正投影的覆盖范围以内。
具体地，黑色矩阵层80包括设置于第一子像素区1011和第三子像素区1013之间并位于相邻两扫描线52之间的第一子部81、以及设置于沿第二方向Y上相邻的两个像素区之间的第二子部82，且第一子部81沿第二方向Y上的长度小于第二子部82沿第二方向Y上的长度；其中，扫描线52在第一基板10上的正投影、第一漏极411在第一基板10上的正投影、第二漏极412在第一基板10上的正投影以及第三源极313在第一基板10上的正投影皆位于第二子部82在第一基板10上的正投影的覆盖范围以内。
可以理解的是，本发明实施例中仅示出了黑色矩阵层80的部分，例如第一子部81和第二子部82，且黑色矩阵层80还包括其他部分，以围绕各子像素区设置，避免相邻的子像素区之间发生串色等现象。
此外，多个色阻块包括多个第一色阻块91、多个第二色阻块92以及多个第三色阻块93，其中，一第一色阻块91对应设置于一第一子像素区1011内并与相邻的第一数据线321以及第二数据线322部分重叠，一第二色阻块92对应设置于一第二子像素区1012内并与相邻的第二数据线322以及第三数据线323部分重叠，一第三色阻块93对应设置于一第三子像素区1013内并与相邻的第一数据线321以及第二数据线322部分重叠。
可选的，第一色阻块91可为红色色阻块，第二色阻块92可为绿色色阻块，第三色阻块93可为蓝色色阻块。
进一步地，第一色阻块91与第一数据线321的重叠部分沿第一方向X上的长度等于第一数据线321沿第一方向X上的宽度，第一色阻块91与第二数据线322的重叠部分沿第一方向X上的长度小于第二数据线322沿第一方向X上的宽度；第二色阻块92与第二数据线322的重叠部分沿第一方向X上的长度小于第二数据线322沿第一方向X上的宽度，第二色阻块92与第三数据线323的重叠部分沿第一方向X上的长度等于第三数据线323沿第一方向X上的宽度；第三色阻块93与第一数据线321的重叠部分沿第一方向X上的长度等于第一数据线321沿第一方向X上的宽度，第三色阻块93与第二数据线322的重叠部分沿第一方向X上的长度小于或等于第二数据线322沿第一方向X上的宽度。
可选的，第一色阻块91沿第一方向X上的宽度、第二色阻块92沿第一方向X上的宽度以及第三色阻块93沿第一方向X上的宽度皆可等于8微米。
可选的，第三色阻块93还可以设置于第三子像素区1013内并部分延伸至第四子像素区1014内。
请参照图3，现有技术中，显示面板包括设置于子像素区5内的色阻6，而按照现有工艺，色阻6的CD值最大能达到5.6微米，且还要考虑相邻色阻6之间的串色等现象，进而实际CD值需要比5.6微米还要小，或增大相邻色阻6之间的距离，进而难以通过压缩色阻6的CD值来提高色阻6的数量，来提高显示面板的分辨率，且压缩色阻6的CD也无法超过现有工艺的极限。但是，请结合图7和图8，本发明实施例中通过改变各色阻块的排列方式，由现有技术一个像素区内，一行排列三个色阻6的方式，改为一行排列两个色阻块，即第一色阻块91和第二色阻块92，并将第三色阻块93移至第一色阻块91的另一侧，并将各色阻块沿第二方向Y上的长度减小，进而可以增大各色阻块沿第一方向X上的宽度和排布空间，进而可以降低各色阻块的制程难度，并有效提高电子装置的分辨率。
在本发明实施例中，设定第一子部81远离相邻的第二子部82的一端到第二子部82远离相邻的第一子部81的一端的距离为第一距离，且各色阻块沿第二方向Y上的长度可小于或等于第一距离，即第一色阻块91沿第二方向Y上的长度、第二色阻块92沿第二方向Y上的长度以及第三色阻块93沿第二方向Y上的长度皆可小于或等于第一距离。
本发明实施例提供的电子装置还用于VR显示领域，可以有效提高VR设备的分辨率和显示效果。需要说明的是，当本发明实施例提供的电子装置用于VR显示领域时，由于空间较小，进而本发明实施例中的薄膜晶体管器件包括一源极31、一漏极41、一有源部21以及一栅极51，即为单栅结构，可对栅极51的厚度可进行加厚，以调整薄膜晶体管器件的电性，具体可根据实际需求进行选择。
综上所述，本发明实施例中通过将源极31和数据线32设置于第一金属层30，将漏极41设置于第二金属层40，进而漏极41与源极31、数据线32不同层设置，可以节省大量的布线空间，且各数据线组33包括多个数据线32，任意相邻两数据线组33之间的距离小于任一数据线组33内任意相邻两数据线32之间的距离，即至少可以缩减相邻两数据线组33之间的间距，以对空间进行压缩，第一金属层30和第二金属层40皆由更多的空间进行布线；此外，还对子像素区的排列进行改进，可以给各色阻块预留出充足的空间，降低色阻块的制程难度，有效提高电子装置的分辨率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种电子装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (15)

1.一种电子装置，其特征在于，包括：
第一基板；
半导体层，设置于所述第一基板的一侧，所述半导体层包括多个有源部，各所述有源部包括源极接触子部、漏极接触子部以及位于所述源极接触子部和所述漏极接触子部之间的沟道子部；
第一金属层，设置于所述半导体层远离所述第一基板的一侧，并包括多个源极以及多个数据线，一所述源极的一端与对应的一所述数据线电性连接，另一端与一所述有源部的所述源极接触子部电性连接；
第二金属层，设置于所述半导体层远离所述第一基板的一侧并与所述第一金属层异层设置，所述第二金属层包括多个漏极，一所述漏极与一所述有源部的所述漏极接触子部电性连接；
其中，所述第一金属层包括多个数据线组，且各所述数据线组包括多个所述数据线，任意相邻两所述数据线组之间的距离小于任一所述数据线组内任意相邻两所述数据线之间的距离。
2.根据权利要求1所述的电子装置，其特征在于，所述第二金属层设置于所述第一金属层远离所述半导体层的一侧，所述电子装置还包括设置于所述第一金属层和所述第二金属层之间的间隔层。
3.根据权利要求1所述的电子装置，其特征在于，多个所述数据线沿第一方向排列且沿第二方向延伸，所述第一方向与所述第二方向相异，一所述漏极在所述第一基板上的正投影对应位于一所述数据线组内的相邻两所述数据线在所述第一基板上的正投影之间。
4.根据权利要求3所述的电子装置，其特征在于，各所述漏极沿所述第一方向上的宽度大于或等于2微米。
5.根据权利要求3所述的电子装置，其特征在于，一所述漏极沿所述第一方向上的宽度小于或等于对应的一所述数据线组内的相邻两所述数据线之间的间距。
6.根据权利要求3所述的电子装置，其特征在于，所述电子装置包括多个像素区，且一所述像素区与一所述数据线组相对应，每一所述像素区皆包括第一子像素区、沿所述第一方向与所述第一子像素区相邻的第二子像素区、以及沿所述第二方向与所述第一子像素区相邻的第三子像素区；
各所述数据线组包括第一数据线、第二数据线以及第三数据线，一所述像素区内的所述第一子像素区和所述第三子像素区皆位于对应的一所述数据线组内的所述第一数据线和所述第二数据线之间，一所述像素区内的所述第二子像素区位于对应的一所述数据线组内的所述第二数据线和所述第三数据线之间。
7.根据权利要求6所述的电子装置，其特征在于，一所述数据线组内的所述第一数据线与相邻的一所述数据线组内的一所述第三数据线相邻，相邻两所述数据线组中且相邻的所述第一数据线与所述第三数据线之间的距离小于一所述数据线组内的所述第一数据线与所述第二数据线之间的距离，或小于一所述数据线组内的所述第二数据线与所述第三数据线之间的距离。
8.根据权利要求6所述的电子装置，其特征在于，所述电子装置还包括设置于所述第一金属层与所述第二金属层皆远离所述第一基板一侧的第二基板、以及设置于所述第二基板靠近所述第一基板一侧的色阻层，所述色阻层包括与各所述像素区对应设置的多个第一色阻块、多个第二色阻块以及多个第三色阻块；
其中，一所述第一色阻块对应设置于一所述第一子像素区内并与相邻的所述第一数据线以及所述第二数据线部分重叠，一所述第二色阻块对应设置于一所述第二子像素区内并与相邻的所述第二数据线以及所述第三数据线部分重叠，一所述第三色阻块对应设置于一所述第三子像素区内并与相邻的所述第一数据线以及所述第二数据线部分重叠。
9.根据权利要求8所述的电子装置，其特征在于，所述第一色阻块与所述第一数据线的重叠部分沿所述第一方向上的长度等于所述第一数据线沿所述第一方向上的宽度，所述第一色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于所述第二数据线沿所述第一方向上的宽度；
所述第二色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于所述第二数据线沿所述第一方向上的宽度，所述第二色阻块与所述第三数据线的重叠部分沿所述第一方向上的长度等于所述第三数据线沿所述第一方向上的宽度；
所述第三色阻块与所述第一数据线的重叠部分沿所述第一方向上的长度等于所述第一数据线沿所述第一方向上的宽度，所述第三色阻块与所述第二数据线的重叠部分沿所述第一方向上的长度小于或等于所述第二数据线沿所述第一方向上的宽度。
10.根据权利要求8所述的电子装置，其特征在于，每一所述像素区还包括沿所述第一方向与所述第三子像素区相邻以及沿所述第二方向与所述第二子像素区相邻的第四子像素区，所述第三色阻块设置于所述第三子像素区内并部分延伸至所述第四子像素区。
11.根据权利要求10所述的电子装置，其特征在于，每一所述源极与一所述数据线对应连接，且每一所述源极通过对应的一所述有源部连接于对应的一所述漏极，多个所述漏极包括与所述第一数据线对应的第一漏极，在每一所述像素区内，所述第一漏极设置于所述第四子像素区内。
12.根据权利要求11所述的电子装置，其特征在于，多个所述漏极还包括与所述第二数据线对应的第二漏极，多个所述源极包括与所述第三数据线对应的第三源极，且所述第一漏极、所述第二漏极以及所述第三源极沿所述第一方向排列，并位于沿所述第二方向相邻的两所述像素区之间。
13.根据权利要求12所述的电子装置，其特征在于，所述电子装置还包括设置于所述第一金属层与所述第二金属层皆靠近所述半导体层一侧的第三金属层，且所述第三金属层包括沿所述第一方向延伸且沿所述第二方向排列的多个扫描线，各所述扫描线位于沿所述第二方向排列的相邻两所述像素区之间，所述第一漏极、所述第二漏极以及所述第三源极皆位于所述扫描线远离所述第一基板的一侧。
14.根据权利要求13所述的电子装置，其特征在于，所述电子装置还包括设置于所述第二基板靠近所述第一基板一侧的黑色矩阵层，且所述黑色矩阵层围绕各所述第一子像素区、各所述第二子像素区以及各所述第三子像素区设置；
其中，所述扫描线在所述第一基板上的正投影、所述第一漏极在所述第一基板上的正投影、所述第二漏极在所述第一基板上的正投影以及所述第三源极在所述第一基板上的正投影皆位于所述黑色矩阵层在所述第一基板上的正投影的覆盖范围以内。
15.根据权利要求14所述的电子装置，其特征在于，所述黑色矩阵层包括设置于所述第一子像素区和所述第三子像素区之间并位于相邻两所述扫描线之间的第一子部、以及设置于沿所述第二方向上相邻的两个所述像素区之间的第二子部，且所述第一子部沿所述第二方向上的长度小于所述第二子部沿所述第二方向上的长度；
其中，所述扫描线在所述第一基板上的正投影、所述第一漏极在所述第一基板上的正投影、所述第二漏极在所述第一基板上的正投影以及所述第三源极在所述第一基板上的正投影皆位于所述第二子部在所述第一基板上的正投影的覆盖范围以内。
CN202210516996.6A 2022-05-12 2022-05-12 电子装置 Pending CN114823736A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210516996.6A CN114823736A (zh) 2022-05-12 2022-05-12 电子装置
PCT/CN2022/094365 WO2023216309A1 (zh) 2022-05-12 2022-05-23 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210516996.6A CN114823736A (zh) 2022-05-12 2022-05-12 电子装置

Publications (1)

Publication Number Publication Date
CN114823736A true CN114823736A (zh) 2022-07-29

Family

ID=82513652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210516996.6A Pending CN114823736A (zh) 2022-05-12 2022-05-12 电子装置

Country Status (2)

Country Link
CN (1) CN114823736A (zh)
WO (1) WO2023216309A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377203A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法
WO2024000753A1 (zh) * 2022-07-01 2024-01-04 武汉华星光电技术有限公司 显示面板及显示终端

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185996A (zh) * 2011-12-30 2013-07-03 上海中航光电子有限公司 横向排列的rgbw像素结构及其驱动方法、显示面板
CN106908980B (zh) * 2017-05-09 2020-10-16 上海中航光电子有限公司 阵列基板、触控显示面板及显示装置
KR102401648B1 (ko) * 2017-06-07 2022-05-26 삼성디스플레이 주식회사 액정 표시 장치
CN107239172A (zh) * 2017-07-03 2017-10-10 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN108010945B (zh) * 2017-11-28 2021-08-10 武汉天马微电子有限公司 显示面板和显示装置
CN109143708B (zh) * 2018-10-09 2021-03-19 惠科股份有限公司 像素结构、阵列基板及显示装置
CN113632050A (zh) * 2020-01-21 2021-11-09 京东方科技集团股份有限公司 阵列基板和显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000753A1 (zh) * 2022-07-01 2024-01-04 武汉华星光电技术有限公司 显示面板及显示终端
CN115377203A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
WO2023216309A1 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US6040882A (en) Liquid crystal display device having "H" character common electrode and method of fabricating thereof
CN114823736A (zh) 电子装置
WO2021027109A1 (zh) 显示面板及显示装置
US20210408191A1 (en) Display panel and electronic device
CN103488015B (zh) 像素结构及具有此像素结构的显示面板
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
US11755133B2 (en) Array substrate and method for manufacturing same, and display device
CN104035257B (zh) 像素阵列及其制作方法、显示面板
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
CN113870713A (zh) 显示面板及显示装置
CN210606576U (zh) 显示面板及电子设备
CN113204292B (zh) 阵列基板和显示装置
CN100447646C (zh) 像素结构及其制造方法
WO2023273209A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
CN106098709A (zh) 阵列基板、显示装置
CN115311975A (zh) 一种显示面板及显示装置
CN112116872B (zh) 显示面板及其制备方法、显示装置
WO2022082375A1 (zh) 显示基板和显示装置
CN111081723B (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN114094030A (zh) 显示基板及其制备方法、显示面板、显示装置
CN114171565A (zh) 阵列基板及显示面板
CN101226902B (zh) 液晶显示面板的像素结构及其制造方法
WO2022151565A1 (zh) 显示面板
CN218630456U (zh) 一种电子纸显示器阵列基板的配线结构
US11906860B2 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination